KR102113633B1 - 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법 - Google Patents

사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102113633B1
KR102113633B1 KR1020180060118A KR20180060118A KR102113633B1 KR 102113633 B1 KR102113633 B1 KR 102113633B1 KR 1020180060118 A KR1020180060118 A KR 1020180060118A KR 20180060118 A KR20180060118 A KR 20180060118A KR 102113633 B1 KR102113633 B1 KR 102113633B1
Authority
KR
South Korea
Prior art keywords
memory cell
signal
selected memory
puf device
quantization
Prior art date
Application number
KR1020180060118A
Other languages
English (en)
Other versions
KR20190135100A (ko
Inventor
주현수
이교섭
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020180060118A priority Critical patent/KR102113633B1/ko
Priority to US16/424,024 priority patent/US10992483B2/en
Publication of KR20190135100A publication Critical patent/KR20190135100A/ko
Application granted granted Critical
Publication of KR102113633B1 publication Critical patent/KR102113633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/34—User authentication involving the use of external additional devices, e.g. dongles or smart cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0852—Quantum cryptography
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명의 실시 예에 따른 PUF 장치는, 복수의 메모리 셀을 갖는 메모리 셀 어레이; 인증 신호에 응답하여 상기 복수의 메모리 셀 중 하나 또는 그 이상의 메모리 셀을 선택하기 위한 선택 회로; 및 상기 선택된 메모리 셀로부터 양자화 신호를 생성하기 위한 감지 증폭 및 양자화기를 포함한다. 여기에서, 상기 양자화 신호를 생성하기 위한 양자화 구간의 수는 상기 선택된 메모리 셀로부터 발생하는 상태 분포 수와 다를 수 있다. 하나의 상태 분포 구간에 하나 또는 그 이상의 양자화 구간이 존재할 수 있다.

Description

사용자 인증 시스템에 사용되는 PUF 장치 및 그것의 동작 방법 {PHYSICALLY UNCLONABLE FUNTION DEVICE USED TO USER AUTHENTICATION SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 사용자 인증 시스템에 관한 것으로, 좀 더 상세하게는 사용자 인증 시스템에 사용되는 PUF 장치 및 그것의 동작 방법에 관한 것이다.
PUF 장치는 물리적 복제 방지 기능(physically unclonable function)을 갖는 장치로, 사용자 인증 시스템에 사용될 수 있다. 사용자 인증 시스템은 외부 공격으로부터 데이터 또는 키(KEY)를 보호하기 위해서, 외부 공격을 감지하기 위한 감지 장치를 필요로 한다. 사용자 인증 시스템은 외부 공격이 감지된 경우에, 전원을 차단하거나 회로의 동작을 멈추게 하는 방식으로 대응할 수 있다. 그러나 이러한 감지 장치를 사용하려면, 추가 비용이 들며, 부채널 공격을 당할 수 있다. 따라서 키를 별도로 저장하지 않고 지문 인증과 같은 역할을 하는 회로나 로직을 구현하고, 이를 키로 사용하고 있다. 이러한 기술에 대표적으로 사용되는 것이 PUF 장치이다.
동일한 내부 구성을 갖더라도 내부 회로를 구현하는 공정에 따라 와이어 지연(wire delay)이나 게이트 지연(gate delay) 등으로 그 특성에 미세한 차이가 있다. PUF 장치는 이러한 동작 특성의 차이를 이용한 것이다. PUF 장치는 공정에 따른 지연 차이를 이용하기 때문에, PUF 장치가 공개되더라도 동일한 출력을 갖는 물리적 복제 가능한 회로를 구현할 수 없다. PUF 장치에는 지연 루프(delay loop)를 이용한 링 오실레이터(ring oscillator) 방식과, 스위칭 회로를 이용한 중재기(arbiter) 방식이 사용되고 있다. 실제 PUF 장치는 이 두 가지 방식을 혼합하여 사용하고 있다.
종래의 PUF 장치는 하나의 인증 신호(challenge)에 대해 하나의 응답 신호(response)를 발생한다. 종래의 PUF 장치가 1:1 인증-응답 신호 페어(CRP; challenge-response pair)를 갖기 때문에, 외부 공격에 취약할 수 있다 즉, 종래의 PUF 장치는 하나의 인증 신호에 대한 랜덤성(randomness)이 적어서, 사용자 인증 시스템에 사용하기에는 해결해야 할 문제점이 많이 있다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명의 목적은 인증 신호에 대한 랜덤성(randomness)를 높여서 외부 공격에 강한 PUF 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 PUF 장치는, 복수의 메모리 셀을 갖는 메모리 셀 어레이; 인증 신호에 응답하여 상기 복수의 메모리 셀 중 하나 또는 그 이상의 메모리 셀을 선택하기 위한 선택 회로; 및 상기 선택된 메모리 셀로부터 양자화 신호를 생성하기 위한 감지 증폭 및 양자화기를 포함한다. 여기에서, 상기 양자화 신호를 생성하기 위한 양자화 구간의 수는 상기 선택된 메모리 셀로부터 발생하는 상태 분포 수와 다를 수 있다. 하나의 상태 분포 구간에 하나 또는 그 이상의 양자화 구간이 존재할 수 있다.
실시 예로서, 복수의 메모리 셀은 멀티 레벨 셀(MLC)일 수 있다. 상기 인증 신호에는 상기 복수의 메모리 셀 중 하나 또는 그 이상의 메모리 셀을 선택하기 위한 어드레스 정보와, 상기 선택된 메모리 셀의 저항 상태 레벨에 관한 정보가 포함될 수 있다. 또한, 상기 인증 신호에는 상기 선택된 메모리 셀의 저항 상태-데이터 매칭 정보가 포함될 수 있다.
실시 예로서, 상기 복수의 메모리 셀은 불휘발성 메모리 셀일 수 있다. 상기 불휘발성 메모리 셀은 저항성 램(RRAM)의 메모리 셀일 수 있다. 상기 PUF 장치는 상기 양자화 신호로부터 키(KEY)를 발생하기 위한 키 발생기를 더 포함할 수 있다. 상기 선택 회로는, 상기 인증 신호에 포함된 행 어드레스 정보에 응답하여 하나 또는 그 이상의 워드 라인을 선택하는 행 디코더; 및 상기 인증 신호에 포함된 열 어드레스 정보에 응답하여 하나 또는 그 이상의 비트 라인을 선택하는 열 디코더를 포함할 수 있다. 상기 선택된 워드 라인 및 비트 라인에 의해 상기 복수의 메모리 셀 중 하나 또는 그 이상의 메모리 셀을 선택할 수 있다.
본 발명의 다른 일면은 사용자 인증 시스템에 사용되는 PUF 장치의 동작 방법에 관한 것이다. 상기 PUF 장치의 동작 방법은, 인증 신호에 응답하여 복수의 메모리 셀 중에서 하나 또는 그 이상의 메모리 셀을 선택하는 단계; 및 상기 선택된 메모리 셀에 대한 프로그램 및 초기화 동작을 반복 수행하고, 상기 선택된 메모리 셀로부터 양자화 신호를 생성하는 단계를 포함한다. 상기 PUF 장치는 상기 선택된 메모리 셀에 대한 저항 상태 분포를 소정의 양자화 구간으로 구분함으로 상기 양자화 신호를 생성할 수 있다.
실시 예로서, 상기 PUF 장치는 하나의 메모리 셀에 복수의 데이터 비트를 저장하는 MLC 불휘발성 메모리일 수 있다. 상기 MLC 불휘발성 메모리는 RRAM일 수 있다. 상기 사용자 인증 시스템은 상기 PUF 장치로 상기 인증 신호를 제공하는 서버를 더 포함할 수 있다. 상기 PUF 장치의 동작 방법은, 상기 양자화 신호를 통해 키를 생성하는 단계; 상기 키를 암호화하는 단계; 및 상기 서버로 상기 암호화한 키를 응답 신호로서 제공하는 단계를 더 포함할 수 있다.
실시 예로서, 상기 인증 신호는 상기 복수의 메모리 셀 중 하나 또는 그 이상의 메모리 셀을 선택하기 위한 어드레스 정보, 및 상기 선택된 메모리 셀의 저항 상태 레벨에 관한 정보를 포함할 수 있다. 상기 PUF 장치는, 상기 복수의 메모리 셀을 갖는 RRAM; 및 상기 RRAM을 제어하기 위한 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는 상기 인증 신호를 입력 받고 상기 선택된 메모리 셀의 저항 상태-데이터 매칭 방식을 제어할 수 있다.
본 발명의 실시 예에 따른 PUF 장치에 의하면, 하나의 인증 신호(challenge)에 대해 다수의 응답 신호(response)를 발생할 수 있기 때문에, 랜덤성을 크게 높일 수 있고, 외부 공격으로부터 사용자 인증을 안전하게 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 사용자 인증 시스템을 예시적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 PUF 장치가 저항성 램(RRAM; Resistive RAM)으로 구현된 예를 보여주는 블록도이다.
도 3은 도 2에 도시된 저항성 램의 이상적인 메모리 셀 저항 분포를 보여주는 그래프이다.
도 4는 도 2에 도시된 감지 증폭 및 양자화기의 동작을 예시적으로 설명하기 위한 블록도이다.
도 5는 도 4에 도시된 선택 메모리 셀의 프로그램-초기화 사이클에 따른 저항 상태 레벨을 보여주는 그래프이다.
도 6은 도 5에 도시된 선택 메모리 셀을 MLC 레벨로 프로그램-초기화 사이클을 반복한 결과를 보여주는 그래프이다.
도 7은 도 2에 도시된 저항성 램(RRAM)의 양자화 신호 생성 방법을 설명하기 위한 순서도이다.
도 8은 도 2에 도시된 저항성 램을 포함하는 PUF 장치를 보여주는 블록도이다.
도 9는 본 발명의 다른 실시 예에 따른 PUF 장치를 보여주는 블록도이다.
도 10은 본 발명의 실시 예에 따른 PUF 장치를 포함하는 사용자 인증 시스템을 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 사용자 인증 시스템(10)을 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 사용자 인증 시스템(10)은 송신기(11), PUF 장치(12), 키 발생기(13), 그리고 수신기(14)를 포함할 수 있다.
송신기(11)는 사용자 인증을 위하여 인증 신호(challenge)를 발생하고, 수신기(14)는 응답 신호(response)를 수신할 수 있다. 사용자 인증 시스템(10)은 인증-응답 신호 페어(CRP; challenge-response pair)를 이용하여 사용자 인증 동작을 수행할 수 있다. 도 1에서는 송신기(11)와 수신기(14)가 분리되어 있으나, 이들은 사용자 인증을 위한 하나의 장치(예를 들어, 호스트나 서버)로 구현될 수 있다.
PUF 장치(12)는 인증 신호(challenge)를 수신하고, 양자화 신호(quantize signal, Q[i])를 출력할 수 있다. PUF 장치(12)는 물리적 복제 방지 기능(PUF; physically unclonable function)을 갖는 메모리로, 공정 변화(process variation) 및 확률론적 스위칭(stochastic switching)에 의해 랜덤성(randomness)을 확보할 수 있다.
PUF 장치(12)는 불휘발성 메모리(NVM; non-volatile memory)로 구현될 수 있다. 불휘발성 메모리에는 저항성 랜덤 액세스 메모리(RRAM; Resistive Random Access Memory), 상변화 메모리(PRAM; Phase-Change Memory), 자기저항 랜덤 액세스 메모리(MRAM; Magneto-resistive Random Access Memory), 강유전체 랜덤 액세스 메모리(FRAM; Ferroelectric Random Access Memory), 스핀주입 자화반전 램(SST-RAM; Spin Transfer Torque Random Access Memory), 노아 플래시 메모리 등이 포함될 수 있다.
PUF 장치(12)는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 복수의 메모리 셀을 포함한다. PUF 장치(12)는 동일한 공정으로 제조되더라도 셀들 사이의 차이(cell-to-cell variation)가 큰 메모리 셀을 사용하는 것이 유리하다. 또한, PUF 장치(12)는 동일한 메모리 셀에 대한 프로그램-소거(또는 초기화) 사이클을 반복하는 경우에, 사이클들 사이의 차이(cycle-to-cycle variation)가 큰 메모리 셀을 사용하는 것이 유리하다. 여기에서, 셀들 사이의 차이(cell-to-cell variation) 또는 사이클들 사이의 차이(cycle-to-cycle variation)는 메모리 셀들 사이의 저항 분포의 차이나 문턱 전압의 차이를 의미할 수 있다.
PUF 장치(12)의 각각의 메모리 셀에는 싱글 비트 데이터(single bit data) 또는 두 비트 이상의 멀티 비트 데이터(multi-bit data)가 저장될 수 있다. 싱글 비트 데이터를 저장하는 메모리 셀은 데이터 1 또는 0을 저장할 수 있다. 2-비트 데이터를 저장하는 메모리 셀은 데이터 11, 10, 01, 또는 00을 저장할 수 있다. 3-비트 데이터를 저장하는 메모리 셀은 데이터 111, 100, …, 000을 저장할 수 있다.
PUF 장치(12)로 인가되는 인증 신호(challenge)에는 메모리 셀을 선택하기 위한 어드레스(address)와 선택 메모리 셀의 저항 상태 레벨 (또는 문턱 전압 레벨)에 관한 정보가 포함될 수 있다. PUF 장치(12)는 인증 신호를 입력 받고, 선택된 메모리 셀들에 프로그램 전압 또는 초기화 전압을 인가할 수 있다. PUF 장치(12)는 선택된 메모리 셀들에 대한 프로그램-초기화 동작을 반복적으로 수행하고, 선택된 메모리 셀들에 흐르는 전류를 독출함으로, 양자화 신호(Q[i])를 생성할 수 있다. 양자화 신호는 비트 스트링(bit string) 형태로 출력될 수 있다.
키 발생기(13)는 PUF 장치(12)로부터 양자화 신호(Q[i])를 입력받고, 암호화된 키(encrypted key)를 생성할 수 있다. 사용자 인증 시스템(10)은 검침(probing), 폴트 인젝션(fault injection), 또는 전력 분석(power analysis) 등과 같은 외부 공격(external attack)을 받을 수 있다. 키 발생기(13)는 이러한 외부 공격으로부터 데이터를 보호하기 위해 양자화 신호를 암호화하고, 암호화된 키(encrypted key)를 생성할 수 있다. 암호화된 키(encrypted key)는 사용자 인증을 위한 응답 신호(response)로 제공될 수 있다.
도 1에서는 키 발생기(13)는 PUF 장치(12) 밖에 있는 것으로 도시되어 있으나, 키 발생기(13)는 PUF 장치(12) 내에 포함될 수도 있다. 또한, 키 발생기(13)는 양자화 신호를 암호화 하지 않고 키를 생성할 수도 있다.
본 발명의 실시 예에 따른 사용자 인증 시스템(10)은 하나의 메모리 셀에 싱글-비트 또는 멀티-비트 데이터를 저장할 수 있는 불휘발성 메모리를 기반으로 하는 PUF 장치(12)를 포함한다. 본 발명은 불휘발성 메모리를 이용함으로써, 재구성 가능(reconfigurable)하고 랜덤성(randomness)을 높일 수 있다. 본 발명에 의하면, 보다 안전하게 인증 동작을 수행할 수 있다. 사용자 인증 시스템(10)은 다양한 종류의 PUF 장치(12)를 이용하여 구현될 수 있다.
도 2는 도 1에 도시된 PUF 장치가 저항성 램(RRAM; Resistive RAM)으로 구현된 예를 보여주는 블록도이다. 저항성 램(RRAM)은 동일한 공정으로 제조하더라도 메모리 셀들 사이에 내제적으로(intrinsically) 큰 저항 분포의 차이를 가질 수 있다. 저항성 램은 이러한 물리적 특성으로 인해 PUF 장치에 효과적으로 이용될 수 있다. 저항성 램은 PUF 장치의 기본 요소인 랜덤성(randomness)과 고유성(uniqueness)을 가질 수 있다.
도 2를 참조하면, 저항성 램(100)은 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 그리고 감지 증폭 및 양자화기(140)를 포함할 수 있다. 메모리 셀 어레이(110)는 복수의 워드 라인(WL1-WLn)과 복수의 비트 라인(BL1-BLm) 사이에 연결된 복수의 메모리 셀을 포함할 수 있다.
저항성 램(100)의 메모리 셀은 저항 변화에 따라 데이터를 저장할 수 있는 여러 가지 물질(예를 들면, Pt/HfO2/Ta/TiN)로 구성될 수 있다. 이러한 저항성 램(100)의 하나의 메모리 셀에는 싱글-비트 데이터 또는 멀티-비트 데이터가 저장될 수 있다. 멀티-비트 데이터를 저장할 수 있는 메모리 셀을 멀티-레벨 메모리 셀(MLC; multi-level memory cell)라고 하고, 멀티-비트 데이터를 저장할 수 있는 불휘발성 메모리를 MLC NVM이라고 한다.
행 디코더(120)는 복수의 워드 라인(WL1-WLn)을 통해 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 행 어드레스(ROW_ADDR)를 입력 받고, 하나의 워드 라인을 선택할 수 있다. 만약 워드 라인의 수가 64이면 행 어드레스는 8-비트일 수 있다. 행 디코더(120)는 인증 신호(challenge)의 소정의 비트 (예를 들면, 제 1 내지 제 8 비트)를 행 어드레스로 할 수 있다. 행 디코더(120)에 의해 선택된 워드 라인으로 쓰기나 읽기 동작에 필요한 전압이나 전류가 제공될 수 있다.
열 디코더(130)는 복수의 비트 라인(BL1-BLm)을 통해 메모리 셀 어레이(110)와 연결될 수 있다. 열 디코더(130)는 열 어드레스(COL_ADDR)에 의해 선택된 비트 라인으로 쓰기 또는 읽기 동작에 필요한 전압이나 전류를 제공할 수 있다. 열 디코더(130)는 인증 신호(challenge)의 소정의 비트(예를 들면, 제 9 내지 제 20 비트)를 열 어드레스로 할 수 있다.
도 2의 예에서는 행 어드레스(ROW_ADDR)에 의해 제 3 워드 라인(WL3)이 선택되고, 열 어드레스(COL_ADDR)에 의해 제 3 비트 라인(BL3)이 선택된다. 저항성 램(100)은 인증 신호(challenge)를 통해 제 3 워드 라인(WL3)과 제 3 비트 라인(BL3)에 공통으로 연결되는 하나의 메모리 셀(111)을 선택할 수 있다. 저항성 램(100)은 선택 메모리 셀(111)을 인증 신호에 포함된 저항 상태 레벨 정보를 참조하여 프로그램 또는 초기화할 수 있다.
감지 증폭 및 양자화기(140)는 선택 메모리 셀(111)과 연결된 비트 라인(BL3)의 전압 레벨 또는 선택 메모리 셀(111)에 흐르는 전류를 감지할 수 있다. 감지 증폭 및 양자화기(140)는 감지한 전압 또는 전류를 기반으로 선택 메모리 셀(111)의 저항 상태 레벨(resistance state levels)을 얻고, 저항 상태 레벨을 통해 양자화 신호(Q[i])를 생성할 수 있다. 감지 증폭 및 양자화기(140)의 동작 방법은 도 4를 참조하여 좀 더 구체적으로 설명하기로 한다.
도 3은 도 2에 도시된 저항성 램의 이상적인 메모리 셀 저항 분포를 보여주는 그래프이다. 도 3에서, 가로축은 저항(R)을 나타내고, 세로축은 셀들의 수(# of cells)를 나타낸다. 도 2에 도시된 메모리 셀은 복수의 저항 상태 중 어느 하나를 가질 수 있다. 예를 들면, 하나의 메모리 셀에 2-비트 데이터를 저장하는 경우에, 메모리 셀은 저항 분포에 따라 4개의 저항 상태를 가질 수 있다. 만약, 하나의 메모리 셀에 3-비트 데이터를 저장하는 경우에, 메모리 셀은 8개의 저항 상태 중 어느 하나를 가질 수 있다.
도 3을 참조하면, 메모리 셀은 저항(R)에 따라 4개의 저항 상태(E, P1, P2, P3)를 가질 수 있다. 4개의 저항 상태는 초기화 상태(E)와 제 1 내지 제 3 프로그램 상태(P1, P2, P3)일 수 있다. 초기화 상태(E)와 제 1 프로그램 상태(P1)는 제 1 기준 저항(R1)에 의해 구분되고, 제 1 및 제 2 프로그램 상태(P1, P2)는 제 2 기준 저항(R2)에 의해 구분되며, 제 2 및 제 3 프로그램 상태(P2, P3)는 제 3 기준 저항(R3)에 의해 구분될 수 있다.
초기화 상태(E)에 있는 메모리 셀은 데이터 11을 가질 수 있다. 제 1 내지 제 3 프로그램 상태(P1, P2, P3)의 메모리 셀은 각각 데이터 10, 01, 00을 가질 수 있다. 여기에서, 각각의 저항 상태에 따른 데이터는 상태-데이터 매칭 방식(state-data matching scheme)에 따라 얼마든지 변경될 수 있다. 예를 들면, 초기화 상태(E)에 있는 메모리 셀은 데이터 00을 가질 수 있고, 제 3 프로그램 상태(P3)에 있는 메모리 셀은 데이터 11을 가질 수 있다. 제 1 및 제 2 프로그램 상태(P1, P2)에 있는 메모리 셀은 각각 데이터 01, 10을 가질 수 있다.
한편, 상태-데이터 매칭 정보는 인증 신호(challenge)에 포함될 수 있다. 즉, 인증 신호(challenge)는 선택 메모리 셀의 어드레스와 저항 상태 레벨 이외에도 상태-데이터 매칭 정보도 포함할 수 있다. 인증 신호에 상태-데이터 매칭 정보를 포함하는 경우에, 저항성 램(RRAM)의 램덤성(randomness)은 더욱 향상될 수 있다.
도 4는 도 2에 도시된 감지 증폭 및 양자화기의 동작을 예시적으로 설명하기 위한 블록도이다. 도 4를 참조하면, 감지 증폭 및 양자화기(140)는 선택 메모리 셀(111)에 흐르는 전류와 제 1 내지 제 3 기준 저항(R1, R2, R3)에 흐르는 전류를 비교하고, 비교 결과로서 양자화 신호(Q[i])를 출력할 수 있다.
선택 메모리 셀(111)이 초기화 상태(E)에 있을 때, 선택 메모리 셀(111)의 저항 상태 레벨은 제 1 내지 제 3 기준 저항(R1, R2, R3)의 저항 레벨보다 낮을 수 있다. 제 1 프로그램 상태(P1)에 있는 선택 메모리 셀(111)의 저항 상태 레벨은 제 1 기준 저항(R1)의 저항 레벨보다 높고, 제 2 및 제 3 기준 저항(R2, R3)의 저항 레벨보다 낮을 수 있다. 제 2 프로그램 상태(P2)에 있는 선택 메모리 셀(111)의 저항 상태 레벨은 제 1 및 제 2 기준 저항(R1, R2)의 저항 레벨보다 높고, 제 3 기준 저항(R3)의 저항 레벨보다 낮을 수 있다. 제 3 프로그램 상태(P3)에 있는 선택 메모리 셀(111)의 저항 상태 레벨은 제 1 내지 제 3 기준 저항(R1, R2, R3)의 저항 레벨보다 높을 수 있다.
감지 증폭 및 양자화기(140)는 제 1 내지 제 3 기준 저항(R1, R2, R3)과의 저항 레벨을 비교함으로, 선택 메모리 셀(111)의 저항 상태 레벨을 알 수 있다. 또는 감지 증폭 및 양자화기(140)는 선택 메모리 셀(111)에 흐르는 독출 전류(read-out current)와 제 1 내지 제 3 기준 저항(R1, R2, R3)에 흐르는 전류를 비교함으로, 선택 메모리 셀(111)의 저항 상태 레벨을 알 수도 있다. 도 4에 도시된 감지 증폭 및 양자화기(140)의 동작 방법은 하나의 예에 불과하며, 이외에도 다른 여러 가지 방법으로 선택 메모리 셀(111)의 저항 상태 레벨을 알 수 있다.
도 5는 도 4에 도시된 선택 메모리 셀의 프로그램-초기화 사이클에 따른 저항 상태 레벨을 보여주는 그래프이다. 도 5를 참조하면, 선택 메모리 셀(도 4 참조, 111)은 예로서 11번의 프로그램-초기화 사이클(P/E cycle)을 반복한다.
도 5의 위쪽 그래프는 프로그램-초기화 사이클(cycles)에 따른 저항 레벨(Resistance Level)을 나타낸다. 도 5의 아래쪽 그래프는 저항 분포(R)에 따른 레벨들의 수(# of Levels)를 나타낸다. 여기에서, 레벨들의 수(# of Levels)는 위쪽 그래프의 각 사이클에서 구한 저항 레벨(resistance level)의 수를 의미한다. 저항 분포(R)에 따른 레벨들의 수를 그래프로 나타내면, 도 5의 아래쪽 그래프와 같이 초기화 상태와 프로그램 상태에서 정규 분포 곡선을 얻을 수 있다.
선택 메모리 셀(111)에 대한 프로그램-초기화 사이클을 반복할 때마다, 선택 메모리 셀(111)의 저항 레벨은 바뀔 수 있다. 이러한 현상을 사이클들 사이의 변화(cycle-to-cycle variation)라고 한다. 저항성 램은 사이클들 사이의 변화로 인해 도 5의 아래쪽 그래프와 같은, 선택 메모리 셀(111)의 저항 분포 특성을 얻을 수 있다. 본 발명의 실시 예에 따른 저항성 램(100)은 메모리 셀의 사이클들 사이의 변화(cycle-to-cycle variation)로 인해 랜덤성(randomness)을 높일 수 있다.
계속해서 도 5를 참조하면, 양자화 신호를 생성하기 위한 양자화 구간의 수는 선택 메모리 셀(111)로부터 발생하는 저항 상태 분포 수와 다를 수 있다. 도 5의 예에서, 프로그램 상태의 저항 상태 구간은 제 1 내지 제 3 기준 저항(R1, R2, R3)을 기준으로, 4개의 양자화 구간으로 구분되어 있다. 각각의 양자화 구간에서 양자화 신호가 생성될 수 있다.
아래 [표 1]은 도 5에 도시된 제 1 내지 제 3 기준 저항(R1, R2, R3)에 의해 발생하는 양자화 신호를 예시적으로 보여주는 도표이다.
Q[1] 0110 … 001011
Q[2] 1101 … 010111
Q[3] 1010 … 111000
Q[4] 0111 … 110011
Q[i] 0110 … 010111
(Q[i]=Q[1]⊙Q[2]⊙Q[3]⊙Q[4])
인증 신호(challenge)에는 선택 메모리 셀(111)의 어드레스와 저항 상태 레벨에 관한 정보가 포함될 수 있다. 양자화 신호(Q[i])는 선택 메모리 셀(111)의 저항 레벨을 제 1 내지 제 3 기준 저항(R1, R2, R3)과 비교함으로 구할 수 있다. 감지 증폭 및 양자화기(140)는 선택 메모리 셀(111)의 양자화 신호(Q[i])를 비트 스트링(bit string)으로 나타낼 수 있다.
표 1에서, 제 1 내지 제 4 양자화 신호(Q[1]-Q[4])는 선택 메모리 셀(111)의 독출 전류(read-out current)를 감지 증폭 및 양자화기(140)를 통해 비트 스트링(bit string)으로 할당함으로 얻을 수 있다. 제 1 양자화 구간에서는 제 1 양자화 신호(Q[1])가 생성된다. 마찬가지로 제 2 내지 제 4 양자화 구간에서 제 2 내지 제 4 양자화 신호(Q[2]~Q[4])가 생성된다. 제 1 내지 제 4 양자화 신호로부터 생성되는 최종 양자화 신호(Q[i])는 여러 가지 방법으로 구할 수 있다. 표 1에서는 제 1 내지 제 4 양자화 신호(Q[1]~Q[4])에 대한 XOR 연산할 통해 양자화 신호(Q[i])를 구하는 예가 도시되어 있다.
도 6은 도 5에 도시된 선택 메모리 셀을 MLC 레벨로 프로그램-초기화 사이클을 반복한 결과를 보여주는 그래프이다. 선택 메모리 셀(111)은 사이클 사이의 변화에 따라 도 6과 같은 저항 분포를 가질 수 있다.
인증 신호(challenge)에는 선택 메모리 셀(111)의 어드레스와 저항 상태에 관한 정보가 포함될 수 있다. 인증 신호에 포함된 저항 상태가 4개인 경우 즉 선택 메모리 셀에 2-비트 데이터를 프로그램 하는 경우에, 도 6에 도시된 바와 같이 4개의 저항 상태 분포를 가질 수 있다. 선택 메모리 셀(111)에 인가되는 인증 신호에 따라, 선택 메모리 셀(111)은 4개의 저항 상태 중에서 어느 하나를 갖도록 프로그램-초기화 사이클을 반복할 수 있다.
계속해서 도 6을 참조하면, 감지 증폭 및 양자화기(도 4 참조, 140)는 제 1 내지 제 7 기준 저항(R1-R7)을 통해 양자화 동작을 수행할 수 있다. 기준 저항의 수와 레벨 사이의 간격은 저항 분포의 수나 감지 증폭 및 양자화기(140)의 성능에 따라 달라질 수 있다. 예를 들면, 2-비트 MLC보다는 3-비트 MLC에서 더 많은 수의 기준 저항을 가질 수 있고, 레벨 사이의 간격도 넓어질 수 있다. 또한, 감지 증폭 및 양자화기(140)의 성능이 좋을수록 기준 저항의 수가 많아지고 레벨 사이의 간격을 좁게 할 수 있다.
도 7은 도 2에 도시된 저항성 램(RRAM)의 양자화 신호 생성 방법을 설명하기 위한 순서도이다. 이하에서는 도 2 내지 도 6을 참조하며, 본 발명의 실시 예에 따른 저항성 램(RRAM)의 양자화 신호 생성 방법이 설명된다. 앞에서 설명한 바와 같이, 인증 신호(challenge)가 저항성 램(100)에 제공된다. 인증 신호에는 메모리 셀을 선택하기 위한 어드레스 정보(address information)와 선택 메모리 셀을 어느 상태로 프로그램 할지에 대한 저항 상태 레벨 정보(resistance state level information)가 포함되어 있다.
S110 단계에서, 양자화 신호(Q[i])를 발생할 메모리 셀(예를 들면, 111)이 선택된다. 도 2에서는 양자화 신호(Q[i])를 발생할 메모리 셀(111)이 하나만 도시되어 있지만, 더 많은 수의 메모리 셀이 선택될 수도 있다. 저항성 램(도 2 참조, 100)은 랜덤 액세스 동작이 가능하기 때문에, 여러 개의 메모리 셀이 선택되는 경우에도 빠르게 프로그램이나 읽기 동작이 수행될 수 있다.
S120 단계에서, 선택 메모리 셀(111)에 대한 프로그램-초기화 동작이 반복적으로 수행된다. 사이클들 사이의 변화(cycle-to-cycle variation)로 인해 선택 메모리 셀(111)을 프로그램 할 때마다, 선택 메모리 셀(111)의 저항 레벨은 바뀔 수 있다. 도 5의 아래쪽 그래프와 같은, 선택 메모리 셀(111)의 저항 분포를 얻을 수 있다.
S130 단계에서, 선택 메모리 셀(111)과 기준 셀들을 비교한다. 즉, 선택 메모리 셀(111)의 저항과 기준 저항(도 5 참조, R1, R2, R3)을 비교한다. 기준 저항 수 또는 기준 저항의 저항 상태 레벨은 선택 메모리 셀(111)의 저항 상태 분포에 따라 여러 개를 만들 수 있다. 기준 저항의 저항 상태 레벨은 선택 메모리 셀(111)의 저항 분포(예를 들면, 초기화 상태나 프로그램 상태) 내에 여러 개를 만들 수 있다.
S140 단계에서, 감지 증폭 및 양자화기(140)를 통해 양자화 신호(Q[i])가 출력된다. 양자화 신호(Q[i])는 선택 메모리 셀(111)의 독출 전류(read-out current)를 감지 증폭 및 양자화기(140)를 통해 비트 스트링(bit string)으로 할당함으로 얻을 수 있다. 양자화 신호(Q[i])는 키 발생기(도 1 참조, 13)로 제공될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시 예에 따른 사용자 인증 시스템(10)은 PUF 장치(12)의 셀들 사이의 변화(cell-to-cell variation) 또는 사이클들 사이의 변화(cycle-to-cycle variation) 특성을 이용하여 랜덤성(randomness)이 높은 인증-응답 신호 페어(CRP)를 발생할 수 있다.
종래의 PUF 장치에서는 1:1의 인증-응답 신호 페어를 갖지만, 본 발명의 실시 예에 따른 PUF 장치에서는 1:n의 인증-응답 신호 페어를 가질 수 있다. 본 발명의 실시 예에 따른 저항성 램(100)은 셀들 사이의 변화(cell-to-cell variation) 또는 사이클들 사이의 변화(cycle-to-cycle variation)가 크기 때문으로, 랜덤성(randomness)이 높고, 물리적인 복제가 사실상 불가능하다..
도 8은 도 2에 도시된 저항성 램을 포함하는 PUF 장치를 보여주는 블록도이다. 도 8를 참조하면, PUF 장치(1000)는 저항성 램(1100) 및 메모리 컨트롤러(1200)를 포함한다. 저항성 램(1100)은 메모리 컨트롤러(1200)의 제어에 따라 초기화(initialize), 쓰기(write) 또는 읽기(read) 동작 등을 수행할 수 있다.
도 8을 참조하면, 저항성 램(1100)은 메모리 셀 어레이(1110)와, 감지 증폭 및 양자화기(1140)를 포함한다. 저항성 램(1100)은 랜덤 액세스가 가능하며, 메모리 셀 단위 또는 복수의 메모리 셀 단위로 소거화, 쓰기 또는 읽기 동작을 수행할 수 있다.
메모리 컨트롤러(1200)는 외부(예를 들면, 호스트나 서버)의 요청에 응답하여 저항성 램(1100)에 대한 읽기 및 쓰기 동작 등을 제어한다. 메모리 컨트롤러(1200)는 호스트 인터페이스(1210), 메모리 인터페이스(1220), 제어 유닛(1230), 램(1240), 키 발생기(1250), 그리고 암호화 회로(1260)를 포함할 수 있다.
호스트 인터페이스(1210)는 외부(예를 들면, 호스트나 서버)로부터 인증 신호(challenge)를 입력받고, 응답 신호(response)를 제공할 수 있다. 호스트 인터페이스(1210)는 PATA 버스(parallel AT attachment bus), SATA 버스(serial AT attachment), SCSI, USB 등을 통해 호스트와 연결될 수도 있다. 메모리 인터페이스(1220)는 저항성 램(1100)과의 인터페이스를 제공할 수 있다.
제어 유닛(1230)은 저항성 램(1100)에 대한 전반적인 동작(예를 들면, 읽기, 쓰기, 파일 시스템 관리 등)을 제어할 수 있다. 예를 들면, 도 8에는 도시되어 있지 않았지만, 제어 유닛(1230)은 중앙처리장치(CPU), 프로세서(processor), 에스램, DMA 제어기 등을 포함할 수 있다. 또한, 제어 유닛(1230)은 저항성 램(1100)에서 양자화 신호를 생성하기 위한 소프트웨어(또는 알고리즘)을 관리할 수 있다. 제어 유닛(1230)에 의해 관리되는 소프트웨어는 램(1240)을 통해 구동될 수 있다.
램(1240)은 저항성 램(1100)의 머지 동작(merge operation)이나 맵핑 테이블(mapping table) 등을 관리하는 데 사용될 수 있다. 본 발명의 실시 예에 따른 PUF 장치(1000)는 맵핑 테이블을 통해 저항성 램(1100)의 상태-데이터 매칭 방식을 변경할 수 있다. 예를 들어, 도 3에서 설명한 바와 같이, 메모리 셀이 저항 분포에 따라 데이터 11, 10, 01, 00을 갖는다고 가정하자. 본 발명은 맵핑 테이블을 변경함으로 메모리 셀이 저항 분포에 따라 데이터 00, 01, 10, 11을 갖는 것으로 변경할 수 있다. 본 발명은 맵핑 테이블을 통해 상태-데이터 매칭 방식을 변경함으로, PUF 장치(1000)의 랜덤성(randomness)을 높일 수 있다.
한편, 램(1240)은 제어 유닛(1230)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 램(1240)이 워크 메모리로 사용되는 경우에, 제어 유닛(1230)에 의해서 처리되는 데이터가 임시로 저장될 수 있다. 램(1240)이 버퍼 메모리로 사용되는 경우에는, 호스트에서 저항성 램(1100)으로 또는 저항성 램(1100)에서 호스트로 전송될 데이터를 버퍼링 할 수 있다. 램(1240)이 캐시 메모리로 사용되는 경우에는 저속의 저항성 램(1100)이 고속으로 동작할 수 있다.
키 발생기(1250)는 저항성 램(1100)으로부터 제공되는 양자화 신호를 이용하여 키(KEY)를 생성한다. 키 발생기(1250)는 여러 가지 방법으로 키(KEY)를 생성할 수 있다. 키 발생기(1250)는 사용자 정보나 양자화 신호(Q[i])를 조합하여 키를 생성할 수 있다. 본 발명의 실시 예에 따른 PUF 장치(1000)는 암호화 회로(1260)를 포함할 수 있다. 암호화 회로(1260)는 키 발생기(1250)로부터 키(KEY)를 입력받고, 데이터 또는 양자화 신호(Q[i])를 암호화 할 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 PUF 장치를 보여주는 블록도이다. 도 9를 참조하면, PUF 장치(2000)는 저항성 램(2100) 및 메모리 컨트롤러(2200)를 포함한다. 메모리 컨트롤러(2200)는 호스트 인터페이스(2210), 메모리 인터페이스(2220), 제어 유닛(2230), 램(2240), 그리고 암호화 회로(2250)를 포함한다.
도 9에 도시된 PUF 장치(2000)에서는 키 발생기(2165)가 저항성 램(2100) 내에 포함된다. 저항성 램(2100)은 내부적으로 양자화 신호(Q[i])를 이용하여 키(KEY)를 생성하고, 생성한 키(KEY)를 메모리 컨트롤러(2200)의 암호화 회로(2250)로 제공할 수 있다. 도 8 및 도 9에 도시된 PUF 장치(1000, 2000)는 전자 장치의 사용자 인증 절차에 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 PUF 장치를 포함하는 사용자 인증 시스템을 보여주는 블록도이다. 도 10을 참조하면, 사용자 인증 시스템(3000)은 전자 장치(3100)와 서버(3200)를 포함한다. 도 10에서는 PUF 장치(3120)가 전자 장치(3100)의 인증 절차에 사용되고 있다.
전자 장치(3100)는 PUF 장치(3120)로부터 발생된 사용자 아이디(ID)를 서버(3200)에 제공할 수 있다. 서버(3200)는 전자 장치(3100)로부터 제공된 사용자 아이디(ID)가 서버(3200)의 데이터 베이스(DB, 3220)에 등록되어 있는 지를 확인할 수 있다. 서버(3200)는 사용자 아이디(ID)가 등록되어 있는 경우에, 인증 신호(challenge)를 생성할 수 있다. 서버(3200)는 사용자 인증을 위한 인증 신호(challenge)를 전자 장치(3100)로 제공할 수 있다.
전자 장치(3100)는 서버(3200)로부터 인증 신호(challenge)를 입력 받고, PUF 장치(3120)를 이용하여 양자화 신호를 생성할 수 있다. PUF 장치(3120)는 양자화 신호로부터 응답 신호(response)를 생성하고, 응답 신호를 서버(3200)로 제공할 수 있다. 본 발명의 실시 예에 따른 사용자 인증 시스템(3000)은 전자 장치(3100) 내에 매우 큰 랜덤성(randomness)을 갖는 PUF 장치(3120)를 구비함으로, 인증 절차를 안전하게 수행할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
10, 3000: 사용자 인증 시스템
11: 송신기
12, 100, 1000, 2000: PUF 장치
13: 키 발생기
14: 수신기
110: 메모리 셀 어레이
120: 행 디코더
130: 열 디코더
140: 감지 증폭 및 양자화기

Claims (18)

  1. 복수의 메모리 셀을 갖는 메모리 셀 어레이;
    인증 신호에 응답하여 상기 복수의 메모리 셀 중 하나 또는 그 이상의 메모리 셀을 선택하기 위한 선택 회로; 및
    상기 선택된 메모리 셀에 대한 프로그램 및 초기화 사이클을 반복적으로 수행하는, 상기 선택된 메모리 셀 사이의 차이(cell-to-cell variation) 또는 상기 선택된 메모리 셀의 상기 프로그램 및 초기화 사이클 사이의 차이(cycle-to-cycle variation)로 인한 상기 선택된 메모리 셀의 저항 상태 레벨 분포 특성을 얻는, 그리고 상기 선택된 메모리 셀의 저항 상태 레벨 분포 특성으로부터 양자화 신호를 생성하기 위한 감지 증폭 및 양자화기를 포함하되,
    상기 인증 신호에는 상기 선택된 메모리 셀에 대한 어드레스 정보와 상기 선택된 메모리 셀의 저항 상태 레벨에 관한 정보가 포함되고,
    상기 선택된 메모리 셀의 저항 상태 레벨 분포 내에 상기 양자화 신호를 생성하기 위한 양자화 구간의 수는 복수인 것을 특징으로 하는 PUF 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    복수의 메모리 셀은 멀티 레벨 셀(MLC)인 것을 특징으로 하는 PUF 장치.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 인증 신호에는 상기 선택된 메모리 셀의 상태-데이터 매칭 정보가 포함되는 PUF 장치.
  7. 제 1 항에 있어서,
    상기 복수의 메모리 셀은 불휘발성 메모리 셀인 것을 특징으로 하는 PUF 장치.
  8. 제 7 항에 있어서,
    상기 불휘발성 메모리 셀은 저항성 램(RRAM)의 메모리 셀인 것을 특징으로 하는 PUF 장치.
  9. 제 1 항에 있어서,
    상기 양자화 신호로부터 키(KEY)를 발생하기 위한 키 발생기를 더 포함하는 PUF 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020180060118A 2018-05-28 2018-05-28 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법 KR102113633B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180060118A KR102113633B1 (ko) 2018-05-28 2018-05-28 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법
US16/424,024 US10992483B2 (en) 2018-05-28 2019-05-28 Physically unclonable function device for use in user authentication system and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060118A KR102113633B1 (ko) 2018-05-28 2018-05-28 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190135100A KR20190135100A (ko) 2019-12-06
KR102113633B1 true KR102113633B1 (ko) 2020-05-20

Family

ID=68613960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060118A KR102113633B1 (ko) 2018-05-28 2018-05-28 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10992483B2 (ko)
KR (1) KR102113633B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410417B1 (ko) 2021-02-18 2022-06-16 연세대학교 산학협력단 강유전체 소자 기반 puf 장치 및 이의 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11399287B2 (en) * 2019-08-16 2022-07-26 At&T Intellectual Property I, L.P. Protection against relay attack for keyless entry systems in vehicles and systems
KR20210158256A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 물리적 복제방지 기능을 위한 집적 회로 및 이의 동작 방법
FR3118829A1 (fr) * 2021-01-14 2022-07-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Matrice de commutateurs elementaires formant un message, procedes d’ecriture et de lecture associes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014503104A (ja) 2011-01-20 2014-02-06 マイクロン テクノロジー， インク． 特定のデータ量子化のメモリからの出力
US20170180140A1 (en) 2014-03-25 2017-06-22 Carnegie Mellon University Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030123566A1 (en) * 2001-12-27 2003-07-03 Jaime Hasson Transmitter having a sigma-delta modulator with a non-uniform polar quantizer and methods thereof
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
JP4134637B2 (ja) * 2002-08-27 2008-08-20 株式会社日立製作所 半導体装置
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
US20160028544A1 (en) * 2012-11-15 2016-01-28 Elwha Llc Random number generator functions in memory
US9390291B2 (en) * 2012-12-29 2016-07-12 Intel Corporation Secure key derivation and cryptography logic for integrated circuits
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
KR101702551B1 (ko) 2015-06-05 2017-02-06 에스케이 텔레콤주식회사 영상 부호화/복호화 방법 및 장치
EP3377977A4 (en) * 2015-11-16 2019-08-21 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University UNCLASSABLE MULTI-STATE FUNCTIONS AND SYSTEMS RELATING THERETO
DK3340212T3 (da) * 2016-12-21 2020-02-17 Merck Patent Gmbh Læserenhed til læsning af en komposit markering omfattende en fysisk ikke-klonbar funktion til bekæmpelse af forfalskning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014503104A (ja) 2011-01-20 2014-02-06 マイクロン テクノロジー， インク． 特定のデータ量子化のメモリからの出力
KR101485727B1 (ko) * 2011-01-20 2015-01-22 마이크론 테크놀로지, 인크 메모리로부터의 특정 데이터 양자화의 출력
US20170180140A1 (en) 2014-03-25 2017-06-22 Carnegie Mellon University Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410417B1 (ko) 2021-02-18 2022-06-16 연세대학교 산학협력단 강유전체 소자 기반 puf 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20190135100A (ko) 2019-12-06
US20190363898A1 (en) 2019-11-28
US10992483B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
KR102113633B1 (ko) 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법
US9892783B2 (en) Non-volatile memory device including memory cells having variable resistance values
US9898598B2 (en) Authentication system having a non-volatile memory including memory cells in initial or variable states and a host computer for performing authentication therebetween
US10241704B2 (en) Biasing schemes for storage of bits in unreliable storage locations
KR101504338B1 (ko) 불휘발성 메모리 장치의 동작 방법
US20180287793A1 (en) Random number generation with unstable bit states of non-volatile memory
US10740476B2 (en) Tamper-proof storage using signatures based on threshold voltage distributions
CN111539043B (zh) 提供对受保护存储器的存取的系统
US20150220457A1 (en) Cryptographic processing device
US10990542B2 (en) Flash memory system and method of generating quantized signal thereof
TW201405359A (zh) 隨機數產生方法、加密金鑰產生方法、記憶體、記憶體系統以及加密金鑰系統
JP6399523B2 (ja) メモリ・デバイスの内容を保護するための方法およびメモリ・デバイス
TW202042241A (zh) 使用反及閘記憶體陣列之物理不可複製函數
TWI738097B (zh) 具有密碼學組件的記憶體裝置
US10255200B2 (en) Data storage device and method of operation using multiple security protocols
JP6793044B2 (ja) 不揮発性メモリ装置
US9875085B2 (en) Memory system and method of generating a seed value
KR20180094170A (ko) 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법
KR20090108586A (ko) 에러 억제를 위해 랜더마이징하는 플래시 메모리 디바이스, 시스템 및 방법
CN115051806A (zh) 一种控制部件
US20170344295A1 (en) System and method for fast secure destruction or erase of data in a non-volatile memory
US20230317158A1 (en) Error correction for identifier data generated from unclonable characteristics of resistive memory
US11195582B2 (en) Non-volatile memory device and method of writing to non-volatile memory device
JP6937288B2 (ja) 不揮発性メモリ装置およびチャレンジ・レスポンス方法
US11404119B1 (en) Non-volatile memory device and challenge response method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right