JP2015171007A - 信号伝達回路 - Google Patents
信号伝達回路 Download PDFInfo
- Publication number
- JP2015171007A JP2015171007A JP2014044966A JP2014044966A JP2015171007A JP 2015171007 A JP2015171007 A JP 2015171007A JP 2014044966 A JP2014044966 A JP 2014044966A JP 2014044966 A JP2014044966 A JP 2014044966A JP 2015171007 A JP2015171007 A JP 2015171007A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- signal
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 57
- 238000004804 winding Methods 0.000 claims abstract description 110
- 230000004044 response Effects 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 239000000872 buffer Substances 0.000 claims description 44
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 31
- 230000007423 decrease Effects 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000002238 attenuated effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 102220638169 Nuclear autoantigen Sp-100_T23P_mutation Human genes 0.000 description 3
- 102220122054 rs886042998 Human genes 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】この信号伝達回路は、入力信号VIのレベル変化に応答してトランス6の1次巻線7の端子7a,7bにパルス電圧を交互に印加する送信回路1と、2次巻線8の端子8a,8bに現れる電圧V1,V2を減衰させる減衰回路71,72と、減衰回路71,72の出力電圧の差V1A−V2Aが正側トリップ電圧VTPを越えた場合に信号CMPを「H」レベルにし、V1A−V2Aが負側トリップ電圧VTNよりも低下した場合に信号CMPを「L」レベルにする差動比較器16とを備える。したがって、2次巻線8の端子8a,8bに発生する同相ノイズの影響を軽減できる。
【選択図】図16
Description
図1は、本願発明の比較例となる信号伝達回路の構成を示す回路図である。図1において、信号伝達回路は、半導体基板上に形成された集積回路であって、送信回路1、トランス6、および受信回路10を備える。
図11で示したインバータにおいて、IGBT65,66を交互にオン/オフさせると、高電圧領域A2の接地電圧と低電圧領域A1の接地電圧との電圧差が激しく変化する。図12(a)は、図1で示した受信回路10の接地電圧VS3と送信回路1の接地電圧VS1との電圧差VS3−VS1の変化を示すタイムチャートである。また、図12(b)はトランス6の2次巻線8の第1の端子8aの電圧V1の変化を示すタイムチャートであり、図12(c)はトランス6の2次巻線8の第2の端子8bの電圧V2の変化を示すタイムチャートである。
また、図1の信号伝達装置には、同相ノイズが発生した場合に、出力信号VOの電圧が変動してしまうという問題がある。図14(a)(b)に示すように、出力信号VOが「H」レベル(電源電圧VD3)である場合において、電圧差VS3−VS1がVDCから0Vに低下すると、図14(b)のうちの点線の円で囲まれた部分で示されるように、出力信号VOの電圧が同相ノイズの影響を受けてスパイク状に低下する。
図16は、本発明の実施の形態1による信号伝達回路の構成を示す回路ブロック図であって、図1と対比される図である。図16を参照して、この信号伝達回路が図1の信号伝達回路と異なる点は、抵抗素子13,14が除去され、減衰回路71,72、電源端子T15、および接地端子T25が追加され、出力バッファ17が出力バッファ76で置換されている点である。
図28は、この発明の実施の形態2による信号伝達回路の構成を示す回路ブロック図であって、図16と対比される図である。図28を参照して、この信号伝達回路が図16の信号伝達回路と異なる点は、トランス6がトランス6Aで置換され、ESD保護回路91,92が追加されている点である。
Claims (5)
- 1次巻線および2次巻線を含むトランスと、
入力信号の前縁に応答して前記1次巻線の第1の端子に第1のパルス電圧を印加し、前記入力信号の後縁に応答して前記1次巻線の第2の端子に第2のパルス電圧を印加する送信回路と、
前記第1のパルス電圧に応答して前記2次巻線の第1の端子に現れる電圧を予め定められた減衰率で減衰させる第1の減衰回路と、
前記第2のパルス電圧に応答して前記2次巻線の第2の端子に現れる電圧を前記予め定められた減衰率で減衰させる第2の減衰回路と、
前記第1および第2の減衰回路の出力電圧の差である第3の電圧が正側トリップ電圧よりも高くなったことに応じて第1の論理レベルの信号を出力し、前記第3の電圧が負側トリップ電圧よりも低くなったことに応じて第2の論理レベルの信号を出力する差動比較器とを備える、信号伝達回路。 - 前記予め定められた減衰率は、
前記1次巻線の第1の端子に前記第1のパルス電圧が印加された場合に前記第3の電圧が前記正側トリップ電圧よりも高くなり、
前記1次巻線の第2の端子に前記第2のパルス電圧が印加された場合に前記第3の電圧が前記負側トリップ電圧よりも低くなり、かつ
前記2次巻線の第1および第2の端子に同相ノイズが発生した場合に前記第1および第2の減衰回路の出力電圧の各々が前記差動比較器の正常動作範囲内に収まるように設定されている、請求項1に記載の信号伝達回路。 - 前記第1の減衰回路は、
非反転入力端子が直流バイアス電圧を受け、出力端子が前記差動比較器の第1の入力端子に接続された第1の演算増幅器と、
前記第1の演算増幅器の反転入力端子と前記2次巻線の第1の端子との間に接続された第1の抵抗素子と、
前記第1の演算増幅器の反転入力端子および出力端子間に接続された第2の抵抗素子とを含み、
前記第2の減衰回路は、
非反転入力端子が前記直流バイアス電圧を受け、出力端子が前記差動比較器の第2の入力端子に接続された第2の演算増幅器と、
前記第2の演算増幅器の反転入力端子と前記2次巻線の第2の端子との間に接続された第3の抵抗素子と、
前記第2の演算増幅器の反転入力端子および出力端子間に接続された第4の抵抗素子とを含む、請求項1または請求項2に記載の信号伝達回路。 - 前記1次巻線は、
直列接続された第1および第2の巻線と、
前記第1および第2の巻線間に設けられ、基準電圧を受ける第3の端子とを含み、
前記2次巻線は、
直列接続された第3および第4の巻線と、
前記第3および第4の巻線間に設けられ、直流バイアス電圧を受ける第4の端子とを含む、請求項1から請求項3までのいずれか1項に記載の信号伝達回路。 - ともに電源電圧を受け、互いに分離して設けられた第1および第2の電源端子と、
ともに接地電圧を受け、互いに分離して設けられた第1および第2の接地端子と、
前記2次巻線の第1および第2の端子に現れるサージ電圧を前記第1の電源端子および前記第1の接地端子に流出させる保護回路と、
複数段のドライバを含み、前記差動比較器の出力信号をバッファリングして次段の回路に出力する出力バッファとを備え、
前記複数段のドライバのうちの少なくとも最終段のドライバは前記第2の電源端子および前記第2の接地端子からの前記電源電圧および前記接地電圧によって駆動される、請求項1から請求項4までのいずれか1項に記載の信号伝達回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044966A JP6138074B2 (ja) | 2014-03-07 | 2014-03-07 | 信号伝達回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044966A JP6138074B2 (ja) | 2014-03-07 | 2014-03-07 | 信号伝達回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015171007A true JP2015171007A (ja) | 2015-09-28 |
JP6138074B2 JP6138074B2 (ja) | 2017-05-31 |
Family
ID=54203376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014044966A Active JP6138074B2 (ja) | 2014-03-07 | 2014-03-07 | 信号伝達回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6138074B2 (ja) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234623A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | 半導体集積回路 |
JP2001083183A (ja) * | 1999-09-13 | 2001-03-30 | Nec Corp | 電流検出回路及びその検査方法 |
US20050036247A1 (en) * | 2003-07-14 | 2005-02-17 | Gang Liu | PCB trace coupling system for providing high voltage isolation |
JP2006174122A (ja) * | 2004-12-16 | 2006-06-29 | Oki Electric Ind Co Ltd | 出力増幅回路及びそれを用いたセンサ装置 |
JP2007282356A (ja) * | 2006-04-05 | 2007-10-25 | Toyota Industries Corp | 信号伝達回路 |
JP2009064396A (ja) * | 2007-09-10 | 2009-03-26 | Fuji Electric Device Technology Co Ltd | 差動増幅回路とそれを用いた電流制御装置 |
JP2009296123A (ja) * | 2008-06-03 | 2009-12-17 | Rohm Co Ltd | バッファ回路及びこれを用いた信号伝達装置 |
US20100111218A1 (en) * | 2008-10-30 | 2010-05-06 | Analog Devices, Inc. | Noise reduction circuit in a digital isolator system |
JP2011146934A (ja) * | 2010-01-14 | 2011-07-28 | Nec Corp | 送信回路、受信回路、送信方法、受信方法及び信号伝達システム |
JP2011146904A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 受信回路 |
WO2012157180A1 (ja) * | 2011-05-18 | 2012-11-22 | ルネサスエレクトロニクス株式会社 | 受信回路及び信号受信方法 |
JP2013051547A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた駆動装置 |
JP2013232719A (ja) * | 2012-04-27 | 2013-11-14 | Renesas Electronics Corp | アイソレーション回路 |
JP2013258482A (ja) * | 2012-06-11 | 2013-12-26 | Denso Corp | 受信回路装置 |
-
2014
- 2014-03-07 JP JP2014044966A patent/JP6138074B2/ja active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234623A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | 半導体集積回路 |
JP2001083183A (ja) * | 1999-09-13 | 2001-03-30 | Nec Corp | 電流検出回路及びその検査方法 |
US20050036247A1 (en) * | 2003-07-14 | 2005-02-17 | Gang Liu | PCB trace coupling system for providing high voltage isolation |
JP2006174122A (ja) * | 2004-12-16 | 2006-06-29 | Oki Electric Ind Co Ltd | 出力増幅回路及びそれを用いたセンサ装置 |
JP2007282356A (ja) * | 2006-04-05 | 2007-10-25 | Toyota Industries Corp | 信号伝達回路 |
JP2009064396A (ja) * | 2007-09-10 | 2009-03-26 | Fuji Electric Device Technology Co Ltd | 差動増幅回路とそれを用いた電流制御装置 |
JP2009296123A (ja) * | 2008-06-03 | 2009-12-17 | Rohm Co Ltd | バッファ回路及びこれを用いた信号伝達装置 |
US20100111218A1 (en) * | 2008-10-30 | 2010-05-06 | Analog Devices, Inc. | Noise reduction circuit in a digital isolator system |
JP2011146934A (ja) * | 2010-01-14 | 2011-07-28 | Nec Corp | 送信回路、受信回路、送信方法、受信方法及び信号伝達システム |
JP2011146904A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 受信回路 |
WO2012157180A1 (ja) * | 2011-05-18 | 2012-11-22 | ルネサスエレクトロニクス株式会社 | 受信回路及び信号受信方法 |
JP2013051547A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた駆動装置 |
JP2013232719A (ja) * | 2012-04-27 | 2013-11-14 | Renesas Electronics Corp | アイソレーション回路 |
JP2013258482A (ja) * | 2012-06-11 | 2013-12-26 | Denso Corp | 受信回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6138074B2 (ja) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5945629B2 (ja) | レベルシフト回路 | |
US8633745B1 (en) | Circuits and related techniques for driving a high side of a half bridge circuit | |
JP4874887B2 (ja) | 高周波半導体スイッチ装置 | |
US7368969B2 (en) | Level shift circuit and semiconductor device | |
US5537059A (en) | Output circuit of semiconductor integrated circuit device | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
US20090015318A1 (en) | Charge pump drive circuit | |
US6803807B2 (en) | Negative voltage output charge pump circuit | |
JP2010103971A (ja) | 高周波半導体スイッチ装置 | |
WO2012070174A1 (ja) | 半導体基板中の抵抗を利用するレベルシフト回路 | |
JP7350702B2 (ja) | 駆動制御回路 | |
US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
US7724062B2 (en) | Output buffer circuit | |
JPH04326812A (ja) | 信号遅延回路 | |
US5986463A (en) | Differential signal generating circuit having current spike suppressing circuit | |
US6380792B1 (en) | Semiconductor integrated circuit | |
TWI702797B (zh) | 輸出電路 | |
CN111211763B (zh) | 高电位侧驱动电路 | |
JP6719242B2 (ja) | レベルシフト回路 | |
JP4768476B2 (ja) | 自己消弧型半導体素子の駆動装置 | |
US9877104B2 (en) | Audio switch circuit with slow turn-on | |
JP6138074B2 (ja) | 信号伝達回路 | |
JP2978302B2 (ja) | 出力バッファ回路 | |
US8779830B2 (en) | Inverse level shift circuit | |
US20050041343A1 (en) | Voltage limiting semiconductor pass gate circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160923 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6138074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |