JP2015170661A - バンプ電極の製造方法及びバンプ電極形成用基板 - Google Patents
バンプ電極の製造方法及びバンプ電極形成用基板 Download PDFInfo
- Publication number
- JP2015170661A JP2015170661A JP2014043197A JP2014043197A JP2015170661A JP 2015170661 A JP2015170661 A JP 2015170661A JP 2014043197 A JP2014043197 A JP 2014043197A JP 2014043197 A JP2014043197 A JP 2014043197A JP 2015170661 A JP2015170661 A JP 2015170661A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- solder plating
- solder
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】下地金属層の界面付近での気泡の残存によるボイドの発生を防止して、接合信頼性の高いバンプ電極を製造する。
【解決手段】基板上のレジスト層の開口部内に、電解めっきにより、開口部内に露出する金属層の表面に積層させてはんだめっき層を形成するめっき工程と、めっき工程後にレジスト層を除去するレジスト層除去工程と、レジスト層を除去した後に金属層をエッチングすることにより、はんだめっき層の外径よりも小さい外径の下地金属層を形成するエッチング工程と、下地金属層の上方のはんだめっき層を溶融して下地金属層の上にはんだバンプを形成するリフロー処理工程とを有する。
【選択図】 図2
【解決手段】基板上のレジスト層の開口部内に、電解めっきにより、開口部内に露出する金属層の表面に積層させてはんだめっき層を形成するめっき工程と、めっき工程後にレジスト層を除去するレジスト層除去工程と、レジスト層を除去した後に金属層をエッチングすることにより、はんだめっき層の外径よりも小さい外径の下地金属層を形成するエッチング工程と、下地金属層の上方のはんだめっき層を溶融して下地金属層の上にはんだバンプを形成するリフロー処理工程とを有する。
【選択図】 図2
Description
本発明は、半導体デバイスをフリップチップ実装等により基板に接続するために用いられるバンプ電極を製造する方法及びバンプ電極形成用基板に関する。
近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装としてフリップチップ実装が普及している。このフリップチップ実装において半導体デバイスを接続するために基板に設けられるバンプ電極は、めっき法による場合、基板上に形成されたバンプ形成用下地金属層(Under Bump Metal)に対してはんだをめっきした後、リフロー処理することにより形成される。
この種のバンプ電極の問題点として、リフロー処理後のバンプの内部にボイドと呼ばれる空隙が形成されることがあり、このボイドが発生していると、接合信頼性低下を招くおそれがある。
この種のバンプ電極の問題点として、リフロー処理後のバンプの内部にボイドと呼ばれる空隙が形成されることがあり、このボイドが発生していると、接合信頼性低下を招くおそれがある。
このボイドの発生を防止するために、以下の技術が提案されている。
特許文献1では、リフロー加熱工程の前に予熱工程を経ることにより、低沸点成分、水分を蒸発させておき、リフロー工程での蒸発分を低減させてボイドの発生を防止している。
特許文献2には、はんだ材料を載せたウエハを、はんだ材料の融点より5℃から10℃低い温度範囲内で予め加熱する予熱工程を経て、線状または細帯状の加熱領域を通過させることで、急峻な温度勾配を付与しながら、固相、液相界面を一方向に移動させることにより、はんだ材料内に残存した気泡を外部に放出させることが開示されている。
特許文献3は、はんだペーストを用いてバンプを形成するものであるが、はんだペーストを2回の溶融工程で溶融しており、第1溶融工程でペーストに含まれるフラックスを揮発させ、第2溶融工程でリフロー温度ではんだを溶融している。
特許文献1では、リフロー加熱工程の前に予熱工程を経ることにより、低沸点成分、水分を蒸発させておき、リフロー工程での蒸発分を低減させてボイドの発生を防止している。
特許文献2には、はんだ材料を載せたウエハを、はんだ材料の融点より5℃から10℃低い温度範囲内で予め加熱する予熱工程を経て、線状または細帯状の加熱領域を通過させることで、急峻な温度勾配を付与しながら、固相、液相界面を一方向に移動させることにより、はんだ材料内に残存した気泡を外部に放出させることが開示されている。
特許文献3は、はんだペーストを用いてバンプを形成するものであるが、はんだペーストを2回の溶融工程で溶融しており、第1溶融工程でペーストに含まれるフラックスを揮発させ、第2溶融工程でリフロー温度ではんだを溶融している。
これら特許文献記載の方法は、はんだ層内部の気泡の除去に有効ではあるが、下地金属層との界面付近にわずかに気泡が残存するという問題があり、さらなる改良が望まれていた。
本発明は、このような事情に鑑みてなされたもので、下地金属層の界面付近での気泡の残存によるボイドの発生を防止して、接合信頼性の高いバンプ電極を製造することを目的とする。
本発明のバンプ電極の製造方法は、基板表面の金属層上に形成したレジスト層の開口部内に、電解めっきにより、前記開口部内に露出する前記金属層の表面に積層させてはんだめっき層を形成するめっき工程と、該めっき工程後に前記レジスト層を除去するレジスト層除去工程と、前記レジスト層を除去した後に前記金属層を前記はんだめっき層の前記はんだめっき層の外周縁より内方位置までエッチングすることにより、前記はんだめっき層との界面における前記はんだめっき層側から視た投影面の面積が前記はんだめっき層の横断面の面積よりも小さい下地金属層を形成するエッチング工程と、前記下地金属層の上方の前記はんだめっき層を溶融して前記下地金属層の上にはんだバンプを形成するリフロー処理工程とを有することを特徴とする。
バンプ電極のボイドは、めっき工程においてはんだめっき層内に取り込まれためっき液中の一部の成分が、リフロー処理工程においてガス化して気泡として残存することが原因と考えられる。この場合、はんだめっき層の中間位置の気泡は浮力により溶融はんだ中を上昇して表面から外部に放出され易いが、下地金属層とはんだめっき層との界面付近では気泡が界面に付着し易いためにボイドとして残存し易く、特に、バンプ電極の外周部に多く発生し易いことを見出した。
本発明では、エッチング工程時に、はんだめっき層の下方の下地金属層をはんだめっき層の横断面の面積よりも投影面積が小さくなるまでエッチングし、はんだめっき層の外周部の下面を下地金属層が存在せず、はんだめっき層と下地金属層との界面がない状態とする。これにより、次のリフロー処理工程においては、はんだめっき層の外周部では、気泡が発生したとしても、界面が存在しないため、浮力により溶融はんだ内を上昇することが自由な状態となり、溶融はんだの表面から外部に放出され易くなる。
本発明のバンプ電極の製造方法において、前記エッチング工程後の前記下地金属層と前記はんだめっき層との界面における前記はんだめっき層側から視た投影面の面積は、前記はんだめっき層の横断面の面積に対する面積減少率が10%以上であるとよい。
はんだめっき層の横断面よりも下地金属層の投影面の面積が小さくなれば、その分、界面が減少するのでボイドを低減することができるが、はんだめっき層に対する面積減少率を10%以上とすることにより、ボイドの低減効果を大きくすることができる。10%未満では、はんだめっき層と下地金属層との界面の面積が大きいため、ボイドの低減効果が小さい。
ただし、面積減少率が大き過ぎると、はんだバンプを支持し得る下地金属層の投影面積に対してはんだめっき層の横断面の面積が相対的に大きくなって、バンプ電極のピッチが大きくなり、半導体デバイスの高密度実装を損なうので、現実的には50%までとするのが好ましい。
ただし、面積減少率が大き過ぎると、はんだバンプを支持し得る下地金属層の投影面積に対してはんだめっき層の横断面の面積が相対的に大きくなって、バンプ電極のピッチが大きくなり、半導体デバイスの高密度実装を損なうので、現実的には50%までとするのが好ましい。
また、本発明のバンプ電極形成用基板は、バンプ電極を形成するためのはんだめっき層を有するバンプ電極形成用基板であって、前記はんだめっき層は、基板表面の下地金属層の上に形成されるとともに、前記下地金属層は、前記はんだめっき層との界面における前記はんだめっき層側から視た投影面の面積が前記はんだめっき層の横断面の面積よりも小さいことを特徴とする。
本発明によれば、はんだめっき層の外周部の下面を下地金属層との界面がない状態とした後にリフロー処理するので、ボイドが残存し易いバンプ電極の外周部のボイドの発生を防止して、接合信頼性の高いバンプ電極を製造することができる。
以下、本発明の実施形態を図面を参照しながら説明する。
図1は本発明の方法が適用されるバンプ電極を示しており、基板1の電極パッド2の上にバンプ電極3が形成されている。
基板1は、シリコンウエハ5の表面に回路層、絶縁層等が形成されたもので、図1には、シリコンウエハ5の表面に電極パッド2が積層され、このパッド2の中央部を除き、シリコンウエハ5の表面に絶縁層6が形成されている。
図1は本発明の方法が適用されるバンプ電極を示しており、基板1の電極パッド2の上にバンプ電極3が形成されている。
基板1は、シリコンウエハ5の表面に回路層、絶縁層等が形成されたもので、図1には、シリコンウエハ5の表面に電極パッド2が積層され、このパッド2の中央部を除き、シリコンウエハ5の表面に絶縁層6が形成されている。
電極パッド2の中央部は絶縁層6が被覆されない状態とされ、この電極パッド2の中央部に下地金属層(Under Bump Metal)7を介してはんだが球状に形成されてなるはんだバンプ8が形成され、バンプ電極3を構成している。下地金属層7は、Ni又はNi合金を使用することも可能であるが、Cu又はCu合金を用いるのが好適であり、中央部が下方に向けて凹状に窪んだ皿状に形成されている。
また、はんだバンプ8となるはんだには、純Snの他、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Ag−Cu合金等のSn系合金が適用される。
また、はんだバンプ8となるはんだには、純Snの他、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Ag−Cu合金等のSn系合金が適用される。
次に、このように構成されたバンプ電極3を基板1の上に製造する方法について図2に示す工程順に説明する。
(レジスト層形成工程)
予め、シリコンウエハ5の表面に電極パッド2及び絶縁層6が形成された基板1を形成し、その表面を覆うようにCu又はCu合金からなる金属層7aを形成しておく。この場合、絶縁層6は電極パッド2の中央部を避けて周縁部のみを覆い、その上に形成される金属層7aが電極パッド2の中央部と接合状態に形成される。
そして、図2(a)に示すように、基板1の金属層7aの上にレジスト層11を形成し、このレジスト層11に露光、現像処理を施すことにより、電極パッド2の上方で金属層7aの上面を露出させた状態に開口部12を形成する。このレジスト層11の開口部12の内径は、得られるバンプ電極3の外径に対応して設定される。
(レジスト層形成工程)
予め、シリコンウエハ5の表面に電極パッド2及び絶縁層6が形成された基板1を形成し、その表面を覆うようにCu又はCu合金からなる金属層7aを形成しておく。この場合、絶縁層6は電極パッド2の中央部を避けて周縁部のみを覆い、その上に形成される金属層7aが電極パッド2の中央部と接合状態に形成される。
そして、図2(a)に示すように、基板1の金属層7aの上にレジスト層11を形成し、このレジスト層11に露光、現像処理を施すことにより、電極パッド2の上方で金属層7aの上面を露出させた状態に開口部12を形成する。このレジスト層11の開口部12の内径は、得られるバンプ電極3の外径に対応して設定される。
(はんだめっき層積層工程)
次に、基板1をめっき槽(図示略)に浸漬し、金属層7aに通電して電解めっき処理にて、電極パッド2の上に金属層7aを介してはんだめっきを施し、図2(b)に示すようにはんだめっき層13により開口部12内を埋めた状態とする。
このはんだめっき層13の形成のために用いられるめっき液は、例えばSn−Ag合金用めっき液では以下の配合とされる。
アルキルスルホン酸;80〜350g/L
Sn2+;40〜95g/L
Ag+;0.1〜3.0g/L
錯化剤;140〜300g/L
添加剤;30〜80ml/L
電解めっき条件としては、めっき槽の浴温を例えば25℃に設定し、3A/dm2の電流密度で、電解量として約120A・minとされる。
次に、基板1をめっき槽(図示略)に浸漬し、金属層7aに通電して電解めっき処理にて、電極パッド2の上に金属層7aを介してはんだめっきを施し、図2(b)に示すようにはんだめっき層13により開口部12内を埋めた状態とする。
このはんだめっき層13の形成のために用いられるめっき液は、例えばSn−Ag合金用めっき液では以下の配合とされる。
アルキルスルホン酸;80〜350g/L
Sn2+;40〜95g/L
Ag+;0.1〜3.0g/L
錯化剤;140〜300g/L
添加剤;30〜80ml/L
電解めっき条件としては、めっき槽の浴温を例えば25℃に設定し、3A/dm2の電流密度で、電解量として約120A・minとされる。
(レジスト層除去工程)
次に、レジスト層剥離液によりレジスト層11を溶解して除去し、図2(c)に示すように、金属層7aの表面及びはんだめっき層13を露出する。
次に、レジスト層剥離液によりレジスト層11を溶解して除去し、図2(c)に示すように、金属層7aの表面及びはんだめっき層13を露出する。
(エッチング工程)
はんだめっき層13の周囲の金属層7aをエッチングにより除去し、はんだめっき層13の下方に図2(d)に示すように下地金属層7を形成する。
このときのエッチング条件は、エッチング液としては過酸化水素とリン酸の混合物として、過酸化水素5質量%以下、リン酸10〜20質量%の水溶液を使用し、液温30℃のエッチング液に所定時間浸漬する。このエッチング条件は、はんだめっき層13の周囲の下地とならない金属層7aの不要部分を除去するだけでなく、はんだめっき層13の外周縁よりも内方位置までエッチングし、はんだめっき層13の外周部直下の部分まで金属層7aを除去できる条件とする。具体的には、図3に拡大して示したように、はんだめっき層13の横断面の面積A1に対して、エッチングにより残る下地金属層7におけるはんだめっき層13側(図3の上方)から視た投影面の面積A2、言い換えればはんだめっき層13と下地金属層7との界面におけるはんだめっき層13側(図3の上方)から視た投影面の面積が、10%以上50%以下の面積減少率となるようにエッチングする。
このエッチング工程により、図2(d)に示すように、下地金属層7の上に、この下地金属層7の外径よりも大きい外径のはんだめっき層13が積層された状態となる。
本発明のバンプ電極形成用基板は、このエッチング工程までの工程により製造されたもので、下地金属層の上にはんだめっき層が形成された状態の基板をいう。
はんだめっき層13の周囲の金属層7aをエッチングにより除去し、はんだめっき層13の下方に図2(d)に示すように下地金属層7を形成する。
このときのエッチング条件は、エッチング液としては過酸化水素とリン酸の混合物として、過酸化水素5質量%以下、リン酸10〜20質量%の水溶液を使用し、液温30℃のエッチング液に所定時間浸漬する。このエッチング条件は、はんだめっき層13の周囲の下地とならない金属層7aの不要部分を除去するだけでなく、はんだめっき層13の外周縁よりも内方位置までエッチングし、はんだめっき層13の外周部直下の部分まで金属層7aを除去できる条件とする。具体的には、図3に拡大して示したように、はんだめっき層13の横断面の面積A1に対して、エッチングにより残る下地金属層7におけるはんだめっき層13側(図3の上方)から視た投影面の面積A2、言い換えればはんだめっき層13と下地金属層7との界面におけるはんだめっき層13側(図3の上方)から視た投影面の面積が、10%以上50%以下の面積減少率となるようにエッチングする。
このエッチング工程により、図2(d)に示すように、下地金属層7の上に、この下地金属層7の外径よりも大きい外径のはんだめっき層13が積層された状態となる。
本発明のバンプ電極形成用基板は、このエッチング工程までの工程により製造されたもので、下地金属層の上にはんだめっき層が形成された状態の基板をいう。
(リフロー処理工程)
次に、はんだめっき層13を溶融させるまで加熱してリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で230℃〜250℃に数十秒間加熱する。
このリフロー処理において、加熱により溶融したはんだが下地金属層7の上で表面張力によりボール状に丸くなり、冷却されることにより、図1に示すようにボール状のまま固化してはんだバンプ8となり、基板1の電極パッド2の上に、下地金属層7表面にはんだバンプ8を形成したバンプ電極3が構成される。
なお、このリフロー処理工程において、リフロー処理温度(230℃〜250℃)に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
次に、はんだめっき層13を溶融させるまで加熱してリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で230℃〜250℃に数十秒間加熱する。
このリフロー処理において、加熱により溶融したはんだが下地金属層7の上で表面張力によりボール状に丸くなり、冷却されることにより、図1に示すようにボール状のまま固化してはんだバンプ8となり、基板1の電極パッド2の上に、下地金属層7表面にはんだバンプ8を形成したバンプ電極3が構成される。
なお、このリフロー処理工程において、リフロー処理温度(230℃〜250℃)に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
このようにして形成されるバンプ電極3は、面積の小さい下地金属層7の上に、外径の大きいはんだバンプ8が球状に形成される。
前述したように下地金属層7の面積A2がはんだめっき層13の横断面の面積A1に対して10%以上50%以下の面積減少率で小さくなるように形成したので、図3に示すように、はんだめっき層13の外周部においては、その直下に下地金属層7との界面が存在しない状態となり、このため、リフロー処理工程中に気泡gが発生したとしても、浮力により上昇することが自由な状態であり、溶融はんだ中を矢印で示すように上昇して表面から外部に放出される。
前述したように下地金属層7の面積A2がはんだめっき層13の横断面の面積A1に対して10%以上50%以下の面積減少率で小さくなるように形成したので、図3に示すように、はんだめっき層13の外周部においては、その直下に下地金属層7との界面が存在しない状態となり、このため、リフロー処理工程中に気泡gが発生したとしても、浮力により上昇することが自由な状態であり、溶融はんだ中を矢印で示すように上昇して表面から外部に放出される。
特にはんだめっき層13の外周部は、はんだめっき層積層工程において、レジスト層11の開口部12の内周面付近であった部分であり、その部分にはんだめっき液が停滞し易いためにめっき液中の成分が偏在するなどの理由により、リフロー処理工程時に気泡が生じ易い傾向にある。
この実施形態の方法では、このはんだめっき層13の外周部の界面を除去するように、下地金属層7の外径をはんだめっき層13の横断面の外径よりも小さく形成するので、はんだめっき層13の外周部におけるボイドの発生を有効に防止することができる。
したがって、ボイドの発生のないバンプ電極3として提供することができ、部品実装において高い接合信頼性を有することができる。
この実施形態の方法では、このはんだめっき層13の外周部の界面を除去するように、下地金属層7の外径をはんだめっき層13の横断面の外径よりも小さく形成するので、はんだめっき層13の外周部におけるボイドの発生を有効に防止することができる。
したがって、ボイドの発生のないバンプ電極3として提供することができ、部品実装において高い接合信頼性を有することができる。
なお、実際の設計に際しては、下地金属層7の外径を、はんだバンプ8を支持し得る大きさに設定し、この下地金属層7の面積が、はんだめっき層13の横断面の面積に対して前述した面積減少率となるように、レジスト層11に所定面積の開口部12を形成する。そして、その開口部12内に必要量のはんだめっき層13を形成するとよい。
この場合、はんだめっき層13は、従来の下地金属層とはんだめっき層とを同じ外径に形成する場合に比べて、同じはんだ量とする場合は、外径が大きく厚さが小さくなる。このため、下地金属層形成のためのエッチング時間は従来よりも多く必要になるが、めっき工程の時間は従来に比べて短縮することができる。
この場合、はんだめっき層13は、従来の下地金属層とはんだめっき層とを同じ外径に形成する場合に比べて、同じはんだ量とする場合は、外径が大きく厚さが小さくなる。このため、下地金属層形成のためのエッチング時間は従来よりも多く必要になるが、めっき工程の時間は従来に比べて短縮することができる。
はんだ合金としてSn−Ag合金、金属層として純Cuを用い、基板表面の金属層の上にレジスト層を形成して、直径110μmの開口部内に電解めっきによって高さ60μmのはんだめっき層を形成した。はんだめっき層形成後にレジスト層を除去し、エッチング液に浸漬することにより、はんだめっき層の周囲の金属層を除去した。エッチング液としては、過酸化水素5質量%以下、リン酸15質量%の混合物を使用した。液温は30℃とした。
下地金属層がはんだめっき層の外径と同じ外径となるまでのエッチング時間は45秒であった。これを比較例とし、下地金属層のはんだめっき層に対する面積減少率が表1の複数のものを本発明例として作製した。そのときの過剰エッチング時間を、比較例を基準にして(比較例を「0」として)、(発明例のエッチング時間−比較例のエッチング時間)として求めた。下地金属層の面積減少率は、中心軸を通る縦断面を走査型電子顕微鏡(SEM)により観察し、下地金属層の外径からエッチング幅を求め、そのエッチング幅で下地金属層の全周がエッチングされているものとして環状のエッチング面積を算出し、(エッチング面積/はんだめっき層の横断面積)により求めた。
下地金属層がはんだめっき層の外径と同じ外径となるまでのエッチング時間は45秒であった。これを比較例とし、下地金属層のはんだめっき層に対する面積減少率が表1の複数のものを本発明例として作製した。そのときの過剰エッチング時間を、比較例を基準にして(比較例を「0」として)、(発明例のエッチング時間−比較例のエッチング時間)として求めた。下地金属層の面積減少率は、中心軸を通る縦断面を走査型電子顕微鏡(SEM)により観察し、下地金属層の外径からエッチング幅を求め、そのエッチング幅で下地金属層の全周がエッチングされているものとして環状のエッチング面積を算出し、(エッチング面積/はんだめっき層の横断面積)により求めた。
エッチング後に、リフロー処理して、エッチング処理条件ごとに100個ずつのバンプ電極を作製した。リフロー工程は窒素雰囲気下で240℃60秒間とした。
得られた試料につき、ボイドの面積率を測定した。
ボイドの面積率は、はんだバンプの横断面を透過X線顕微鏡により観察し、その観察視野内におけるはんだバンプの断面積に対するボイドの断面積の総和の比率として算出した。
これらの結果を表1に示す。ボイドの面積率は、100個のバンプ電極の平均値である。
得られた試料につき、ボイドの面積率を測定した。
ボイドの面積率は、はんだバンプの横断面を透過X線顕微鏡により観察し、その観察視野内におけるはんだバンプの断面積に対するボイドの断面積の総和の比率として算出した。
これらの結果を表1に示す。ボイドの面積率は、100個のバンプ電極の平均値である。
表1に示されるように、エッチング時間を過剰にしてはんだめっき層の横断面の面積よりも下地金属層の面積を減少させることにより、ボイド面積率が小さくなり、ボイド発生の低減に効果があることがわかる。特に、面積減少率が10%以上でボイド低減効果が顕著になる。
図4は、比較例1における下地金属層とはんだバンプとの界面付近の透過X線顕微鏡による断面写真であり、はんだバンプの外周部付近にボイドが残存しているのがわかる。
この実施例により面積減少率が大きいほどボイドの低減効果が大きくなることがわかるが、面積減少率が大きくなり過ぎると、ボイド低減効果には好ましいものの、はんだバンプを支持する下地金属層としてはある程度の面積が必要であることから、相対的にはんだバンプの横断面の面積が大きくなり、バンプ電極としてのピッチが大きくなるので、半導体デバイスの高密度実装には好ましくない。現実的には面積減少率は50%までとするのが好ましい。
図4は、比較例1における下地金属層とはんだバンプとの界面付近の透過X線顕微鏡による断面写真であり、はんだバンプの外周部付近にボイドが残存しているのがわかる。
この実施例により面積減少率が大きいほどボイドの低減効果が大きくなることがわかるが、面積減少率が大きくなり過ぎると、ボイド低減効果には好ましいものの、はんだバンプを支持する下地金属層としてはある程度の面積が必要であることから、相対的にはんだバンプの横断面の面積が大きくなり、バンプ電極としてのピッチが大きくなるので、半導体デバイスの高密度実装には好ましくない。現実的には面積減少率は50%までとするのが好ましい。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
実施形態では、はんだめっき層の横断面が円形のものとしているが、矩形状の他、多角形状等の横断面としてもよく、下地金属層も、投影面の形状が矩形状、多角形状等としてもよい。
実施形態では、はんだめっき層の横断面が円形のものとしているが、矩形状の他、多角形状等の横断面としてもよく、下地金属層も、投影面の形状が矩形状、多角形状等としてもよい。
1 基板
2 電極パッド
3 バンプ電極
5 シリコンウエハ
6 絶縁層
7 下地金属層
8 はんだバンプ
11 レジスト層
12 開口部
13 はんだめっき層
g 気泡
2 電極パッド
3 バンプ電極
5 シリコンウエハ
6 絶縁層
7 下地金属層
8 はんだバンプ
11 レジスト層
12 開口部
13 はんだめっき層
g 気泡
Claims (3)
- 基板上のレジスト層の開口部内に、電解めっきにより、前記開口部内に露出する金属層の表面に積層させてはんだめっき層を形成するめっき工程と、該めっき工程後に前記レジスト層を除去するレジスト層除去工程と、前記レジスト層を除去した後に前記金属層を前記はんだめっき層の外周縁より内方位置までエッチングすることにより、前記はんだめっき層との界面における前記はんだめっき層側から視た投影面の面積が前記はんだめっき層の横断面の面積よりも小さい下地金属層を形成するエッチング工程と、前記下地金属層の上方の前記はんだめっき層を溶融して前記下地金属層の上にはんだバンプを形成するリフロー処理工程とを有することを特徴とするバンプ電極の製造方法。
- 前記エッチング工程後の前記下地金属層と前記はんだめっき層との界面における前記はんだめっき層側から視た投影面の面積は、前記はんだめっき層の横断面の面積に対する減面率が10%以上であることを特徴とする請求項1記載のバンプ電極の製造方法。
- バンプ電極を形成するためのはんだめっき層を有するバンプ電極形成用基板であって、前記はんだめっき層は、基板表面の下地金属層の上に形成されるとともに、前記下地金属層は、前記はんだめっき層との界面における前記はんだめっき層側から視た投影面の面積が前記はんだめっき層の横断面の面積よりも小さいことを特徴とするバンプ電極形成用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014043197A JP2015170661A (ja) | 2014-03-05 | 2014-03-05 | バンプ電極の製造方法及びバンプ電極形成用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014043197A JP2015170661A (ja) | 2014-03-05 | 2014-03-05 | バンプ電極の製造方法及びバンプ電極形成用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015170661A true JP2015170661A (ja) | 2015-09-28 |
Family
ID=54203158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014043197A Pending JP2015170661A (ja) | 2014-03-05 | 2014-03-05 | バンプ電極の製造方法及びバンプ電極形成用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015170661A (ja) |
-
2014
- 2014-03-05 JP JP2014043197A patent/JP2015170661A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6217836B1 (ja) | 核材料および半導体パッケージおよびバンプ電極の形成方法 | |
JP6572673B2 (ja) | 電子装置及び電子装置の製造方法 | |
KR101686312B1 (ko) | 땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법 | |
US8456003B2 (en) | Package substrate capable of controlling the degree of warpage | |
JP5129898B1 (ja) | 電極溶食防止層を有する部品及びその製造方法 | |
JP6015239B2 (ja) | 端子構造、並びにこれを備える半導体素子及びモジュール基板 | |
JP6538596B2 (ja) | 電子部品の製造方法及び電子部品の製造装置 | |
JP6398264B2 (ja) | インターポーザ構造体及び半導体装置の製造方法 | |
JP5079170B1 (ja) | はんだ付け装置及び方法並びに製造された基板及び電子部品 | |
JP2010040691A (ja) | 鉛フリーバンプ形成方法 | |
JPWO2013153674A1 (ja) | はんだ付け装置及び方法並びに製造された基板及び電子部品 | |
JP5659821B2 (ja) | Sn合金バンプの製造方法 | |
KR102258660B1 (ko) | 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법 | |
JP2015170661A (ja) | バンプ電極の製造方法及びバンプ電極形成用基板 | |
JP2015201541A (ja) | バンプ電極の製造方法 | |
JP2016178217A (ja) | バンプ電極の製造方法 | |
JP2014107373A (ja) | はんだバンプの製造方法 | |
JP2014229797A (ja) | バンプ電極の製造方法及びバンプ電極 | |
JP2018046148A (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
JP2015198193A (ja) | はんだバンプ用めっき方法及びバンプ電極の製造方法 | |
JP2016146392A (ja) | バンプ電極の製造方法 | |
US8759210B2 (en) | Control of silver in C4 metallurgy with plating process | |
JP2016184695A (ja) | バンプ電極の製造方法 | |
JP6076698B2 (ja) | 電極溶食防止層を有する部品 | |
JP5577378B2 (ja) | 半田バンプ形成方法 |