JP2015198193A - はんだバンプ用めっき方法及びバンプ電極の製造方法 - Google Patents
はんだバンプ用めっき方法及びバンプ電極の製造方法 Download PDFInfo
- Publication number
- JP2015198193A JP2015198193A JP2014076181A JP2014076181A JP2015198193A JP 2015198193 A JP2015198193 A JP 2015198193A JP 2014076181 A JP2014076181 A JP 2014076181A JP 2014076181 A JP2014076181 A JP 2014076181A JP 2015198193 A JP2015198193 A JP 2015198193A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- layer
- current
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】はんだバンプを電解めっき法によって形成する際の高さばらつきをさらに抑制し、高さの均一性をより向上させる。
【解決手段】基板上に、複数の開口部を有するレジスト層を形成しておき、各開口部に、電解めっきによりはんだめっき層を形成するめっき工程と、めっき工程後に、電解めっき時の電流とは逆方向に電流を流して各開口部のはんだめっき層のうち、厚さが大きいはんだめっき層の一部を溶解して薄くするはんだ溶解工程とを備える。
【選択図】 図1
【解決手段】基板上に、複数の開口部を有するレジスト層を形成しておき、各開口部に、電解めっきによりはんだめっき層を形成するめっき工程と、めっき工程後に、電解めっき時の電流とは逆方向に電流を流して各開口部のはんだめっき層のうち、厚さが大きいはんだめっき層の一部を溶解して薄くするはんだ溶解工程とを備える。
【選択図】 図1
Description
本発明は、半導体デバイスをフリップチップ実装等により基板に接続するために用いられるはんだバンプを電解めっき法で製造する場合の高さばらつきを抑える方法に関する。
近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装としてフリップチップ実装が普及している。このフリップチップ実装において半導体デバイスを接続するために基板に設けられるはんだバンプは、めっき法による場合、基板上に形成されたバンプ形成用下地金属層(Under Bump Metal)に対してはんだをめっきした後、リフロー処理することにより形成される。
この場合、高密度実装のために、はんだバンプの高さを限りなく揃える必要があり、従来では、その高さの制御等のために、例えば、以下の特許文献記載の方法が提案されている。
この場合、高密度実装のために、はんだバンプの高さを限りなく揃える必要があり、従来では、その高さの制御等のために、例えば、以下の特許文献記載の方法が提案されている。
特許文献1には、微細孔にめっきする際に、100Hz〜10KHzのパルス電流を用いて電気めっきを行うことにより、高さばらつき(めっき厚のばらつき)を抑えた柱状のバンプを形成することが開示されている。
特許文献2には、はんだに代わる低融点金属をバンプとする技術として、銀系合金めっき浴を用いて、電流を矩形パルス波または多段矩形波の繰り返しで与えることが開示されており、これにより、異常析出や粒状析出が抑制され、微視的なレベルでの均一かつ平滑な電気めっき被膜が得られると記載されている。
特許文献3には、ボンディングするのに十分な高さと体積を確保するために、マッシュルーム形状にめっきすることが開示されており、めっき時の電流をパルス交互電流にすると、バンプの均一性及び堆積組成の点で有益であると記載されている。
特許文献4には、めっき膜の異常成長を防ぐために、順方向電流が逆方向電流より小さくなる条件のパルス電圧を印加することが開示されている。この場合、順方向電圧が印加される時間は逆方向電圧が印加される時間より長くなるようにすることが記載されている。
特許文献2には、はんだに代わる低融点金属をバンプとする技術として、銀系合金めっき浴を用いて、電流を矩形パルス波または多段矩形波の繰り返しで与えることが開示されており、これにより、異常析出や粒状析出が抑制され、微視的なレベルでの均一かつ平滑な電気めっき被膜が得られると記載されている。
特許文献3には、ボンディングするのに十分な高さと体積を確保するために、マッシュルーム形状にめっきすることが開示されており、めっき時の電流をパルス交互電流にすると、バンプの均一性及び堆積組成の点で有益であると記載されている。
特許文献4には、めっき膜の異常成長を防ぐために、順方向電流が逆方向電流より小さくなる条件のパルス電圧を印加することが開示されている。この場合、順方向電圧が印加される時間は逆方向電圧が印加される時間より長くなるようにすることが記載されている。
本発明は、このような背景の下、はんだバンプを電解めっき法によって形成する際の高さばらつきをさらに抑制し、高さの均一性をより向上させることを目的とする。
本発明のはんだバンプ用めっき方法は、基板上に、複数の開口部を有するレジスト層を形成しておき、各開口部に、電解めっきによりはんだめっき層を形成するめっき工程と、該めっき工程後に、前記電解めっき時の電流とは逆方向に電流を流して前記各開口部のはんだめっき層のうち、厚さが大きいはんだめっき層の一部を溶解して薄くするはんだ溶解工程とを備えることを特徴とする。
めっき工程においては、レジスト層の各開口部の開口面積が異なる場合や、レジスト層の開口部が相互に密接している部分とそうでない部分とが存在する場合等には、めっき高さにばらつきが生じ易い。そこで、はんだ溶解工程にて、電解めっき時の電流とは逆方向に電流を流すことではんだめっき層の一部を溶解する。このとき、はんだめっき層の厚さが大きい箇所(電極に近い箇所)に優先的に電流が流れるため、各開口部のうち、厚さが大きいはんだめっき層が優先的に溶解する。これにより、各開口部内のはんだめっき層は、高さの小さいはんだめっき層に高さが揃えられることになり、その高さばらつきを小さくすることができる。
本発明のはんだバンプ用めっき形成方法において、前記逆方向の電流は矩形パルス電流又は正弦波形電流であるとよい。
はんだ溶解工程においては、はんだめっき層の溶解により、レジスト層の開口部の周辺で溶解したはんだめっきの金属イオン濃度が高くなり、このため、そのはんだめっき層の溶解が妨げられる反面、その状態で連続的に電流を流していると、本来溶解する必要のない、高さの低いはんだめっき層も溶解させてしまうことになる。そこで、矩形パルス電流又は正弦波形電流とすることにより、電流が流れない時間、又は電流が小さいためにはんだめっき層が溶解しない時間を断続的に生じさせることで、はんだめっき層付近の金属イオンをめっき液中に分散させる時間を確保しつつ、高さの大きいはんだめっき層を優先的に溶解することができる。
本発明のはんだバンプ用めっき形成方法において、前記厚さが大きいはんだめっき層は、前記レジスト層の厚さよりも大きい厚さに形成しておくとよい。
厚さが大きいはんだめっき層をレジスト層より厚く形成しておくことにより、その一部を溶解した後に、ほぼ全体をレジスト層の厚さ程度に揃えることができる。
厚さが大きいはんだめっき層をレジスト層より厚く形成しておくことにより、その一部を溶解した後に、ほぼ全体をレジスト層の厚さ程度に揃えることができる。
そして、本発明のバンプ電極の製造方法は、上記のめっき方法によりはんだめっき層を形成し、前記はんだ溶解工程後に前記レジスト層を除去してリフロー処理することにより前記基板上にはんだバンプを形成することを特徴とする。
本発明によれば、めっき工程の後にはんだ溶解工程を設けて、電解めっき時の電流とは逆方向に電流を流すことで、厚さの大きいはんだめっき層の一部を溶解するようにしたので、各開口部内のはんだめっき層の高さが揃えられ、その高さばらつきを小さくすることができる。
以下、本発明の実施形態を図面を参照しながら説明する。
図2(c)が本発明の方法を適用して形成したバンプ電極10を示しており、基板1の複数個所に設けられた各電極パッド2の上にはんだバンプ3がそれぞれ形成されている。
基板1は、シリコンウエハ5の表面に回路層、絶縁層等が形成されたもので、図2(b)には、シリコンウエハ5の表面に電極パッド2が積層され、この電極パッド2の中央部を除き、シリコンウエハ5の表面に絶縁層6が形成されている。
図2(c)が本発明の方法を適用して形成したバンプ電極10を示しており、基板1の複数個所に設けられた各電極パッド2の上にはんだバンプ3がそれぞれ形成されている。
基板1は、シリコンウエハ5の表面に回路層、絶縁層等が形成されたもので、図2(b)には、シリコンウエハ5の表面に電極パッド2が積層され、この電極パッド2の中央部を除き、シリコンウエハ5の表面に絶縁層6が形成されている。
電極パッド2の中央部は絶縁層6が被覆されない状態とされ、この電極パッド2の中央部に下地金属層(Under Bump Metal)7を介してはんだが球状に形成されてなるはんだバンプ3が形成され、バンプ電極10を構成している。下地金属層7は、Ni又はNi合金を使用することも可能であるが、Cu又はCu合金を用いるのが好適であり、中央部が下方に向けて凹状に窪んだ皿状に形成されている。
また、はんだバンプ3となるはんだの材料としては、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Ag−Cu合金等、Snと添加成分からなるSn系合金が好適である。
また、はんだバンプ3となるはんだの材料としては、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Ag−Cu合金等、Snと添加成分からなるSn系合金が好適である。
次に、このように構成されたバンプ電極10を基板1の上に製造する方法について図1及び図2に示す工程順に説明する。
(レジスト層形成工程)
予め、シリコンウエハ5の表面に電極パッド2及び絶縁層6が形成された基板1を形成し、その表面を覆うようにCu又はCu合金からなる金属層7aを形成しておく。この場合、絶縁層6は電極パッド2の中央部を避けて周縁部のみを覆い、その上に形成される金属層7aが電極パッド2の中央部と接合状態に形成される。
そして、図1(a)に示すように、基板1の金属層7aの上にレジスト層11を形成し、このレジスト層11に露光、現像処理を施すことにより、各電極パッド2の上方で金属層7aの上面を露出させた状態に複数の開口部12を形成する。このレジスト層11の各開口部12の内径は、得られるはんだバンプ3の外径に対応して設定される。
(レジスト層形成工程)
予め、シリコンウエハ5の表面に電極パッド2及び絶縁層6が形成された基板1を形成し、その表面を覆うようにCu又はCu合金からなる金属層7aを形成しておく。この場合、絶縁層6は電極パッド2の中央部を避けて周縁部のみを覆い、その上に形成される金属層7aが電極パッド2の中央部と接合状態に形成される。
そして、図1(a)に示すように、基板1の金属層7aの上にレジスト層11を形成し、このレジスト層11に露光、現像処理を施すことにより、各電極パッド2の上方で金属層7aの上面を露出させた状態に複数の開口部12を形成する。このレジスト層11の各開口部12の内径は、得られるはんだバンプ3の外径に対応して設定される。
(めっき工程)
次に、基板1をめっき槽(図示略)に浸漬し、金属層7aに通電して電解めっき処理にて、電極パッド2の上に金属層7aを介してはんだめっきを施す。このとき、図1(a)に示すように、金属層7aにカソード電極Qが接続され、めっき液中に、基板1の上方に基板1と対向するように平板状のアノード電極Pが配置される。そして、図1(b)に示すようにはんだめっき層13により開口部12内を埋めた状態とする。
次に、基板1をめっき槽(図示略)に浸漬し、金属層7aに通電して電解めっき処理にて、電極パッド2の上に金属層7aを介してはんだめっきを施す。このとき、図1(a)に示すように、金属層7aにカソード電極Qが接続され、めっき液中に、基板1の上方に基板1と対向するように平板状のアノード電極Pが配置される。そして、図1(b)に示すようにはんだめっき層13により開口部12内を埋めた状態とする。
このはんだめっき層13の形成のために用いられるめっき液は、例えばSn−Ag合金用めっき液では以下の配合とされる。
遊離酸(例えばアルキルスルホン酸);80〜350g/L
Sn2+;40〜95g/L
Ag+;0.1〜3.0g/L
錯化剤;140〜300g/L
添加剤;30〜80ml/L
電解めっき条件としては、めっき槽の浴温を例えば25℃に設定し、3A/dm2の電流密度で、電解量として約120A・minとされる。
遊離酸(例えばアルキルスルホン酸);80〜350g/L
Sn2+;40〜95g/L
Ag+;0.1〜3.0g/L
錯化剤;140〜300g/L
添加剤;30〜80ml/L
電解めっき条件としては、めっき槽の浴温を例えば25℃に設定し、3A/dm2の電流密度で、電解量として約120A・minとされる。
なお、レジスト層11の各開口部12においてはんだめっき層13の高さのばらつきが生じる場合、その最も高さが大きいはんだめっき層では、レジスト層11の開口部12だけでなく、図1(b)の左側2個のはんだめっき層のように、レジスト層11の上方までめっきし、開口部12の上方に突出した、いわゆるマッシュルーム状に形成しておいてもよい。
(はんだ溶解工程)
次に、めっき工程とは逆方向の電流を流してはんだめっき層13の一部を溶解する。このときの電流は、矩形パルス電流とする。例えば、図3に示すように、電流密度は、めっき工程時の陰極電流密度Aと同じか、その電流密度Aより大きい陽極電流密度Bに設定し、通電と遮断とがそれぞれ0.5sec以下となるパルス時間Cに設定する。
次に、めっき工程とは逆方向の電流を流してはんだめっき層13の一部を溶解する。このときの電流は、矩形パルス電流とする。例えば、図3に示すように、電流密度は、めっき工程時の陰極電流密度Aと同じか、その電流密度Aより大きい陽極電流密度Bに設定し、通電と遮断とがそれぞれ0.5sec以下となるパルス時間Cに設定する。
このような逆方向電流を流すことにより、各開口部12のはんだめっき層13のうち、高さの大きいはんだめっき層(つまりアノード電極Pに近いはんだめっき層であり、図1(b)の左側2個のはんだめっき層)13に優先的に電流が流れて、そのはんだめっき層13の上端部を溶解する。これに対して、高さの小さいはんだめっき層(図1(b)の右側のはんだめっき層)13には相対的に電流が流れにくいため、高さの変化は少ない。これにより、高さが大きいはんだめっき層13の高さが図1(c)に示すように小さくなり、最終的には図2(a)に示すように、高さが低いはんだめっき層13の高さとほぼ揃えられる。
一部のはんだめっき層13を前述したマッシュルーム状に形成しておいた場合は、レジスト層11の上方に突出しているため、その部分に電流が集中し易く、その突出している部分が優先的に溶解される。
一部のはんだめっき層13を前述したマッシュルーム状に形成しておいた場合は、レジスト層11の上方に突出しているため、その部分に電流が集中し易く、その突出している部分が優先的に溶解される。
また、このはんだめっき層13の溶解工程においては、溶解して生じる金属イオン(Sn2+, Ag+)がはんだめっき層13の上面からめっき液内に分散していくことになるが、その分散の速度より溶解速度が大きいと、はんだめっき層13の上面付近のめっき液中の金属イオン濃度が高まり、それにより、はんだめっき層13の上面が高濃度めっき液で覆われた状態となる(図1(c)に二点鎖線で模式的に示した)。このため、そのはんだめっき層13の以降の溶解が妨げられる。一方、その状態で連続的に電流を流していると、本来溶解する必要のない、高さの低いはんだめっき層13も溶解させてしまうことになる。
そこで、本実施形態では矩形パルス電流とすることにより、電流が流れない時間、又は電流が小さいためにはんだめっき層13が溶解しない時間を断続的に生じさせることで、その間に、はんだめっき層13付近の金属イオンをめっき液中に分散させる。このはんだめっき層13の溶解と、その溶解により生じた金属イオンの分散とを交互に生じさせることにより、目標とするはんだめっき層13の溶解を促進させ、高さの大きいはんだめっき層13を優先的に溶解することができる。
(レジスト層除去及びエッチング工程)
はんだ溶解工程により、図2(a)に示すように各開口部12のはんだめっき層13の高さがほぼ揃えられたら、次に、レジスト層剥離液によりレジスト層11を溶解して除去し、金属層7aの表面及び各はんだめっき層13を露出した後、金属層7aの不要部分をエッチングにより除去し、各はんだめっき層13の下方に下地金属層7を形成する。この工程により、図2(b)に示すように、下地金属層7の上にはんだめっき層13が積層された状態に設けられる。
はんだ溶解工程により、図2(a)に示すように各開口部12のはんだめっき層13の高さがほぼ揃えられたら、次に、レジスト層剥離液によりレジスト層11を溶解して除去し、金属層7aの表面及び各はんだめっき層13を露出した後、金属層7aの不要部分をエッチングにより除去し、各はんだめっき層13の下方に下地金属層7を形成する。この工程により、図2(b)に示すように、下地金属層7の上にはんだめっき層13が積層された状態に設けられる。
(リフロー処理工程)
次に、はんだめっき層13を加熱して溶融させるリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で230℃〜250℃に数十秒間加熱する。
このリフロー処理において、加熱により溶融したはんだが下地金属層7の上で表面張力によりボール状に丸くなり、冷却されることにより、図2(c)に示すようにボール状のまま固化してはんだバンプ3となり、基板1の電極パッド2の上に、下地金属層7表面にはんだバンプ3を形成したバンプ電極10が構成される。
なお、このリフロー処理工程において、リフロー処理温度(230℃〜250℃)に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
次に、はんだめっき層13を加熱して溶融させるリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で230℃〜250℃に数十秒間加熱する。
このリフロー処理において、加熱により溶融したはんだが下地金属層7の上で表面張力によりボール状に丸くなり、冷却されることにより、図2(c)に示すようにボール状のまま固化してはんだバンプ3となり、基板1の電極パッド2の上に、下地金属層7表面にはんだバンプ3を形成したバンプ電極10が構成される。
なお、このリフロー処理工程において、リフロー処理温度(230℃〜250℃)に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
このようにして形成されるバンプ電極10は、全体としては下地金属層7の上にはんだバンプ3が球状に形成される。
前述したようにはんだ溶解工程において、高さの大きいはんだめっき層13の一部を溶解し、各開口部12のはんだめっき層13の高さをほぼ揃えた状態としているので、リフロー処理工程において形成されるはんだバンプ3も高さが揃った状態となる。
したがって、このはんだバンプ3を有するバンプ電極10は、はんだバンプ3の高さばらつきが小さいことから、高密度実装に有利である。
前述したようにはんだ溶解工程において、高さの大きいはんだめっき層13の一部を溶解し、各開口部12のはんだめっき層13の高さをほぼ揃えた状態としているので、リフロー処理工程において形成されるはんだバンプ3も高さが揃った状態となる。
したがって、このはんだバンプ3を有するバンプ電極10は、はんだバンプ3の高さばらつきが小さいことから、高密度実装に有利である。
はんだ合金としてSn−Ag合金、下地金属層として純Cuを用い、基板表面の下地金属層の上に、開口部の直径が110μm、厚みが80μmのレジスト層を形成した。このレジスト層の開口部は相互間隔をあけて多数形成し、各開口部に電解めっきによりはんだめっき層を形成した。この場合、その相互間隔を変えることにより、場所によってバンプ密度が異なるように形成し、バンプが密に形成される領域と、疎に形成される領域とを作製した。具体的には、一枚の基板にバンプ密度が20%、5%、1%の領域を作製した。バンプ密度は、基板の単位面積あたりのバンプ形成面積の割合で定義した。
めっき液としては、以下の成分とした。()内の数値はモル濃度を示す。浴温は30℃に設定した。このめっき時の陰極電流密度は8A/cm2とした。
遊離酸;100g/L(1.04)
Sn2+;85g/L(0.72)
Ag+;1.5g/L(0.015)
錯化剤;220g/L(0.22)
添加剤;60ml/L(0.06)
遊離酸;100g/L(1.04)
Sn2+;85g/L(0.72)
Ag+;1.5g/L(0.015)
錯化剤;220g/L(0.22)
添加剤;60ml/L(0.06)
この場合、はんだめっき層の目標高さを70μmとしたものと、75μmの目標高さとしたものの二種類作製した。
その結果、目標高さを70μmとしたものは、開口部の密度にかかわらず、すべてが開口部の上端にまで達しないストレートの柱状のはんだめっき層が形成された。目標高さを75μmとしたものは、バンプ密度が1%の領域において一カ所のみ、マッシュルーム状に形成されたはんだめっき層が確認されたが、他はストレートの柱状であった。
その結果、目標高さを70μmとしたものは、開口部の密度にかかわらず、すべてが開口部の上端にまで達しないストレートの柱状のはんだめっき層が形成された。目標高さを75μmとしたものは、バンプ密度が1%の領域において一カ所のみ、マッシュルーム状に形成されたはんだめっき層が確認されたが、他はストレートの柱状であった。
次に、前述のめっき液に浸漬した状態で、めっき時とは逆方向の電流を流すことにより、はんだめっき層の一部を溶解した。そのときの電流として、パルス間隔及び陽極電流密度を表1の通り変量し、パルス間隔を2秒、0.5秒、0.05秒、陽極電流密度を5A/cm2、8A/cm2、15A/cm2とした。溶解時間は、最も高さが大きいはんだめっき層で高さ10μm溶解される時間とした。比較のため、この逆方向の電流によるはんだめっき層の溶解をしなかったものも作製した(比較例1、比較例2)。
得られた試料につき、窒素雰囲気下で240℃60秒間のリフロー処理工程を経た後、密度の異なる三領域ごとに10個ずつ、デジタルマイクロメータではんだバンプの高さを測定し、測定したはんだバンプの最大高さ、最小高さ、算術平均高さを求め、これらの値から次式により、高さ均一性を算出した。
高さ均一性(%)={(最大高さ−最小高さ)/算術平均高さ}×100
その結果を表1及び表2に示す。表1は目標高さを70μmとした試料であり、表2は目標高さを75μmとした試料である。
高さ均一性(%)={(最大高さ−最小高さ)/算術平均高さ}×100
その結果を表1及び表2に示す。表1は目標高さを70μmとした試料であり、表2は目標高さを75μmとした試料である。
これらの表に示されるように、パルス電流によってはんだめっき層の一部を溶解することにより、はんだバンプの高さばらつきが抑制されることがわかる。特に、発明例4〜10では、高さ均一性の大幅な改善が認められた。
比較例1と発明例1,2を比較すると、はんだ溶解工程を取り入れることにより、高さばらつきが抑制されることがわかる。
また、発明例1,4,5の比較からわかるように、はんだ溶解工程での電流密度が、めっき工程での電流密度と同じか、これより大きいと、高さばらつきが顕著に改善した。これは、溶解時の電流密度がめっき時の電流密度と同じか、これより大きいと、極間距離が短く高さの大きいはんだめっき層に溶解電流が集中し、高さの大きいはんだめっき層が優先的に溶解したためと考えられる。
しかし、発明例2,3の比較より、パルス間隔が2secと長い場合では、はんだ溶解工程での電流密度が大きい場合においても、顕著な改善効果が見られなかった。これは、溶解時間が長いため、優先的に溶解する高さの大きいはんだめっき層だけでなく、高さの小さいはんだめっき層をも溶解してしまい、その結果、高さばらつきを改善する効果が小さくなるものと考えられる。
一方、パルス間隔が0.5sec以下、かつ、はんだ溶解工程での電流密度が、めっき工程での電流密度と同じか、これより大きい場合(発明例4〜10)では、高さ均一性の大幅な改善が認められた。
比較例1と発明例1,2を比較すると、はんだ溶解工程を取り入れることにより、高さばらつきが抑制されることがわかる。
また、発明例1,4,5の比較からわかるように、はんだ溶解工程での電流密度が、めっき工程での電流密度と同じか、これより大きいと、高さばらつきが顕著に改善した。これは、溶解時の電流密度がめっき時の電流密度と同じか、これより大きいと、極間距離が短く高さの大きいはんだめっき層に溶解電流が集中し、高さの大きいはんだめっき層が優先的に溶解したためと考えられる。
しかし、発明例2,3の比較より、パルス間隔が2secと長い場合では、はんだ溶解工程での電流密度が大きい場合においても、顕著な改善効果が見られなかった。これは、溶解時間が長いため、優先的に溶解する高さの大きいはんだめっき層だけでなく、高さの小さいはんだめっき層をも溶解してしまい、その結果、高さばらつきを改善する効果が小さくなるものと考えられる。
一方、パルス間隔が0.5sec以下、かつ、はんだ溶解工程での電流密度が、めっき工程での電流密度と同じか、これより大きい場合(発明例4〜10)では、高さ均一性の大幅な改善が認められた。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
めっき工程において、高さの大きいはんだめっき層を必ずしもマッシュルーム状としなくてもよい。
はんだ溶解工程におけるパルス電流の形状は、実施形態の矩形パルス電流以外にも正弦波形電流とすることも可能である。
また、図3に示す溶解時の陽極電流密度Bの大きさは一定である必要はなく、段階的に変動するステップ形状であってもよい。
めっき工程において、高さの大きいはんだめっき層を必ずしもマッシュルーム状としなくてもよい。
はんだ溶解工程におけるパルス電流の形状は、実施形態の矩形パルス電流以外にも正弦波形電流とすることも可能である。
また、図3に示す溶解時の陽極電流密度Bの大きさは一定である必要はなく、段階的に変動するステップ形状であってもよい。
1…基板
2…電極パッド
3…はんだバンプ
5…シリコンウエハ
6…絶縁層
7…下地金属層
7a…金属層
10…バンプ電極
11…レジスト層
12…開口部
13…はんだめっき層
2…電極パッド
3…はんだバンプ
5…シリコンウエハ
6…絶縁層
7…下地金属層
7a…金属層
10…バンプ電極
11…レジスト層
12…開口部
13…はんだめっき層
Claims (4)
- 基板上に、複数の開口部を有するレジスト層を形成しておき、各開口部に、電解めっきによりはんだめっき層を形成するめっき工程と、該めっき工程後に、前記電解めっき時の電流とは逆方向に電流を流して前記各開口部のはんだめっき層のうち、厚さが大きいはんだめっき層の一部を溶解して薄くするはんだ溶解工程とを備えることを特徴とするはんだバンプ用めっき方法。
- 前記逆方向の電流は矩形パルス電流又は正弦波形電流であることを特徴とする請求項1記載のはんだバンプ用めっき方法。
- 前記厚さが大きいはんだめっき層は、前記レジスト層の厚さよりも大きい厚さに形成しておくことを特徴とする請求項1又は2記載のはんだバンプ用めっき方法。
- 請求項1から3のいずれか一項記載のはんだバンプ用めっき方法によって形成したはんだめっき層に対して、前記はんだ溶解工程後に前記レジスト層を除去してリフロー処理することにより前記基板上にはんだバンプを形成することを特徴とするバンプ電極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014076181A JP2015198193A (ja) | 2014-04-02 | 2014-04-02 | はんだバンプ用めっき方法及びバンプ電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014076181A JP2015198193A (ja) | 2014-04-02 | 2014-04-02 | はんだバンプ用めっき方法及びバンプ電極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015198193A true JP2015198193A (ja) | 2015-11-09 |
Family
ID=54547716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014076181A Pending JP2015198193A (ja) | 2014-04-02 | 2014-04-02 | はんだバンプ用めっき方法及びバンプ電極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015198193A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111883449A (zh) * | 2020-06-18 | 2020-11-03 | 宁波芯健半导体有限公司 | 一种提高电镀凸块高度均匀性的方法 |
-
2014
- 2014-04-02 JP JP2014076181A patent/JP2015198193A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111883449A (zh) * | 2020-06-18 | 2020-11-03 | 宁波芯健半导体有限公司 | 一种提高电镀凸块高度均匀性的方法 |
CN111883449B (zh) * | 2020-06-18 | 2022-04-15 | 宁波芯健半导体有限公司 | 一种提高电镀凸块高度均匀性的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2868778B1 (en) | Method for the electrodeposition of a tin-containing layer | |
JP5808402B2 (ja) | はんだ合金堆積物を基板上に形成する方法 | |
US20120325671A2 (en) | Electroplated lead-free bump deposition | |
CN107017169B (zh) | 导电外部连接器结构、半导体器件及形成方法 | |
EP2868775A2 (en) | Plating bath and method | |
US20060011482A1 (en) | Electrocodeposition of lead free tin alloys | |
US20050092611A1 (en) | Bath and method for high rate copper deposition | |
KR102061026B1 (ko) | 도금 방법 | |
JP2010040691A (ja) | 鉛フリーバンプ形成方法 | |
TWI536472B (zh) | Method for manufacturing tin alloy bumps | |
JP2015198193A (ja) | はんだバンプ用めっき方法及びバンプ電極の製造方法 | |
JP2017188488A (ja) | はんだバンプの製造方法、及び、分散めっき液 | |
RU2600514C1 (ru) | Способ изготовления вертикальных контактных структур на полупроводниковых пластинах или печатных платах | |
JP2009187980A (ja) | 半導体装置の製造方法 | |
JP2015201541A (ja) | バンプ電極の製造方法 | |
JP2016178217A (ja) | バンプ電極の製造方法 | |
JP2016146392A (ja) | バンプ電極の製造方法 | |
JP2016184695A (ja) | バンプ電極の製造方法 | |
JP2014229797A (ja) | バンプ電極の製造方法及びバンプ電極 | |
JP2015170661A (ja) | バンプ電極の製造方法及びバンプ電極形成用基板 | |
KR20040035826A (ko) | 전극이 부착된 양극 어셈블리 | |
JPH06296077A (ja) | はんだ付け装置及びはんだ付け方法 | |
JP2012038752A (ja) | 半導体装置の製造方法 |