JP2016184695A - バンプ電極の製造方法 - Google Patents

バンプ電極の製造方法 Download PDF

Info

Publication number
JP2016184695A
JP2016184695A JP2015064790A JP2015064790A JP2016184695A JP 2016184695 A JP2016184695 A JP 2016184695A JP 2015064790 A JP2015064790 A JP 2015064790A JP 2015064790 A JP2015064790 A JP 2015064790A JP 2016184695 A JP2016184695 A JP 2016184695A
Authority
JP
Japan
Prior art keywords
plating
layer
solder
speed
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015064790A
Other languages
English (en)
Inventor
恭平 峯尾
Kyohei Mineo
恭平 峯尾
琢磨 片瀬
Takuma Katase
琢磨 片瀬
石川 雅之
Masayuki Ishikawa
石川  雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2015064790A priority Critical patent/JP2016184695A/ja
Publication of JP2016184695A publication Critical patent/JP2016184695A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】下地金属層の界面付近での気泡の残存によるボイドの発生を防止して、接合信頼性の高いバンプ電極を製造する。【解決手段】基板上の下地金属層表面に電解めっきによりはんだめっき層を形成するめっき処理工程と、該めっき処理工程後にはんだめっき層を溶融して下地金属層の上にはんだバンプを形成するリフロー処理工程とを有するとともに、めっき処理工程は、下地金属層表面に高速でめっきしてはんだめっき層のうちの下部めっき層を形成する高速めっき処理工程と、該高速めっき処理工程の後に下部めっき層の上に低速でめっきしてはんだめっき層の残りの上部めっき層を形成する低速めっき処理工程とを有し、高速めっき処理工程は、低速めっき処理工程時の電流密度の2倍以上かつ25ASD以下の電流密度で電解めっきして下部めっき層を1μm以上の厚みで形成する。【選択図】 図2

Description

本発明は、半導体デバイスをフリップチップ実装等により基板に接続するために用いられるバンプ電極を製造する方法に関する。
近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装としてフリップチップ実装が普及している。このフリップチップ実装において半導体デバイスを接続するために基板に設けられるバンプ電極は、めっき法による場合、基板上に形成されたバンプ形成用下地金属層(Under Bump Metal)に対してはんだをめっきした後、リフロー処理することにより形成される。
この種のバンプ電極の問題点として、リフロー処理後のバンプの内部にボイドと呼ばれる空隙が形成されることがあり、このボイドが発生していると、接合信頼性低下を招く。
従来、このボイドの発生を防止するために、以下の技術が提案されている。
特許文献1では、電極(下地金属層)の表面に凸部を形成しておき、リフロー工程で気泡が浮力によって凸部の側面に沿って上昇することにより、はんだバンプと電極との界面から気泡を離してボイドの発生を防止すると記載されている。
特許文献2には、先ずはんだバンプを減圧雰囲気中で加熱溶融し、続いて、その減圧雰囲気よりも加圧した加圧雰囲気中で加熱し、次に、その加圧雰囲気を略維持しつつ冷却してはんだバンプを凝固させることが開示されている。これによれば、はんだバンプ中にボイドが存在していても、ボイドの体積は(減圧雰囲気時の圧力)/(加圧雰囲気時の圧力)に収縮するため、実質的にボイドを消滅させることができると記載されている。
特許文献3には、銅を含む電極の上に錫、ニッケルの一方を含む亜鉛拡散防止層を形成し、その上に錫−亜鉛系はんだ合金からなるはんだバンプを形成することが開示されており、亜鉛拡散防止層により亜鉛の拡散を防止して、脆弱な銅−亜鉛金属間化合物層の生成及びボイドの生成を防止すると記載されている。
特許文献4には、溶融はんだ内をボイドが移動して表面に達したときに、リフロー雰囲気を還元雰囲気とすることにより、はんだ表面の酸化膜を除去してボイドを放出することが開示されており、ボイドを内包したままはんだが固化されることを防止すると記載されている。
特開2005−353915号公報 特開平10−163213号公報 特開2001−298051号公報 特開2009−81398号公報
これら特許文献記載の方法は、はんだ層内部の気泡の除去に有効ではあるが、下地金属層との界面付近にわずかに気泡が残存するという問題は依然として残されている。
本発明は、このような事情に鑑みてなされたもので、下地金属層の界面付近での気泡の残存によるボイドの発生を防止して、接合信頼性の高いバンプ電極を製造することを目的とする。
本発明のバンプ電極の製造方法は、基板上の下地金属層表面に電解めっきによりはんだめっき層を形成するめっき処理工程と、該めっき処理工程後に前記はんだめっき層を溶融して前記下地金属層の上にはんだバンプを形成するリフロー処理工程とを有するとともに、前記めっき処理工程は、前記下地金属層表面に高速でめっきして前記はんだめっき層のうちの下部めっき層を形成する高速めっき処理工程と、該高速めっき処理工程の後に前記下部めっき層の上に低速でめっきして前記はんだめっき層の残りの上部めっき層を形成する低速めっき処理工程とを有し、前記高速めっき処理工程は、前記低速めっき処理工程時の電流密度の2倍以上かつ25ASD以下の電流密度で電解めっきして前記下部めっき層を1μm以上の厚みで形成する。
電解めっき処理においては、高い電流密度で電解めっきすると、低い電流密度で電解めっきした場合に比べて、リフロー処理時に大きな気泡が発生し易い。
下地金属層の付近に小さい気泡が発生すると、下地金属層の表面に付着した場合に、離脱しにくいが、本発明においては、下地金属層の表面上に電解めっきする際には高速めっき処理により電流密度を高くすることにより、不純物等を取り込みやすくして、リフロー処理時に発生する気泡を大きくすることができ、気泡に作用する浮力が大きくなるので、気泡を下地金属層の表面に付着させることなく、溶融はんだ内を上昇して表面から外部に放出することができる。
この高速めっき処理ではんだめっき層の全部を形成すると、高さばらつきが大きくなるので、はんだめっき層のうちの下部めっき層を高速めっき処理で形成した後、低速めっき処理に切り替えることで、はんだめっき層の高さばらつきを抑えて、所望の高さのはんだめっき層を形成することができる。
高速めっき処理において、その電流密度が低速めっき処理の電流密度の2倍未満では効果が不十分であり、25ASDを超えると、発生する気泡が多くなり過ぎて、逆にボイドとして残存し易くなるとともに、金属析出も難しくなる。この場合、形成する下部めっき層の厚みが1μm未満では効果が不十分であり、最低1μm以上の厚みが必要である。
なお、低速めっき処理時の電流密度は、めっき金属の種類、めっき液の金属濃度等によって定まる通常のめっき条件を適用すればよい。
本発明のバンプ電極の製造方法において、前記下部めっき層は、前記はんだめっき層の半分以下の厚みで形成するとよい。
前述したように高速めっき処理工程において形成する下部めっき層は、電流密度が高いために高さばらつきが大きくなる傾向にある。このため、最終のはんだめっき層の高さの半分を超えて下部めっき層を形成すると、最終的に得られるはんだめっき層の高さばらつきが大きくなるおそれがあるので、高速めっき処理でははんだめっき層の半分以下の厚さとして、その後の低速めっき処理ではんだめっき層を精度良く形成する。
本発明のバンプ電極の製造方法によれば、高速めっき処理工程により高い電流密度で電解めっきした後、低速めっき処理工程を実施するので、リフロー処理時に下地金属層表面に気泡が発生する場合に、その気泡を大きくして浮力を大きくすることができ、下地金属層表面にボイドが残存することを防止して、接合信頼性の高いバンプ電極を製造することができる。しかも、電解めっき層の上部は低速めっき処理工程でめっきするので、高さのばらつきも抑制して、寸法精度も高いバンプ電極を製造することができる。
本発明の方法が適用されるバンプ電極を示す断面図である。 図1のバンプ電極を形成する工程を(a)〜(d)の順に示した断面図である。
以下、本発明の実施形態を図面を参照しながら説明する。
図1は本発明の方法が適用されるバンプ電極を示しており、基板1の電極パッド2の上にバンプ電極3が形成されている。
基板1は、シリコンウエハ4の表面に回路層、絶縁層等が形成されたもので、図1には、シリコンウエハ4の表面に電極パッド2が積層され、このパッド2の中央部を除き、シリコンウエハ4の表面に絶縁層5が形成されている。
電極パッド2の中央部は絶縁層5が被覆されない状態とされ、この電極パッド2の中央部に下地金属層(Under Bump Metal)6を介してはんだが球状に形成されてなるはんだバンプ10が形成され、バンプ電極3を構成している。下地金属層6は、図示例では、中央部が下方に向けて凹状に窪んだ皿状に形成されているが、その形状は皿状に限定されず、フラットの板状等でもよい。この下地金属層6は、銅又は銅合金を用いるのが好適であるが、ニッケル又はニッケル合金を用いてもよい。
また、はんだバンプ10となるはんだの材料としては、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Ag−Cu合金等、Snと添加成分からなるSn系合金が好適である。
次に、このように構成されたバンプ電極3を基板1の上に製造する方法について図2に示す工程順に説明する。
(銅金属層形成工程)
予め、シリコンウエハ4の表面に電極パッド2及び絶縁層5が形成された基板1を形成し、その表面を覆うように銅又は銅合金からなる金属層6aを形成しておく。この場合、絶縁層5は電極パッド2の中央部を避けて周縁部のみを覆い、その上に形成される金属層6aが電極パッド2の中央部と接合状態に形成される。この金属層6aは一般にはスパッタリングにより形成される。
(レジスト層形成工程)
次に、図2(a)に示すように、基板1の金属層6aの上にレジスト層11を形成し、このレジスト層11に露光、現像処理を施すことにより、電極パッド2の上方で金属層6aの上面を露出させた状態に開口部(パターン部)12を形成する。このレジスト層11の開口部12の内径は、得られるバンプ電極3の外径に対応して設定される。
(めっき処理工程)
次に、基板1をはんだめっき槽(図示略)に浸漬し、金属層6aに通電して電解めっき処理にて、電極パッド2の上の金属層6aの上にはんだめっきを施す。
このめっき処理工程で用いられるめっき液は、例えばSn−Ag合金用めっき液では以下の配合とされる。浴温は例えば30℃に設定される。
遊離酸(例えばアルキルスルホン酸);80〜350g/L
Sn2+;40〜95g/L
Ag;0.1〜3.0g/L
錯化剤;140〜300g/L
添加剤;30〜80ml/L
このめっき処理工程は、電解条件の異なる二工程によって行われる。すなわち、最初に通常よりも高い電流密度(単位面積当たりの電流)でめっきする高速めっき処理工程、次に、通常の電流密度でめっきする低速めっき処理工程の順であり、最終的に得られるはんだめっき層13に対して、高速めっき処理工程において下部めっき層13aが形成され、低速めっき処理工程において下部めっき層13aの上に上部めっき層13bが形成される。
高速めっき処理工程
この高速めっき処理工程においては、図2(b)に示すように、金属層6aの上に、通常のめっき処理工程における電流密度よりも高い電流密度ではんだめっき層13のうちの下部めっき層13aを形成する。電流密度は、通常のめっき処理の場合の電流密度の2倍以上かつ25ASD(A/dm)以下とされる。
低い電流密度で電解めっきする場合は、結晶は緩やかで大きく成長して堆積していくが、高い電流密度で電解めっきすると、低い電流密度で電解めっきした場合に比べて、金属イオンの放電速度が速く、結晶核の発生が優先することから微細な結晶が得られる。しかし、電流密度が高すぎると、金属の析出と並行して水素発生反応が進行するため、電極界面の溶液のpHが上昇し、正常な金属皮膜が得られなくなる。このため、結晶の成長に伴い、めっき液中の不純物等を巻き込み易く、この不純物等を巻き込んだ状態で堆積する。この巻き込まれた不純物等が後のリフロー処理工程中にガス化して気泡となる。
この高速めっき処理工程においては、通常のめっき処理工程よりも電流密度を高くすることで、結晶の成長を通常より速くして、不純物等を巻き込み易くし、後のリフロー処理工程において発生する気泡を大きくする効果がある。ただし、この電流密度を高くしてリフロー処理時の気泡を大きくする効果は、めっき厚みが1μm未満では十分に効果が発揮できない。このため、高速めっき処理工程で形成する下部めっき層13aの厚みは最低1μm以上必要である。
一方、電流密度を高くし過ぎると、析出反応が不均一になり易いので、めっき高さにばらつきが生じ易い。このため、高速めっき処理工程で形成される下部めっき層13aの厚みは、目標とするはんだめっき層13の高さの半分以下とするのが好ましい。
低速めっき処理工程
高速めっき処理工程により、所定の厚さの下部めっき層13aを形成した後、電流密度を通常の大きさに減少して、通常のめっき速度でめっき処理を行い、図2(c)に示すように、下部めっき層13aの上に上部めっき層13bを形成する。この低速めっき処理工程における電流密度は、例えば3A/dm〜8A/dmとされる。
この低速めっき処理工程では、通常の低い電流密度で結晶を緩やかに成長させ、緻密なめっき層に成長させる。このため、後のリフロー処理工程においてボイドとなる気泡の核(不純物等)が取り込まれることが少なく、また、最終的なはんだめっき層13の目標高さに制御し易い。
(レジスト層除去及びエッチング工程)
次に、図2(d)に示すように、レジスト層剥離液によりレジスト層11を溶解して除去し、はんだめっき層13を露出した後、レジスト層11に覆われていた金属層6aの不要部分をエッチングにより除去し、はんだめっき層13の下方に下地金属層6を形成する。
(リフロー処理工程)
次に、はんだめっき層13を加熱して溶融させるリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で230℃〜250℃に数十秒間加熱する。
このリフロー処理により、はんだめっき層13が溶融し、その溶融はんだは表面張力によりボール状に丸くなり、次いで冷却されることにより、ボール状のまま固化する。
前述したように、はんだめっき層13が、高速めっき処理工程で形成した下部めっき層13aの上に低速めっき処理工程で形成した上部めっき層13bを積層した二層構造とされており、このリフロー処理によりはんだめっき層13中に取り込まれた不純物等が核になって気泡が発生し易い。このとき、下部めっき層13aにおいては、比較的多くの不純物等が取り込まれているため、発生する気泡が大きく、このため、浮力が大きく作用し、下地金属層6の界面付近にとどまることなく溶融はんだ中を上昇して表面から外部に放出される。径の小さい気泡も発生する場合があるが、径が大きい気泡に吸着されるように凝集され、一体となって溶融はんだ中を上昇して外部に放出される。このため、気泡が残存することが防止され、ボイドのない高品質のはんだバンプ10を形成することができる。
前述の高速めっき処理における電流密度が通常のめっき処理の場合の電流密度の2倍未満であった場合には、このリフロー処理工程における気泡を大きくする効果が不十分で、ボイドが残存するおそれがある。また、25ASD(A/dm)を超えると、発生する気泡が多くなり過ぎて、逆にボイドとして残存し易くなり、また水素が多量に発生して、金属析出も難しくなる。
なお、上部めっき層13b中でも気泡が発生する可能性があるが、溶融はんだの高さの途中位置での気泡発生となるため、そのまま溶融はんだ中を上昇して外部に放出され、内部に残存することは防止される。
このリフロー処理工程を経ることにより、図1に示すように、基板1の電極パッド2の上に、下地金属層6表面にはんだバンプ10を形成したバンプ電極3が構成される。
なお、このリフロー処理工程において、リフロー処理温度(230℃〜250℃)に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
このようにして形成されるバンプ電極3は、下地金属層6の上にはんだバンプ10が球状に形成される。
前述したようにリフロー処理工程において下地金属層6の界面付近での気泡の残存が抑制されているので、ボイドの発生のないはんだバンプ10が形成され、部品実装において高い接合信頼性を有することができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、例えば、低速めっき処理工程時の電流密度を、めっき金属の種類、めっき液の金属濃度等によって定まる通常の電流密度以下に設定することも可能である。
はんだ合金として錫銀(Sn−Ag)合金を用い、純銅からなる金属層の上に有機膜で形成したレジスト層を形成し、レジスト層の開口部(パターン部)内に電解めっきによりはんだめっきを施すことで直径110μmの開口部内に高さ40μmのはんだめっき層を形成した。その際、通常速度のめっき処理の前に高速めっき処理にて下部めっき層を形成し、その上に低速めっき処理にて上部めっき層を形成した。そのときの条件は表1及び表2に示す通りである。
表1は、めっき液中の金属濃度(錫イオン濃度+銀イオン濃度)を50g/Lとしたもの、表2は、金属濃度を80g/Lとしたものである。
表1中、速度比は、高速めっき処理と低速めっき処理との電流密度の比であり、(高速めっき処理速度/低速めっき処理速度)により算出した。高さ比は、全めっき層高さに対する下部めっき層高さの比であり、(下部めっき層高さ/全めっき層高さ)で算出される。
次にレジストを剥離した後、下地とならない不要な部分の銅金属層をエッチングによって除去し、直径110μmの下地金属層の上に高さ40μmのはんだめっき層を露出させた。リフロー処理工程は窒素雰囲気下で240℃×60秒間とした。
参考として、はんだめっき層のすべての高さ分を通常の電流密度でめっきしたものについても作製した。
このはんだめっき処理において、平均ボイド面積率、高さばらつきを測定した。
ボイドの面積率は、リフロー処理後のはんだバンプの横断面を観察し、その観察視野内におけるはんだバンプの断面積に対するボイドの断面積の総和の比率として算出した。ボイドの面積率は、100個のバンプ電極の平均値である。
高さばらつきは、リフロー処理する前のはんだめっき層について測定しており、はんだめっき処理後にレジストを剥離し、全はんだめっき層の高さを測定することにより、以下の計算式で算出した。100個のはんだめっき層について測定した。式中、Rは高さ測定値における最大値と最小値の差(最大値−最小値)、Aveは高さ測定値の平均値である。
高さばらつき(%)=100×R/(2×Ave)
これらの結果を表1及び表2に示す。
Figure 2016184695
Figure 2016184695
これらの結果に示されるように、はんだめっき処理を高速めっき処理工程と低速めっき処理工程とに分け、高速めっき処理工程において、低速めっき処理工程時の電流密度の2倍以上かつ25ASD以下の電流密度で電解めっきして下部めっき層を形成してから、その上に低速めっき処理を施すことにより、ボイドの発生を低減することができる。ただし、最終のはんだめっき層の高さの半分以上の厚みで高速めっき処理を行うと、高さばらつきが大きくなるので、特に精密部品のはんだバンプを形成する場合は、高速めっき処理にて形成される下部めっき層の厚みを最終のはんだめっき層の高さの半分以下に設定するのが好ましい。
1 基板
2 電極パッド
3 バンプ電極
4 シリコンウエハ
5 絶縁層
6 下地金属層
6a 銅金属層
10 はんだバンプ
11 レジスト層
12 開口部
13 はんだめっき層

Claims (2)

  1. 基板上の下地金属層表面に電解めっきによりはんだめっき層を形成するめっき処理工程と、該めっき処理工程後に前記はんだめっき層を溶融して前記下地金属層の上にはんだバンプを形成するリフロー処理工程とを有するとともに、前記めっき処理工程は、前記下地金属層表面に高速でめっきして前記はんだめっき層のうちの下部めっき層を形成する高速めっき処理工程と、該高速めっき処理工程の後に前記下部めっき層の上に低速でめっきして前記はんだめっき層の残りの上部めっき層を形成する低速めっき処理工程とを有し、前記高速めっき処理工程は、前記低速めっき処理工程時の電流密度の2倍以上かつ25ASD以下の電流密度で電解めっきして前記下部めっき層を1μm以上の厚みで形成することを特徴とするバンプ電極の製造方法。
  2. 前記下部めっき層は、前記はんだめっき層の半分以下の厚みで形成することを特徴とする請求項1記載のバンプ電極の製造方法。



JP2015064790A 2015-03-26 2015-03-26 バンプ電極の製造方法 Pending JP2016184695A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015064790A JP2016184695A (ja) 2015-03-26 2015-03-26 バンプ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015064790A JP2016184695A (ja) 2015-03-26 2015-03-26 バンプ電極の製造方法

Publications (1)

Publication Number Publication Date
JP2016184695A true JP2016184695A (ja) 2016-10-20

Family

ID=57243334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015064790A Pending JP2016184695A (ja) 2015-03-26 2015-03-26 バンプ電極の製造方法

Country Status (1)

Country Link
JP (1) JP2016184695A (ja)

Similar Documents

Publication Publication Date Title
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
KR100975652B1 (ko) 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
WO2014020751A1 (ja) 電極溶食防止層を有する部品及びその製造方法
JP2009206334A (ja) 電子部品の製造方法
JP2010040691A (ja) 鉛フリーバンプ形成方法
US8822326B2 (en) Method for manufacturing Sn alloy bump
JPWO2013157064A1 (ja) はんだ付け装置及び方法並びに製造された基板及び電子部品
JP4654895B2 (ja) 鉛フリーめっき皮膜の形成方法
JP2016184695A (ja) バンプ電極の製造方法
JP2016178217A (ja) バンプ電極の製造方法
JP2019081934A (ja) アルミニウム箔及びそれを用いた電子部品配線基板、並びにそれらの製造方法
KR101447505B1 (ko) 커켄달 보이드의 생성 억제 효과가 우수한 치아조직을 갖는 솔더 접합 구조 및 그 제조 방법
US20080314742A1 (en) Electrolytic ni plating apparatus and method of manufacturing semiconductor device
JP2015201541A (ja) バンプ電極の製造方法
JP2005029826A (ja) 電子部品用銅合金箔の製造方法
JP2015198193A (ja) はんだバンプ用めっき方法及びバンプ電極の製造方法
JP3434258B2 (ja) 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ
TW201304642A (zh) 製造印刷電路板之方法
JP3777222B2 (ja) 微小金属球のハンダめっき法
TW202134444A (zh) 焊料製品之製造方法、焊料、焊接部件、焊料製品、印刷線路板、印刷電路板、線材、焊接製品、可撓印刷電路板、電子部件、錫成品之製造方法、錫半成品之製造方法、錫成品、錫半成品及導電構件
JP2014229797A (ja) バンプ電極の製造方法及びバンプ電極
JP2015170661A (ja) バンプ電極の製造方法及びバンプ電極形成用基板
JP2016146392A (ja) バンプ電極の製造方法
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates