JP2015142249A - 発振器 - Google Patents

Abstract

【課題】チップ内に集積化可能な水晶未使用の基準発振器において、プロセスバラツキに対して出力周波数を自律的に安定化すること。【解決手段】電圧補正帰還ループＲ１において、発振器１から発振する発振信号の振幅を一定に保つように制御し、傾斜補正帰還ループＲ２において、その発振信号の波形の傾斜を一定に保つように制御する。【選択図】図１

Description

本発明は、クロック信号など、電子回路の動作の基準信号を発振する技術に関する。

装置や回路の基準周波数源として基準発振器が用いられる。例えば水晶振動子を用いた水晶発振器が一般的である。しかし、集積回路との材料の違いにより水晶を集積回路と同一チップ内に集積化することは難しい。そこで、水晶を使用せずにチップ内に集積化可能な基準発振器が求められている。

このような基準発振器の従来例を図９乃至図１１に示す。図９は、従来の基準発振器のブロックダイアグラムである。図１０は、図９に示した基準発振器の回路図である。図１１は、図１０に示した各ポイントＡ〜Ｅの電圧波形を示す図である。従来の基準発振器は、出力周波数の温度依存性や電源電圧依存性をキャンセルするため、発振器１から出力する出力信号のＤＣレベルを一定に保つように帰還制御を行っている。具体的には、発振器１からの帰還制御により各電圧比較器３，１１ａ，１１ｂに入力する電圧を積分器２で調整することにより、周波数変動を起こす遅延の変動を補償している。

Y. Tokunaga、外３名、"An On-Chip CMOS Relaxation Oscillator with Power Averaging Feedback Using a Reference Proportional to Supply Voltage"、IEEE International Solid-State Circuits Conference、Digest of Technical Papers、2009年2月、p.404-405 上野 憲一、外２名、"周波数同期技術を用いたオンチップCMOS参照クロック源回路"、電子情報通信学会、集積回路研究会、2009年10月、p.159-164

前述した従来の基準発振器の場合、出力周波数を与える式は下記の式（１）で表される（非特許文献１，２）。

式（１）から分かるように、出力周波数は抵抗Ｒや容量Ｃなどプロセス毎に変動する素子の影響を受けてしまう。ゆえに、チップ内に集積化された従来の基準発振器では、出力周波数のプロセスバラツキに対してマニュアル調整が必要であった。

本発明は、上記事情を鑑みてなされたものであり、チップ内に集積化可能な水晶未使用の基準発振器において、プロセスバラツキに対して出力周波数を自律的に安定化することを目的とする。

上記課題を解決するため、請求項１に記載の発振器は、蓄電素子を定電流で充放電することにより鋸波の信号を発振する発振部と、前記発振された発振信号の振幅を一定に保つ第１の補正部と、前記発振された発振信号の波形の傾斜を一定に保つ第２の補正部と、を有することを要旨とする。

本発明によれば、発振部から発振された鋸波の発振信号の振幅を一定に保つように制御し、その発振信号の波形の傾斜を一定に保つように制御するため、チップ内に集積化可能な水晶未使用の基準発振器においてプロセスバラツキに対して出力周波数を自律的に安定化することができる。

請求項２に記載の発振器は、請求項１に記載の発振器において、前記第２の補正部は、前記発振信号の電圧を微分した電圧を用いて前記定電流の大きさを制御することを要旨とする。

請求項３に記載の発振器は、請求項１に記載の発振器において、前記第２の補正部は、前記発振信号の電圧を微分した電圧を用いて前記蓄電素子に充電される電圧量を制御することを要旨とする。

請求項４に記載の発振器は、請求項２又は３に記載の発振器において、前記第２の補正部は、前記微分を行う微分器の蓄電素子に前記発振信号の波形が不連続なタイミングで電圧を印加することを要旨とする。

請求項５に記載の発振器は、請求項４に記載の発振器において、前記発振部は、ラッチ回路から出力される２つの電圧の交互の高低変化に基づいて前記発振信号の各パルスを交互に生成し、前記第２の補正部は、前記２つの電圧を用いて前記印加するタイミングを制御することを要旨とする。

請求項６に記載の発振器は、請求項１乃至５のいずれかに記載の発振器において、前記第２の補正部は、前記発振信号の電圧を微分した電圧に矩形波を乗算した電圧を用いて前記鋸波信号の波形を三角波にすることを要旨とする。

請求項７に記載の発振器は、請求項１乃至６のいずれかに記載の発振器において、前記第１の補正部は、前記発振信号の電圧を積分した電圧を用いて前記発振信号の電圧を一定に制御することを要旨とする。

本発明によれば、チップ内に集積化可能な水晶未使用の基準発振器において、プロセスバラツキに対して出力周波数を自律的に安定化することができる。

第１の実施の形態に係る基準発振器のブロックダイアグラムである。 図１に示した基準発振器の回路図である。 図２に示した各ポイントＡ〜Ｅの電圧波形を示す図である。 図１に示した基準発振器の詳細回路図である。 第１の実施の形態に係る微分器の変形例である。 図５の微分器を用いた基準発振器の詳細回路図である。 第１の実施の形態に係る基準発振器の変形例である。 第２の実施の形態に係る基準発振器のブロックダイアグラムである。 従来の基準発振器のブロックダイアグラムである。 図９に示した基準発振器の回路図である。 図１０に示した各ポイントＡ〜Ｅの電圧波形を示す図である。

以下、本発明を実施する一実施の形態について図面を用いて説明する。

〔第１の実施の形態〕
図１は、第１の実施の形態に係る基準発振器のブロックダイアグラムである。この基準発振器は、２つの帰還ループＲ１，Ｒ２を用いて基準発振器から出力される鋸波信号（発振信号）の周波数を安定化させる。電圧補正帰還ループＲ１では鋸波信号の振幅を一定にし、傾斜補正帰還ループＲ２では鋸波信号の傾斜を一定にする。これらの帰還ループＲ１，Ｒ２を組み合わせることにより、基準発振器から出力される出力周波数の安定化を実現する。

図２は、図１に示した基準発振器の回路図である。図３は、図２に示した各ポイントＡ〜Ｅの電圧波形を示す図である。この基準発振器は３つのブロック部で構成される。１つ目は、発振ブロック部である。発振器１で構成され、電圧比較器１１ａ，１１ｂと、コンデンサ（キャパシタ）１２ａ，１２ｂと、電圧制御電流源１３ａ，１３ｂと、ＳＲラッチ１４と、を備える。ＳＲラッチ１４で６つのスイッチＳＷ１〜ＳＷ６をそれぞれ制御し、電圧制御電流源１３ａ，１３ｂからの定電流でコンデンサ１２ａ，１２ｂを充放電することにより、長鎖線で囲まれた左右の各ブロックから１パルス分の鋸波を交互のタイミングでそれぞれ生成し、時間方向で連続させた鋸波信号を発振する。

２つ目は、電圧補正帰還ブロック部である。電圧補正帰還ループＲ１は、積分器２と、電圧比較器３と、を備えて構成される。発振器１から出力された鋸波信号を積分することにより定常偏差をゼロにする。そして、積分後の電圧と参照電圧Ｖ_ｒｅｆ１との比較結果に基づく電圧を閾値電圧Ｖ_ｃｍｐとし、発振器１の各電圧比較器１１ａ，１１ｂの＋入力端子に入力する。各電圧比較器１１ａ，１１ｂは当該閾値電圧Ｖ_ｃｍｐを用いて電圧比較処理を行うため、発振器１から出力される鋸波信号の電圧レベルを一定にする。

３つ目は、傾斜補正帰還ブロック部である。傾斜補正帰還ループＲ２は、微分器４と、電圧比較器５と、積分器６と、を備えて構成される。発振器１から出力された鋸波信号を微分し、微分後の電圧と参照電圧Ｖ_ｒｅｆ２との比較結果に基づく電圧を誤差電圧Ｖ_ｅｒｒとし、その誤差電圧Ｖ_ｅｒｒを積分した電圧を用いて発振器１の各電圧制御電流源１３ａ，１３ｂから出力される電流量を調整する。

以上が基準発振器の機能である。なお、これら３つのブロック部を構成する各構成要素の配置・接続関係については図面に示す通りであり、その説明は省略する。

続いて、本基準発振器の動作について説明する。発振器１のＳＲラッチ１４にリセット信号が入力され、そのＳＲラッチ１４の出力Ｑが低電位、出力Ｑｂが高電位にセットされると、スイッチＳＷ１，ＳＷ４，ＳＷ６がオフとなり、スイッチＳＷ２，ＳＷ３，ＳＷ５がオンとなり、発振器１から発振が開始される。この結果、コンデンサ１２ａに電圧制御電流源１３ａから充電され、その容量Ｃ_ＯＳＣ１の電圧が直線的に上昇する。その一方で、コンデンサ１２ｂは放電し、その容量Ｃ_ＯＳＣ２の電圧はグランド電位と同電位になる。なお、ＯＳＣとは、ｏｓｃｉｌｌａｔｏｒ（発振器）の略である。

その後、容量Ｃ_ＯＳＣ１の電圧が閾値電圧Ｖ_ｃｍｐより大きくなった場合、電圧比較器１１ａの出力電圧が高電位から低電位に変化する。これにより、ＳＲラッチ１４の出力Ｑが高電位、出力Ｑｂが低電位にセットされ、スイッチＳＷ２，ＳＷ３，ＳＷ５がオフ、スイッチＳＷ１，ＳＷ４，ＳＷ６がオンとなる。この後、容量Ｃ_ＯＳＣ１の電圧はグランド電位と同電位になり、コンデンサ１２ｂに電圧制御電流源１３ｂから充電される。その後、容量Ｃ_ＯＳＣ２の電圧が閾値電圧Ｖ_ｃｍｐを超えると、電圧比較器１１ｂの出力電圧が低電位から高電位に変化する。これらの一連動作により、発振のサイクルが無限に繰り返される。

その後、電圧補正帰還ループＲ１において、スイッチＳＷ５とスイッチＳＷ６の間から出力された電圧電位が積分器２で積分され、積分した結果の直流成分と参照電圧Ｖ_ｒｅｆ１とが電圧比較器３で比較され、その比較結果に基づく電圧が閾値電圧Ｖ_ｃｍｐとして発振器１の各電圧比較器１１ａ，１１ｂに入力される。各電圧比較器１１ａ，１１ｂは、電圧補正帰還ループＲ１で調整された一定の閾値電圧Ｖ_ｃｍｐを用いて電位上昇中の鋸波信号の電圧値と比較するため、回路の遅延変動の原因となる温度や電源電圧の変動に鈍感になると共に、発振される鋸波信号の振幅が一定になる。

また、傾斜補正帰還ループＲ２において、スイッチＳＷ５とスイッチＳＷ６の間から出力された電圧電位が微分器４で微分され、鋸波の傾斜と比例した直流成分が生成される。そして、この直流成分の電圧と参照電圧Ｖ_ｒｅｆ２とが電圧比較器５で比較され、その比較結果に基づく誤差電圧Ｖ_ｅｒｒを積分器６で積分した電圧を用いて各電圧制御電流源１３ａ，１３ｂの電流Ｉ_ＯＳＣが調整される。これにより、鋸波の傾斜（＝電圧制御電流源１３の電流Ｉ_ＯＳＣ÷コンデンサ１２の容量Ｃ_ＯＳＣ）が一定になる。

本実施の形態に係る基準発振器の場合、鋸波信号の出力周波数ｆ_ｏｕｔを与える式は下記の式（２）で表される。

前述したように電圧補正帰還ループＲ１によりＶ_ｃｍｐが一定となり、更に傾斜補正帰還ループＲ２によりＩ_ＯＳＣ／Ｃ_ＯＳＣが一定となるため、式（２）から、出力周波数ｆ_ｏｕｔは一定となることが分かる。

図４は、図１に示した基準発振器の詳細回路図である。スイッチＳＷ１，ＳＷ２をＮＭＯＳトランジスタで構成し、スイッチＳＷ３，ＳＷ４をＰＭＯＳトランジスタで構成している。そして、スイッチＳＷ５，ＳＷ６をトランスファーゲートで構成している。

また、電圧制御電流源１３ａ，１３ｂをＰＭＯＳカレントミラーとＮＭＯＳトランジスタＭ_ｃと抵抗素子で構成している。これらの電圧制御電流源１３ａ，１３ｂから出力する電流は、ＮＭＯＳトランジスタＭ_ｃのゲート電極に入力される傾斜補正帰還ループＲ２からの電圧で制御されるため、鋸波信号における鋸波の傾斜を制御できる。

また、ユニティゲインバッファＵＢを介してスイッチＳＷ５とスイッチＳＷ６との間の電位を電圧補正帰還ループＲ１と傾斜補正帰還ループＲ２に出力するようにしている。これにより、各帰還ループＲ１，Ｒ２の帰還電流による出力周波数の変動などの寄生的な影響をキャンセルしている。

また、電圧補正帰還ループＲ１の積分器２と傾斜補正帰還ループＲ２の微分器４および積分器６をオペアンプで構成している。特に傾斜補正帰還ループＲ２の次数を上げて参照電圧Ｖ_ｒｅｆ２と傾斜のエラーをゼロにするため、積分器６を２段構成にしている。

〔変形例１〕
図５は、第１の実施の形態に係る微分器４の変形例である。本変形例では、Ｖ_{ｏｕｔｐｕｔ}から出力される不要なインパルス信号を低減するようにしている。このパルス信号は、Ｖ_{ｉｎｐｕｔ}に入力される発振信号の滑らかでない不連続な点で生じる。そこで、変形後の微分器４では、同図の下段に示すようにＮＭＯＳトランジスタＭ_ｉを介して参照電圧Ｖ_ｒｅｆ２の電気線路と微分器４を成すコンデンサの出力側の電気線路との間を接続する。そして、発振信号の不連続なタイミングにおいて、ＮＭＯＳトランジスタＭ_ｉのゲート電極に電圧Ｖ_ＤＤを印加し、上記コンデンサの容量Ｃ_Ｄｉｆｆを例えば参照電圧Ｖ_ｒｅｆ２でプリチャージすることにより、不要なインパルス信号の影響を低減するようにしている。

〔変形例２〕
図６は、変形例１の微分器４を用いた基準発振器の詳細回路図である。本基準発振器では、変形例１で説明した微分器４を使用し、ＮＭＯＳトランジスタＭ_ｉのゲート電極に対して、発振信号の不連続なポイントで電圧を印加するマスク信号生成回路７を接続している。マスク信号生成回路７は、ＳＲラッチ１４における出力Ｑの電圧Ｖ_ｏ１と出力Ｑｂの電圧Ｖ_ｏ２を用いて、発振信号の不連続なポイントで電圧の出力タイミングが制御されるマスク信号Ｖ_ｍａｓｋを生成する。具体的には、Ｖ_ｏ２を遅延させた信号とＶ_ｏ１との排他的論理和をとることによりＶ_ｍａｓｋを生成し、そのＶ_ｍａｓｋの電圧をＮＭＯＳトランジスタＭ_ｉのゲート電極に印加することで、微分器４のコンデンサの容量Ｃ_Ｄｉｆｆを参照電圧Ｖ_ｒｅｆ２でプリチャージする。なお、マスク信号生成回路７は抵抗素子等で構成され、図５に示したような発振信号の不連続な点で電圧を出力できればよい。

〔変形例３〕
図７は、第１の実施の形態に係る基準発振器の変形例である。これまでは、電圧制御電流源１３ａ，１３ｂからの電流量を調整して発振信号の傾斜を制御していた。一方、本変形例では、傾斜補正帰還ループＲ２から出力される電圧をコンデンサ１２ａ，１２ｂに供給し、その容量Ｃ_ＯＳＣを調整することにより発振信号の傾斜を制御する。本構成により、電圧制御電流源１３ａ，１３ｂの回路構成がシンプルになり、各電流源での消費電力を低減することができる。

〔第２の実施の形態〕
図８は、第２の実施の形態に係る基準発振器のブロックダイアグラムである。第１の実施の形態と同様に電圧補正帰還ループＲ１と傾斜補正帰還ループＲ２を用いているが、正と負の傾斜を持つ三角波信号を発振信号としている。本実施の形態では、この発振信号の傾斜の絶対値を用いて帰還するため、第１の実施の形態の基準発振器を成す微分器４と電圧比較器５との間に乗算器８を挿入し、その乗算器８で矩形波Φ_ｉｎと微分器４の出力とを乗算し、三角波の傾斜が負の時に正負の符号を反転させる処理を追加している。なお、前述の各変形例１〜３を本実施の形態に適用することも可能である。

以上より、各実施の形態によれば、コンデンサ１２ａ，１２ｂを定電流で充放電することにより鋸波または三角波の発振信号を発振する発振器１を備え、電圧補正帰還ループＲ１において、その発振信号の振幅を一定に保つように制御し、傾斜補正帰還ループＲ２において、その発振信号の波形の傾斜を一定に保つように制御するので、チップ内に集積化可能な水晶未使用の基準発振器においてプロセスバラツキに対して出力周波数を自律的に安定化することができる。

１…発振器（発振部）
２，６…積分器
３，５，１１ａ，１１ｂ…電圧比較器
４…微分器
７…マスク信号生成回路
８…乗算器
１２ａ，１２ｂ…コンデンサ
１３ａ，１３ｂ…電圧制御電流源
１４…ＳＲラッチ（ラッチ回路）
Ｍ_ｃ，Ｍ_ｉ…ＮＭＯＳトランジスタ
Ｒ１…電圧補正帰還ループ（第１の補正部）
Ｒ２…傾斜補正帰還ループ（第２の補正部）
ＳＷ１〜ＳＷ６…スイッチ
ＵＢ…ユニティゲインバッファ

Claims (7)

1. 蓄電素子を定電流で充放電することにより鋸波の信号を発振する発振部と、
   前記発振された発振信号の振幅を一定に保つ第１の補正部と、
   前記発振された発振信号の波形の傾斜を一定に保つ第２の補正部と、
   を有することを特徴とする発振器。
2. 前記第２の補正部は、
   前記発振信号の電圧を微分した電圧を用いて前記定電流の大きさを制御することを特徴とする請求項１に記載の発振器。
3. 前記第２の補正部は、
   前記発振信号の電圧を微分した電圧を用いて前記蓄電素子に充電される電圧量を制御することを特徴とする請求項１に記載の発振器。
4. 前記第２の補正部は、
   前記微分を行う微分器の蓄電素子に前記発振信号の波形が不連続なタイミングで電圧を印加することを特徴とする請求項２又は３に記載の発振器。
5. 前記発振部は、ラッチ回路から出力される２つの電圧の交互の高低変化に基づいて前記発振信号の各パルスを交互に生成し、
   前記第２の補正部は、
   前記２つの電圧を用いて前記印加するタイミングを制御することを特徴とする請求項４に記載の発振器。
6. 前記第２の補正部は、
   前記発振信号の電圧を微分した電圧に矩形波を乗算した電圧を用いて前記鋸波信号の波形を三角波にすることを特徴とする請求項１乃至５のいずれかに記載の発振器。
7. 前記第１の補正部は、
   前記発振信号の電圧を積分した電圧を用いて前記発振信号の電圧を一定に制御することを特徴とする請求項１乃至６のいずれかに記載の発振器。

Images