JPS63284689A - ランプ関数電圧発生回路 - Google Patents
ランプ関数電圧発生回路Info
- Publication number
- JPS63284689A JPS63284689A JP11881287A JP11881287A JPS63284689A JP S63284689 A JPS63284689 A JP S63284689A JP 11881287 A JP11881287 A JP 11881287A JP 11881287 A JP11881287 A JP 11881287A JP S63284689 A JPS63284689 A JP S63284689A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- ramp function
- output
- control voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 description 13
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサイリスタのｄ ｖ ／ ｄ を耐量を測定す
るためランプ関数電圧発生回路に係り、特にランプ関数
電圧発生部用力の傾斜制御を行なう高精度なランプ関数
電圧発生回路に関する。
るためランプ関数電圧発生回路に係り、特にランプ関数
電圧発生部用力の傾斜制御を行なう高精度なランプ関数
電圧発生回路に関する。
従来からサイリスクの耐雑音性を示すｄ ｖ／ｄ を耐
量は特公昭５４−５５４８号に記載のようにサイリスタ
にランプ関数電圧を印加して測定している。従来のこの
種のランプ関数電圧発生回路として特開昭５７−１７６
８２６号に記載のようにランプ関数電圧の電圧傾斜部の
傾斜度を連続的かつ高速に可変できて測定の自動化に適
する回路構成にしたので提案されている。
量は特公昭５４−５５４８号に記載のようにサイリスタ
にランプ関数電圧を印加して測定している。従来のこの
種のランプ関数電圧発生回路として特開昭５７−１７６
８２６号に記載のようにランプ関数電圧の電圧傾斜部の
傾斜度を連続的かつ高速に可変できて測定の自動化に適
する回路構成にしたので提案されている。
上記従来技術はランプ関数電圧の傾斜ｄ ｖ ／ ｄ
を決定する積分用コンデンサおよび定電流回路で使用す
るトランジスタや抵抗の周囲温度変化による特性変動お
よびランプ関数電圧発生回路の部品故障による不具合等
で設定した傾斜ｄｖ／ｄｔとは異なる傾斜のランプ関数
が発生する点について配慮されておらず、誤測定する問
題があった。また上記従来技術の特性変動の解決方法と
してはランプ関数電圧発生回路部品すべてに温度による
特性変化の少ない部品を使用するか温度補償をする必要
があり、部品故障による不具合等についてはランプ関数
電圧の発生ごとにオシロスコープ等で監視する必要があ
るなどの不具合を生ずる問題があった。
を決定する積分用コンデンサおよび定電流回路で使用す
るトランジスタや抵抗の周囲温度変化による特性変動お
よびランプ関数電圧発生回路の部品故障による不具合等
で設定した傾斜ｄｖ／ｄｔとは異なる傾斜のランプ関数
が発生する点について配慮されておらず、誤測定する問
題があった。また上記従来技術の特性変動の解決方法と
してはランプ関数電圧発生回路部品すべてに温度による
特性変化の少ない部品を使用するか温度補償をする必要
があり、部品故障による不具合等についてはランプ関数
電圧の発生ごとにオシロスコープ等で監視する必要があ
るなどの不具合を生ずる問題があった。
本発明の目的は設定した傾斜ｄ ｖ ／ ｄ ｔに対し
高精度な傾斜ｄｖ／ｄｔのランプ関数電圧を発生して設
定した傾斜ｄ ｖ ／ ｄ ｔとは異なる傾斜ｄｖ／ｄ
ｔのランプ関数電圧発生によるサイリスタのｄ ｖ ／
ｄ を耐量の誤測定を防止できるランプ関数電圧発生
回路を提供するにある。
高精度な傾斜ｄｖ／ｄｔのランプ関数電圧を発生して設
定した傾斜ｄ ｖ ／ ｄ ｔとは異なる傾斜ｄｖ／ｄ
ｔのランプ関数電圧発生によるサイリスタのｄ ｖ ／
ｄ を耐量の誤測定を防止できるランプ関数電圧発生
回路を提供するにある。
上記目的は、ランプ関数電圧の傾斜ｄ ｖ ／ ｄ ｔ
を設定する制御電圧源の第１の制御電圧により制御入力
端子に印加される第２の制御電圧により傾斜ｄ ｖ ／
ｄ ｔを制御可能なランプ関数電圧を発生するランプ
関数電圧発生部と、上記ランプ関数電圧発生部の出力に
接続されて該ランプ関数電圧の傾斜ｄｖ／ｄｔを検出す
る微分検出部と、上記微分検出部の出力電圧と上記制御
電圧源の第１の制御電圧とを比較した差電圧により上記
第２の制御電圧を補正する制御電圧補正部と、上記制御
電圧補正部の上記差電圧が所定値以下になったときに上
記ランプ関数電圧発生部の出力電圧を外部出力端子に接
続する出力接続部とを備えたランプ関数電圧発生回路に
より達成される。
を設定する制御電圧源の第１の制御電圧により制御入力
端子に印加される第２の制御電圧により傾斜ｄ ｖ ／
ｄ ｔを制御可能なランプ関数電圧を発生するランプ
関数電圧発生部と、上記ランプ関数電圧発生部の出力に
接続されて該ランプ関数電圧の傾斜ｄｖ／ｄｔを検出す
る微分検出部と、上記微分検出部の出力電圧と上記制御
電圧源の第１の制御電圧とを比較した差電圧により上記
第２の制御電圧を補正する制御電圧補正部と、上記制御
電圧補正部の上記差電圧が所定値以下になったときに上
記ランプ関数電圧発生部の出力電圧を外部出力端子に接
続する出力接続部とを備えたランプ関数電圧発生回路に
より達成される。
上記ランプ関数電圧発生回路においては、上記ランプ関
数電圧の傾斜ｄ ｖ ／ ｄ ｔを設定する制御電圧源
の第１の制御電圧により制御入力端子に印加される第２
の制御電圧により制御される傾斜ｄｖ／ｄｔのランプ関
数電圧を発生するランプ関数電圧発生部の出力端子に設
けられた微分検出部は上記傾斜ｄ ｖ ／ ｄ を部を
微分すること和より一定電圧パルスとして出力し、制御
電圧補正部は上記微分検出部の出力電圧と上記傾斜ｄｖ
／ｄｔを設定する第１の制御電圧を比較して該差電圧に
より第１の制御電圧に比べて微分検出部の出力電圧が大
きけ五 ・ れば上記第２の制御電圧が小さくなるように補正するが
逆に微分検出部の出力電圧が小さければ上記第２の制御
電圧が太き（なるように補正し、出力接続部は上記制御
電圧補正部の上記差電圧を保持した電圧を監視して所定
値以下になった時点で上記ランプ関数電圧発生部の出力
電圧を外部出力端子に接続し、これにより外部出力端子
には第１の制御電圧で設定された傾斜ｄ ｖ ／ ｄ
ｔのランプ関数電圧しか出力されないので異なる傾斜ｄ
ｖ ／ ｄ ｔのランプ関数でサイリスタのａ ｖ
／ ａ ｔ、耐量等を誤測定することがない。
数電圧の傾斜ｄ ｖ ／ ｄ ｔを設定する制御電圧源
の第１の制御電圧により制御入力端子に印加される第２
の制御電圧により制御される傾斜ｄｖ／ｄｔのランプ関
数電圧を発生するランプ関数電圧発生部の出力端子に設
けられた微分検出部は上記傾斜ｄ ｖ ／ ｄ を部を
微分すること和より一定電圧パルスとして出力し、制御
電圧補正部は上記微分検出部の出力電圧と上記傾斜ｄｖ
／ｄｔを設定する第１の制御電圧を比較して該差電圧に
より第１の制御電圧に比べて微分検出部の出力電圧が大
きけ五 ・ れば上記第２の制御電圧が小さくなるように補正するが
逆に微分検出部の出力電圧が小さければ上記第２の制御
電圧が太き（なるように補正し、出力接続部は上記制御
電圧補正部の上記差電圧を保持した電圧を監視して所定
値以下になった時点で上記ランプ関数電圧発生部の出力
電圧を外部出力端子に接続し、これにより外部出力端子
には第１の制御電圧で設定された傾斜ｄ ｖ ／ ｄ
ｔのランプ関数電圧しか出力されないので異なる傾斜ｄ
ｖ ／ ｄ ｔのランプ関数でサイリスタのａ ｖ
／ ａ ｔ、耐量等を誤測定することがない。
以下に本発明の一実施例を第１図および第２図により説
明する。
明する。
第１図は本発明によるランプ関数電圧発生回路の一実施
例を示す構成図である。第１図において、１はランプ関
数電圧発生部、２は微分検出部、３は制御電圧補正部、
４は出力接続部、５は制御電圧入力端子、６はタイミン
グ出力端子、７は外部出力端子、８は制御電圧源、９は
微分検出出力で−４・ ある。
例を示す構成図である。第１図において、１はランプ関
数電圧発生部、２は微分検出部、３は制御電圧補正部、
４は出力接続部、５は制御電圧入力端子、６はタイミン
グ出力端子、７は外部出力端子、８は制御電圧源、９は
微分検出出力で−４・ ある。
ランプ関数電圧発生部１は、ランプ関数電圧の発生のタ
イミングをとる矩形波発振器ＰＧと、上記矩形波発振器
ＰＧからの信号遅延を行なう遅延回路ＤＬ１と、ランプ
関数電圧の基準となる定電流回路を形成するＰＮＰ）ラ
ンジスタＱ１および上記ＰＮＰ ）ランジスタＱ１のエ
ミッタに接続されるエミッタ抵抗Ｒ１と、上記遅延回路
ＤＬ１の出力信号に同期して制御電圧入力端子５に制御
電圧源８の第１の制御電圧ｖ０により印加される制御電
圧（第２の制御電圧）ｖ′。を定数に１倍して上記ＰＮ
Ｐ ）ランジスタＱ、のベースとエミッタ抵抗Ｒ２間忙
電圧を印加する乗算器Ｍ１と、ランプ関数電圧の到達電
圧Ｖ！を決定する電圧源Ｖ。
イミングをとる矩形波発振器ＰＧと、上記矩形波発振器
ＰＧからの信号遅延を行なう遅延回路ＤＬ１と、ランプ
関数電圧の基準となる定電流回路を形成するＰＮＰ）ラ
ンジスタＱ１および上記ＰＮＰ ）ランジスタＱ１のエ
ミッタに接続されるエミッタ抵抗Ｒ１と、上記遅延回路
ＤＬ１の出力信号に同期して制御電圧入力端子５に制御
電圧源８の第１の制御電圧ｖ０により印加される制御電
圧（第２の制御電圧）ｖ′。を定数に１倍して上記ＰＮ
Ｐ ）ランジスタＱ、のベースとエミッタ抵抗Ｒ２間忙
電圧を印加する乗算器Ｍ１と、ランプ関数電圧の到達電
圧Ｖ！を決定する電圧源Ｖ。
と、積分用コンデンサＣ１，Ｃ２，Ｃ５と、上記積分用
コンデンサＣＩ＋Ｃ２ｔＣ３の容量切換リレーｒｔ１
、ｒｔ２．ｒ１５および上記積分用コンデンサＣ１，Ｃ
２，Ｃ３の放電リレーｒｔｏと、上記容量切換リレーｒ
ｔ１ ｐ ｒ １２ 、 ｒ １５および放電リレーｒ
ａｏの駆動を行なうリレー駆動回路Ｓ１より構成される
。
コンデンサＣＩ＋Ｃ２ｔＣ３の容量切換リレーｒｔ１
、ｒｔ２．ｒ１５および上記積分用コンデンサＣ１，Ｃ
２，Ｃ３の放電リレーｒｔｏと、上記容量切換リレーｒ
ｔ１ ｐ ｒ １２ 、 ｒ １５および放電リレーｒ
ａｏの駆動を行なうリレー駆動回路Ｓ１より構成される
。
第２図は第１図の動作を説明するタイムシーケンス図で
ある。上記構成のランプ関数電圧発生部１の動作を第２
図により説明する。まず矩形波発振器ＰＧより矩形波パ
ルス（ａ）が時刻ｔ。に発生すると、リレー駆動回路Ｓ
１は、選択的に容量切換リレーｒｔ１ 、ｒｔ２．ｒｔ
５の例えば第１図では容量切換リレーｒ Ｌ １の駆動
信号（ｂ）を出力し、これにより容量切換リレーｒｔ、
が駆動されて任意の容量Ｃ１ｓＣ２、Ｃ３の積分用コン
デンサＣ１゜Ｃ２，Ｃｓの例えば積分用コンデンサＣ４
が選択されてＰＮＰトランジスタＱ１のコレクタに接続
される。一方の遅延回路ＤＬ１は矩形波パルス（ａ）を
時間Ｔ。だげ遅らせたパルス（ｄ）を時刻ｔ、に出力し
、この時間Ｔ。は上記容量切換リレーｒｔ１゜ｒｔ２．
ｒｔ３の動作時間を確保して各リレー接点の閉成を保証
する。遅延回路ＤＬ１より時間Ｔ。
ある。上記構成のランプ関数電圧発生部１の動作を第２
図により説明する。まず矩形波発振器ＰＧより矩形波パ
ルス（ａ）が時刻ｔ。に発生すると、リレー駆動回路Ｓ
１は、選択的に容量切換リレーｒｔ１ 、ｒｔ２．ｒｔ
５の例えば第１図では容量切換リレーｒ Ｌ １の駆動
信号（ｂ）を出力し、これにより容量切換リレーｒｔ、
が駆動されて任意の容量Ｃ１ｓＣ２、Ｃ３の積分用コン
デンサＣ１゜Ｃ２，Ｃｓの例えば積分用コンデンサＣ４
が選択されてＰＮＰトランジスタＱ１のコレクタに接続
される。一方の遅延回路ＤＬ１は矩形波パルス（ａ）を
時間Ｔ。だげ遅らせたパルス（ｄ）を時刻ｔ、に出力し
、この時間Ｔ。は上記容量切換リレーｒｔ１゜ｒｔ２．
ｒｔ３の動作時間を確保して各リレー接点の閉成を保証
する。遅延回路ＤＬ１より時間Ｔ。
だけ遅れたパルス（ｄ）が乗算器Ｍ１に入力されると、
乗算器Ｍ１は制御電圧源８の第１の制御電圧ｖ０により
印加される電圧入力端子５の入力制御電圧（第２の制御
電圧）（ｊ）を定数（乗算係数）Ｋ１倍した電圧（ｅ）
をＰＮＰ ）ランジスタＱ、のベース端子と上記ＰＮＰ
）ランジスタＱ、のエミッタに接続されたエミッタ抵抗
Ｒ１の間に印加する。これによりＰＮＰ ）ランジスタ
Ｑ、およびエミッタ抵抗Ｒ１は次式で表わされる電流Ｉ
を流す定電流源となる。
乗算器Ｍ１は制御電圧源８の第１の制御電圧ｖ０により
印加される電圧入力端子５の入力制御電圧（第２の制御
電圧）（ｊ）を定数（乗算係数）Ｋ１倍した電圧（ｅ）
をＰＮＰ ）ランジスタＱ、のベース端子と上記ＰＮＰ
）ランジスタＱ、のエミッタに接続されたエミッタ抵抗
Ｒ１の間に印加する。これによりＰＮＰ ）ランジスタ
Ｑ、およびエミッタ抵抗Ｒ１は次式で表わされる電流Ｉ
を流す定電流源となる。
Ｉ 勾ＣＫ、＠Ｖ０’−４ＢＩＩ）／Ｒ１（１１ここ
でに、は乗算器Ｍ１の乗算係数、ｖ０′は制御入力端子
５に印加した入力制御電圧（第２の制御電圧）、Ｖ□は
ＰＮＰ）ランジスタＱ、のベース・エミッタ間電圧、Ｒ
１はエミッタ抵抗Ｒ１の抵抗値である。
でに、は乗算器Ｍ１の乗算係数、ｖ０′は制御入力端子
５に印加した入力制御電圧（第２の制御電圧）、Ｖ□は
ＰＮＰ）ランジスタＱ、のベース・エミッタ間電圧、Ｒ
１はエミッタ抵抗Ｒ１の抵抗値である。
上記ＰＮＰ）ランジスタＱ、およびエミッタ抵抗Ｒ１の
定電流源により上記積分用コンデンサＣ１がｆｌ１式で
示される定電流工で充電される結果、次式で示される傾
斜ｄ ｖ ／ ｄ ｔで到達電圧ｖＴのランプ関数電圧
（ｆ）が発生する。
定電流源により上記積分用コンデンサＣ１がｆｌ１式で
示される定電流工で充電される結果、次式で示される傾
斜ｄ ｖ ／ ｄ ｔで到達電圧ｖＴのランプ関数電圧
（ｆ）が発生する。
ｄｖ／ｄｔ−Ｉｌｏ、 （２）ここでＣ１
は積分用コンデンサＣ１の容量である。
は積分用コンデンサＣ１の容量である。
ｆｌ１式および（２）式よりランプ関数電圧（ｆ）の傾
斜ｄｖ／ ａ ｔ、と入力制御電圧（第２の制御電圧）
ｖ０′との関係は次式のようＫなる。
斜ｄｖ／ ａ ｔ、と入力制御電圧（第２の制御電圧）
ｖ０′との関係は次式のようＫなる。
ａｖ／ａｔ＝（ｘ、・Ｖ０’ ＶＢＩ）／（Ｒ１”Ｃ
１）（３）式より傾斜ｄ ｖ ／ ｄ ｔを可変するに
は入力制御電圧（第２の制御電圧）ｖａ’とエミッタ抵
抗Ｒ１と積分用コンデンサＣ１を可変すればよい。本実
施例では入力制御電圧Ｖ 、ｒの他に積分用コンデンサ
Ｃ１，Ｃ２，Ｃ３の容量Ｃ１〈Ｃ２〈Ｃ３として、容量
切換リレーｒｔ１ 、ｒｔ２．ｒｔ３により積分用コン
デンサＣ，，Ｃ，，，Ｃ，を選択して容量可変すること
により、傾斜ｄｖ／ｄｔの可変範囲を広くしている。つ
いで放電リレーｒｔｏはＰＮＰ）ランジスタＱ、および
エミッタ抵抗Ｒ１による定電流源の動作の停止した時刻
ｔ２にリレー駆動回路Ｓ１により駆動され、積分用コン
デンサＣ４を短絡することにより蓄積された電荷を放電
して次のランプ関数電圧（ｆｌの発生にそなえる。
１）（３）式より傾斜ｄ ｖ ／ ｄ ｔを可変するに
は入力制御電圧（第２の制御電圧）ｖａ’とエミッタ抵
抗Ｒ１と積分用コンデンサＣ１を可変すればよい。本実
施例では入力制御電圧Ｖ 、ｒの他に積分用コンデンサ
Ｃ１，Ｃ２，Ｃ３の容量Ｃ１〈Ｃ２〈Ｃ３として、容量
切換リレーｒｔ１ 、ｒｔ２．ｒｔ３により積分用コン
デンサＣ，，Ｃ，，，Ｃ，を選択して容量可変すること
により、傾斜ｄｖ／ｄｔの可変範囲を広くしている。つ
いで放電リレーｒｔｏはＰＮＰ）ランジスタＱ、および
エミッタ抵抗Ｒ１による定電流源の動作の停止した時刻
ｔ２にリレー駆動回路Ｓ１により駆動され、積分用コン
デンサＣ４を短絡することにより蓄積された電荷を放電
して次のランプ関数電圧（ｆｌの発生にそなえる。
微分検出部２は、コンデンサＣ８と、抵抗Ｒ８８。
より構成される。この構成で第２図のランプ関数電圧（
ｆ）が傾斜ｄ ｖ ／ ｄ ｔで時刻ｔ、に印加される
と、微分検出出力９には次式で示される電圧Ｖ。
ｆ）が傾斜ｄ ｖ ／ ｄ ｔで時刻ｔ、に印加される
と、微分検出出力９には次式で示される電圧Ｖ。
の微分検出出力（ｇ）が発生する。
■、＝Ｒｏ−Ｃｏ＠（ｄｖ／ｄｔ） （４）制御電
圧補正部３は、傾斜ｄ ｖ ／ ｄ ｔを設定する制御
電圧源８の設定制御電圧（第１の制御電圧）Ｖ、と上記
微分検出出力（ｇ）の微分検出電圧ｖ６とを比較する比
較器Ｃ１と、上記比較器Ｃ１の出力を入力してランプ関
数電圧（ｆ）の発生時刻ｔ、の直後の比較器Ｃ１の出力
電圧を保持する電圧保持回路Ｈ１と、上記電圧保持回路
Ｈ１の出力の積分回路を形成する電圧保持回路Ｈ２およ
び加算器Ａ１と、上記電圧保持回路Ｈ２の出力電圧と上
記制御電圧源８の電圧Ｖ、を加算して制御電圧入力端子
５へ出力する加算器Ａ２より構成される。
圧補正部３は、傾斜ｄ ｖ ／ ｄ ｔを設定する制御
電圧源８の設定制御電圧（第１の制御電圧）Ｖ、と上記
微分検出出力（ｇ）の微分検出電圧ｖ６とを比較する比
較器Ｃ１と、上記比較器Ｃ１の出力を入力してランプ関
数電圧（ｆ）の発生時刻ｔ、の直後の比較器Ｃ１の出力
電圧を保持する電圧保持回路Ｈ１と、上記電圧保持回路
Ｈ１の出力の積分回路を形成する電圧保持回路Ｈ２およ
び加算器Ａ１と、上記電圧保持回路Ｈ２の出力電圧と上
記制御電圧源８の電圧Ｖ、を加算して制御電圧入力端子
５へ出力する加算器Ａ２より構成される。
この構成で、いま第２図の時刻ｔ、に発生したランプ関
数電圧（ｆ）の傾斜ｄｖ／ｄｔが制御電圧源８の設定制
御電圧←第１の制御電圧）ＶＣで設定された傾斜ｄ ｖ
／ ｄ ｔより大きいと、上記微分検出部２の微分検
出出力（ｇｌの電圧Ｖ、は制御電圧源８の制御電圧Ｖ。
数電圧（ｆ）の傾斜ｄｖ／ｄｔが制御電圧源８の設定制
御電圧←第１の制御電圧）ＶＣで設定された傾斜ｄ ｖ
／ ｄ ｔより大きいと、上記微分検出部２の微分検
出出力（ｇｌの電圧Ｖ、は制御電圧源８の制御電圧Ｖ。
より高くなる。このとき比較器Ｃ１は微分検出電圧ｖｄ
と制御電圧ｖｃを比較して次式で示される差電圧ｖＦを
発生する。
と制御電圧ｖｃを比較して次式で示される差電圧ｖＦを
発生する。
ｖＦ二に２・（ｖｏ−■、） （５）ここで
に２は比較器Ｃ１の定数である。電圧保持回路Ｈ１は上
記比較器Ｃ１の出力する差電圧ｖＦをランプ関数電圧（
ｆ）の発生時刻ｔ１の直後に読みとって保持を行ない、
第２図に示すような出力電圧（ｈ）を発生する。ついて
加算器Ａ１および電圧保持回路Ｈ２は次の矩形波パルス
（ａ）の立上り時刻ｔ３で加算器Ａ１により上記電圧保
持回路Ｈ１の出力電圧（ｈ）と上記電圧保持回路Ｈ２の
出力電圧（１）を加算してえられる電圧を上記電圧保持
回路Ｈ２により保持して、第２図に示すように変化する
出力電圧（１）を発生する。加算器２は上記電圧保持回
路Ｈ２の出力電圧（１）すなわち制御電圧ｖｃの補正電
圧（１）と上記設定制御電圧（第１の制御電圧）Ｖｃを
加算して、第２図に示すように低（なった入力制御電圧
（第２の制御電圧）Ｖｃ’（ｊ）を発生して新たにラン
プ関数電圧発生部１０制御電圧入力端子５へ出力する。
に２は比較器Ｃ１の定数である。電圧保持回路Ｈ１は上
記比較器Ｃ１の出力する差電圧ｖＦをランプ関数電圧（
ｆ）の発生時刻ｔ１の直後に読みとって保持を行ない、
第２図に示すような出力電圧（ｈ）を発生する。ついて
加算器Ａ１および電圧保持回路Ｈ２は次の矩形波パルス
（ａ）の立上り時刻ｔ３で加算器Ａ１により上記電圧保
持回路Ｈ１の出力電圧（ｈ）と上記電圧保持回路Ｈ２の
出力電圧（１）を加算してえられる電圧を上記電圧保持
回路Ｈ２により保持して、第２図に示すように変化する
出力電圧（１）を発生する。加算器２は上記電圧保持回
路Ｈ２の出力電圧（１）すなわち制御電圧ｖｃの補正電
圧（１）と上記設定制御電圧（第１の制御電圧）Ｖｃを
加算して、第２図に示すように低（なった入力制御電圧
（第２の制御電圧）Ｖｃ’（ｊ）を発生して新たにラン
プ関数電圧発生部１０制御電圧入力端子５へ出力する。
上記動作により入力制御電圧（第２の制御電圧）Ｖｃ’
はランプ関数電圧（ｆ）の傾斜ｄ ｖ ／ ｄ ｔが小
さくなるように補正され、これにより微分検出電圧Ｖａ
（ｇ）も低くなる。この結果から（４）式で示される微
分検出電圧ｖｄは設定制御電圧Ｖ。に等しくなり、ラン
プ関数電圧（ｆ）の傾斜ｄｖ／ ａ ｔ、は次式で示さ
れる値となる。
はランプ関数電圧（ｆ）の傾斜ｄ ｖ ／ ｄ ｔが小
さくなるように補正され、これにより微分検出電圧Ｖａ
（ｇ）も低くなる。この結果から（４）式で示される微
分検出電圧ｖｄは設定制御電圧Ｖ。に等しくなり、ラン
プ関数電圧（ｆ）の傾斜ｄｖ／ ａ ｔ、は次式で示さ
れる値となる。
ｄｖ／ｄｔ ＝ Ｖｌｌ： ／（Ｒａ ＠Ｇｏ ）
ｆ６１また逆に第２図の時刻ｔ、に発生したランプ
関数電圧（ｆ′）の傾斜ｄ ｖ ／ ｄ ｔが設定され
た傾斜ｄｖ／ｄｔより小さいと、第２図のランプ関数電
圧（ｆ′）、微分検出出力（ｇ’） 、電圧保持回路Ｈ
１の出力電圧（ｈ′）、電圧保持回路Ｈ２の出力電圧（
ｉ′）、入力制御電圧（第２の制御電圧Ｈｊ’）に示す
ように動作して、入力制御電圧（第２の制御電圧）Ｖｃ
’はランプ関数電圧（ｆ′）の傾斜ｄ ｖ ／ ｄ ｔ
が大きくなるように補正され、これにより微分検出電圧
ｖｄ（ｇ）も低くなる。この結果から微分検出電圧Ｖ、
は設定制御電圧Ｖ。に等しくなり、ランプ関数電圧（ｆ
）の傾斜ｄ ｖ ／ ｄ ｔは（６）式で示される値と
なる。
ｆ６１また逆に第２図の時刻ｔ、に発生したランプ
関数電圧（ｆ′）の傾斜ｄ ｖ ／ ｄ ｔが設定され
た傾斜ｄｖ／ｄｔより小さいと、第２図のランプ関数電
圧（ｆ′）、微分検出出力（ｇ’） 、電圧保持回路Ｈ
１の出力電圧（ｈ′）、電圧保持回路Ｈ２の出力電圧（
ｉ′）、入力制御電圧（第２の制御電圧Ｈｊ’）に示す
ように動作して、入力制御電圧（第２の制御電圧）Ｖｃ
’はランプ関数電圧（ｆ′）の傾斜ｄ ｖ ／ ｄ ｔ
が大きくなるように補正され、これにより微分検出電圧
ｖｄ（ｇ）も低くなる。この結果から微分検出電圧Ｖ、
は設定制御電圧Ｖ。に等しくなり、ランプ関数電圧（ｆ
）の傾斜ｄ ｖ ／ ｄ ｔは（６）式で示される値と
なる。
出力接続部４は、ランプ関数電圧発生部１のランプ関数
電圧（ｆ）を外部出力端子７へ接続する接続リレーｒ
Ｌ ４と、接続リレーｒ ｔ４を駆動するリレー駆動回
路Ｓ２より構成される。この構成で、ランプ関数電圧（
ｆｌの傾斜ｄ ｖ ／ ｄ ｔが（６）式で示される傾
斜ｄ ｖ ／ ｄ ｔになると、比較器Ｃ１の出力電圧
ＶＦすなわち電圧保持回路Ｈ１の出力電圧（ｈ）は矩形
波パルス（ａ）の立上り前後で変化しなくなる。これを
利用してリレー駆動回路Ｓ２は矩形波パルス（ａ）の立
上りで電圧保持回路Ｈ１の出力電圧（ｈ）が一定値以下
であれば接続リレーｒ ｔ４を駆動してランプ関数電圧
発生部１の出力を外部出力端子７へ接続する。よって第
２図に示すように矩形波パルス（ａｌの立上り時刻ｔ３
では電圧保持回路Ｈ１の出力電圧（ｈ）＋ （ｈ’）が
一定値ｖｒｏより太きいため接続リレーｒＬ４の駆動出
力（Ｋ）ｌ （Ｋ’）が出力されず、次の矩形波パルス
（ａ）の立上り時刻ｔ６では電圧保持回路Ｈ１の出力電
圧（ｈＬ （ｈ’）が一定値ｖＦｏより小さいため接続
リレーｒ Ｌ ４の駆動出力（Ｋ）ｌ（Ｋ’）１２ ・ が出力されて接続リレーｒｔ４が駆動される。この結果
から次の矩形波パルス（ａｌの期間ｔ６〜ｔ７では（６
）式で示される設定された傾斜ｄ ｖ ／ ｄ ｔのラ
ンプ関数電圧（ｔ）が外部出力端子７に出力される。
電圧（ｆ）を外部出力端子７へ接続する接続リレーｒ
Ｌ ４と、接続リレーｒ ｔ４を駆動するリレー駆動回
路Ｓ２より構成される。この構成で、ランプ関数電圧（
ｆｌの傾斜ｄ ｖ ／ ｄ ｔが（６）式で示される傾
斜ｄ ｖ ／ ｄ ｔになると、比較器Ｃ１の出力電圧
ＶＦすなわち電圧保持回路Ｈ１の出力電圧（ｈ）は矩形
波パルス（ａ）の立上り前後で変化しなくなる。これを
利用してリレー駆動回路Ｓ２は矩形波パルス（ａ）の立
上りで電圧保持回路Ｈ１の出力電圧（ｈ）が一定値以下
であれば接続リレーｒ ｔ４を駆動してランプ関数電圧
発生部１の出力を外部出力端子７へ接続する。よって第
２図に示すように矩形波パルス（ａｌの立上り時刻ｔ３
では電圧保持回路Ｈ１の出力電圧（ｈ）＋ （ｈ’）が
一定値ｖｒｏより太きいため接続リレーｒＬ４の駆動出
力（Ｋ）ｌ （Ｋ’）が出力されず、次の矩形波パルス
（ａ）の立上り時刻ｔ６では電圧保持回路Ｈ１の出力電
圧（ｈＬ （ｈ’）が一定値ｖＦｏより小さいため接続
リレーｒ Ｌ ４の駆動出力（Ｋ）ｌ（Ｋ’）１２ ・ が出力されて接続リレーｒｔ４が駆動される。この結果
から次の矩形波パルス（ａｌの期間ｔ６〜ｔ７では（６
）式で示される設定された傾斜ｄ ｖ ／ ｄ ｔのラ
ンプ関数電圧（ｔ）が外部出力端子７に出力される。
以上のように本実施例によれば、（６）式で示される傾
斜ｄ ｖ ／ ｄ ｔのランプ関数電圧（ｔ）シか外部
出力端子７に出力されないので、（６）式で設定した傾
斜ｄ ｖ ／ ｄ ｔとは異なる傾斜ｄ ｖ ／ ｄ
ｔのランプ関数電圧でのサイリスタのｄ ｖ ／ ｄ
を耐量等の誤測定が防止される。またランプ関数電圧の
傾斜ｄｖ／ｄｔは（６）式で示されるように微分検出部
２の時定数Ｒ８−Ｃｏと制御電圧源８の設定制御電圧（
第１の制御電圧）ｖｏにより決定されるので、微分検出
部２のみを高精度で定数変動の少ない部品で構成するだ
けで設定制御電圧Ｖ。による高精度な傾斜ｄ ｖ ／
ｄ ｔのランプ関数電圧かえられる。
斜ｄ ｖ ／ ｄ ｔのランプ関数電圧（ｔ）シか外部
出力端子７に出力されないので、（６）式で設定した傾
斜ｄ ｖ ／ ｄ ｔとは異なる傾斜ｄ ｖ ／ ｄ
ｔのランプ関数電圧でのサイリスタのｄ ｖ ／ ｄ
を耐量等の誤測定が防止される。またランプ関数電圧の
傾斜ｄｖ／ｄｔは（６）式で示されるように微分検出部
２の時定数Ｒ８−Ｃｏと制御電圧源８の設定制御電圧（
第１の制御電圧）ｖｏにより決定されるので、微分検出
部２のみを高精度で定数変動の少ない部品で構成するだ
けで設定制御電圧Ｖ。による高精度な傾斜ｄ ｖ ／
ｄ ｔのランプ関数電圧かえられる。
本発明によれば、制御電圧で設定した傾斜ａＶ／ｄｔの
ランプ関数電圧が精度よ（えられるので、異なる傾斜ｄ
ｖ ／ ｄ ｔのランプ関数電圧でのサイリスタのｄ
ｖ ／ ｄ を耐量等の誤測定を防止して高精度で安
定した測定を可能にする効果がある。
ランプ関数電圧が精度よ（えられるので、異なる傾斜ｄ
ｖ ／ ｄ ｔのランプ関数電圧でのサイリスタのｄ
ｖ ／ ｄ を耐量等の誤測定を防止して高精度で安
定した測定を可能にする効果がある。
第１図は本発明によるランプ関数電圧発生回路の一実施
例を示す構成図、第２図は第１図の動作を説明するタイ
ムシーケンス図である。 １・・・・・・ランプ関数電圧発生部、２・−・・・・
微分検出部、６・・・・・・制御電圧補正部、４・・・
・・・出力接続部、５・・・・・・制御電圧入力端子、
６・・・・・・タイミング出力端子、７・・・・・・外
部出力端子、８・・・・・・制御電圧源。 、′−へ＼
例を示す構成図、第２図は第１図の動作を説明するタイ
ムシーケンス図である。 １・・・・・・ランプ関数電圧発生部、２・−・・・・
微分検出部、６・・・・・・制御電圧補正部、４・・・
・・・出力接続部、５・・・・・・制御電圧入力端子、
６・・・・・・タイミング出力端子、７・・・・・・外
部出力端子、８・・・・・・制御電圧源。 、′−へ＼
Claims (1)
- １、ランプ関数電圧の傾斜ｄｖ／ｄｔを設定する制御電
圧源の第１の制御電圧により制御入力端子に印加される
第２の制御電圧により傾斜ｄｖ／ｄｔを制御可能なラン
プ関数電圧を発生するランプ関数電圧発生部と、上記ラ
ンプ関数電圧発生部の出力電圧を微分する微分検出部と
、上記微分検出部の出力電圧と上記制御電圧源の第１の
制御電圧とを比較した差電圧により上記第２の制御電圧
を補正する制御電圧補正部と、上記制御電圧補正部の上
記差電圧を監視して所定値以下になったときに上記ラン
プ関数電圧発生部の出力電圧を外部出力端子に接続する
出力接続部とから成るランプ関数電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881287A JPS63284689A (ja) | 1987-05-18 | 1987-05-18 | ランプ関数電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881287A JPS63284689A (ja) | 1987-05-18 | 1987-05-18 | ランプ関数電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63284689A true JPS63284689A (ja) | 1988-11-21 |
Family
ID=14745744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11881287A Pending JPS63284689A (ja) | 1987-05-18 | 1987-05-18 | ランプ関数電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63284689A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015142249A (ja) * | 2014-01-29 | 2015-08-03 | 日本電信電話株式会社 | 発振器 |
-
1987
- 1987-05-18 JP JP11881287A patent/JPS63284689A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015142249A (ja) * | 2014-01-29 | 2015-08-03 | 日本電信電話株式会社 | 発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| Gilbert | A versatile monolithic voltage-to-frequency converter | |
| US5528186A (en) | Timing generator using digital signals to obtain accurate delay time and high resolution | |
| US3431490A (en) | Apparatus for indicating response of a circuit to an applied pulse | |
| JPS63284689A (ja) | ランプ関数電圧発生回路 | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| EP0831586B1 (en) | Variable delaying circuit | |
| CA2154703C (en) | Fixed-interval timing circuit and method | |
| US4232259A (en) | Servo-system | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JPS62185174A (ja) | 電子式電力量計 | |
| US3749939A (en) | Phase difference measuring device | |
| JP2597548B2 (ja) | 素子変動値検出回路 | |
| JPH0278912A (ja) | 可変容量形センサシステム | |
| KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
| US6094077A (en) | Dynamically controlled timing signal generator | |
| JP2680807B2 (ja) | ダイオード検波出力用増幅回路 | |
| Sugiyama et al. | Pulsewidth modulation DC potentiometer | |
| JPH01151817A (ja) | 同期信号発生回路 | |
| JP3265783B2 (ja) | 電圧−周波数変換回路 | |
| SU1076771A1 (ru) | Устройство дл измерени температуры | |
| JPS5948429B2 (ja) | 演算回路 | |
| JPS5922170A (ja) | 積分器の温度補償方式 | |
| JPS6058714A (ja) | 電圧制御発振器 |