JP2015135841A - 酸化アルミニウム薄膜の形成方法 - Google Patents

酸化アルミニウム薄膜の形成方法 Download PDF

Info

Publication number
JP2015135841A
JP2015135841A JP2014005611A JP2014005611A JP2015135841A JP 2015135841 A JP2015135841 A JP 2015135841A JP 2014005611 A JP2014005611 A JP 2014005611A JP 2014005611 A JP2014005611 A JP 2014005611A JP 2015135841 A JP2015135841 A JP 2015135841A
Authority
JP
Japan
Prior art keywords
oxide
oxide layer
layer
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014005611A
Other languages
English (en)
Other versions
JP6039591B2 (ja
Inventor
アミン エルムチョーキル
Moutaouakil Amine El
アミン エルムチョーキル
松崎 秀昭
Hideaki Matsuzaki
秀昭 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2014005611A priority Critical patent/JP6039591B2/ja
Publication of JP2015135841A publication Critical patent/JP2015135841A/ja
Application granted granted Critical
Publication of JP6039591B2 publication Critical patent/JP6039591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】InAlAsからなる半導体層の表面に、高い絶縁性を備えた状態でより薄い酸化アルミニウム薄膜が形成できるようにする。【解決手段】ステップS101で、InAlAsからなる半導体層101を形成する。ステップS102で、半導体層101の表面を酸化することで、半導体層101の表面に酸化層105を形成する(第1工程)。ステップS103で、酸化層105を加熱するとともに酸化層105の表面を酸素プラズマ121で処理することで、酸化層105に含まれているIn2O3を分解して完全に除去する(第2工程)。ステップS104で、酸化層105を加熱するとともに酸化層105の表面を酸素プラズマ121で処理することで酸化層105に含まれているAs2O3を分解して完全に除去し、酸化層105がAl2O3106から構成された状態とする。【選択図】 図1

Description

本発明は、InAlAsからなる半導体層の表面に、酸化アルミニウム薄膜を形成する酸化アルミニウム薄膜の形成方法に関する。
近年、更なる高速動作および省電力などのために、電界効果トランジスタ(Field Effect Transistor:FET)などの半導体装置では、更なる微細化が進められている。このような微細化を実現するための技術の1つに、ゲート絶縁層などの絶縁層の薄層化がある。しかしながら、絶縁層の薄層化は、リーク電流の増大を招くという問題がある。これに対し、従来より一般的に用いられているシリコン系の絶縁材料に代わり、より高い誘電率を有する酸化アルミニウム(Al23)から絶縁層を構成し、薄層化をすることなく、微細化を実現する技術が開発されている。
例えば、InP系のIII−V族化合物から構成された電界効果型トランジスタにおいて、InAlAsからなる障壁層の上に、Al23からなる絶縁層を介してゲート電極を形成する技術が提案されている。このようなAl23薄膜の形成技術として、原子層成長(Atomic Layer Deposition;ALD)法が知られている。ALD法は、原料となる有機化合物の1分子層を形成対象の表面に吸着させることによる成膜方法であり、非常に薄い層を形成することが可能である。例えば、数ナノメートル〜10ナノメートルの厚さのAl23薄膜が、実現されている(非特許文献1参照)。
S. M. George, "Atomic Layer Deposition: An Overview", Chem. Rev. , vol.110, pp.111-113, 2010. Y. H. Wang and K. W. Lee, "Selective Oxidation on High-Indium-Content InAlAs/InGaAs Metamorphic High-Electron-Mobility Transistors", Semiconductor Technologies, Jan Grym (Ed.), ISBN: 978-953-307-080-3, InTech, DOI: 10.5772/8571, 2010.
しかしながら、ALD法では、形成したAl23薄膜と半導体層との界面品質を良好なものとするために、Al23薄膜の成膜の前後に、洗浄やアニール処理が必要になることが知られており、手間を要するという問題があった。
また、ALD法で10nm以下の膜厚に形成した場合、膜質が充分でないことに起因してリーク電流が増大し、ゲート特性を劣化させてしまう。このため、ALD法で形成した10nmより薄いAl23薄膜は、絶縁層として用いることが事実上困難であり、充分な微細化の要求を満たせないという問題があった。
上述したALD法の他に、液相酸化(Liquid Phase Oxidation;LPO)法による選択的酸化を用いたAl23薄膜の形成技術がある(非特許文献2参照)。液相酸化法では、アンモニア水などでpHを調整した硝酸カリウム溶液を、対象となる基板や半導体層に接触させて酸化している。しかしながら、この技術では、InAlAsの表面に、Al23と同時に、As23およびn型半導体のIn23も形成されてしまう。このため、高い絶縁性が要求される絶縁層として充分な膜質を得ることができないという問題があった。これらのように、従来の技術では、半導体装置の微細化の要求に対し、InAlAs層の表面には充分な薄さのAl23薄膜が形成できないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、InAlAsからなる半導体層の表面に、高い絶縁性を備えた状態でより薄い酸化アルミニウム薄膜が形成できるようにすることを目的とする。
本発明に係る酸化アルミニウム薄膜の形成方法は、InAlAsからなる半導体層の表面を酸化することで、半導体層の表面に酸化アルミニウムを含んで構成された酸化層を形成する第1工程と、酸化層を加熱するとともに酸化層の表面を酸素プラズマで処理することで酸化層に含まれている酸化インジウムを分解して除去する第2工程と、酸化層に含まれている酸化インジウムを分解して除去した後、酸化層を加熱するとともに酸化層の表面を酸素プラズマで処理することで酸化層に含まれている酸化ヒ素を分解して除去し、半導体層の表面に酸化アルミニウム薄膜を形成する第3工程とを備え、第2工程では、酸化ヒ素が分解しない範囲の温度で酸化層を加熱し、第3工程では、酸化アルミニウムが分解しない範囲の温度で酸化層を加熱する。
上記酸化アルミニウム薄膜の形成方法において、第1工程では、InAlAsからなる半導体層を加熱するとともに半導体層の表面を酸素プラズマで処理することで、半導体層の表面に酸化層を形成すればよい。
上記酸化アルミニウム薄膜の形成方法において、第1工程では、液相酸化法により半導体層の表面に酸化層を形成するようにしてもよい。
以上説明したことにより、本発明によれば、InAlAsからなる半導体層の表面に、高い絶縁性を備えた状態でより薄い酸化アルミニウム薄膜が形成できるようになるという優れた効果が得られる。
図1は、本発明の実施の形態における酸化アルミニウム薄膜の形成方法を説明するための説明図である。
以下、本発明の実施の形態について図1を参照して説明する。図1は、本発明の実施の形態における酸化アルミニウム薄膜の形成方法を説明するための説明図である。
まず、ステップS101で、図1の(a)に示すように、InAlAsからなる半導体層101を形成する。半導体層101の表面には、アルミニウム(Al)102,インジウム(In)103,ヒ素(As)104が存在している。半導体層101は、例えば、InP系のIII−V族化合物半導体より構成する電界効果トランジスタを構成する障壁層である。
次に、ステップS102で、半導体層101の表面を酸化することで、図1の(b)に示すように、半導体層101の表面に酸化層105を形成する(第1工程)。例えば、半導体層101を加熱するとともに半導体層101の表面を酸素プラズマ121で処理することで、半導体層101の表面に酸化層105を形成すればよい。例えば、所定のプラズマ処理装置内で、基板加熱機構などにより酸化層105を400〜500℃程度に加熱した状態で、酸素プラズマ121を照射すればよい。酸化層105は、酸化アルミニウム(Al23)106を含み、この時点では、酸化インジウム(In23)107,酸化ヒ素(As23)108も含まれている。酸化層105の形成では、拡散化物が分解しない範囲の温度条件とする。
次に、ステップS103で、酸化層105を加熱するとともに酸化層105の表面を酸素プラズマ121で処理することで、図1の(c)に示すように、酸化層105に含まれているIn23を分解して完全に除去する(第2工程)。ここでは、As23が分解しない範囲の温度で酸化層105を加熱してIn23を分解する。In23は、As23より低い温度で分解する。なお、酸化アルミニウムの分解温度は、As23の分解温度より高いため、上記温度条件では、Al23も分解しない。この処理により、In23が分解され、In103が酸化層105より脱離し、酸化層105は、Al23106に加えてAs23108が含まれたものとなる。
上述したように酸化層105に含まれているIn23を分解して除去した後、ステップS104で、酸化層105を加熱するとともに酸化層105の表面を酸素プラズマ121で処理することで、酸化層105に含まれているAs23を分解して完全に除去し、図1の(d)に示すように、酸化層105がAl23106から構成された状態とする。ここでは、Al23が分解しない範囲の温度で酸化層105を加熱する。このことにより、半導体層101の表面には、酸化アルミニウム薄膜である酸化層105が形成されることになる(第3工程)。
ここで、In23およびAs23が共存している状態で、As23が分解する温度にまで加熱すると、In23が変性して分解されない状態となる。このため、上述したように、As23を分解する段階では、In23が除去されていることが重要となる。
以上に説明したように、本発明では、InAlAsからなる半導体層の表面を酸化した後、まずIn23を分解除去し、次いで、As23を分解除去して酸化アルミニウム薄膜を形成するようにしたので、InAlAsからなる半導体層の表面に、高い絶縁性を備えた状態でより薄い酸化アルミニウム薄膜が形成できるようになる。例えば、10nm〜1nm以下の層厚で、リーク電流の少ない高品質な酸化アルミニウム薄膜が形成できる。
また、本発明により形成した酸化アルミニウム薄膜を、電界効果型トランジスタのゲート絶縁膜として用いると、良好な特性を持つ電界効果型トランジスタを実現することができる。電界効果型トランジスタへの適用にあたっては、本発明により形成した酸化アルミニウム薄膜上にHf、Ta、Zr等による酸化膜や、他の高誘電率材料,絶縁膜などを堆積した上でゲート電極を形成してもよい。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、加熱状態で酸素プラズマを作用させることで、InAlAsからなる半導体層の表面を酸化するようにしたが、液相酸化法により、上記半導体層の表面に酸化層を形成してもよい。
ただし、酸素プラズマを用いて酸化層の形成を行うことで、以降のIn23を分解除去、およびAs23の分解除去を、同じ装置内で連続して行うことが可能となり、工程を短縮することができる。また、液体酸化法では、酸化に時間を要するが、酸素プラズマを用いて酸化層の形成を行うことで、この時間を短縮することができる。なお、いずれにおいても、本発明では、ALD装置を用いる必要はない。
101…半導体層、102…アルミニウム(Al)、103…インジウム(In)、104…ヒ素(As)、105…酸化層、106…酸化アルミニウム(Al23)、107…酸化インジウム(In23)、108…酸化ヒ素(As23)、121…酸素プラズマ。

Claims (3)

  1. InAlAsからなる半導体層の表面を酸化することで、前記半導体層の表面に酸化アルミニウムを含んで構成された酸化層を形成する第1工程と、
    前記酸化層を加熱するとともに前記酸化層の表面を酸素プラズマで処理することで前記酸化層に含まれている酸化インジウムを分解して除去する第2工程と、
    前記酸化層に含まれている酸化インジウムを分解して除去した後、前記酸化層を加熱するとともに前記酸化層の表面を酸素プラズマで処理することで前記酸化層に含まれている酸化ヒ素を分解して除去し、前記半導体層の表面に酸化アルミニウム薄膜を形成する第3工程と
    を備え、
    前記第2工程では、酸化ヒ素が分解しない範囲の温度で前記酸化層を加熱し、
    前記第3工程では、酸化アルミニウムが分解しない範囲の温度で前記酸化層を加熱する ことを特徴とする酸化アルミニウム薄膜の形成方法。
  2. 請求項1記載の酸化アルミニウム薄膜の形成方法において、
    前記第1工程では、InAlAsからなる半導体層を加熱するとともに前記半導体層の表面を酸素プラズマで処理することで、前記半導体層の表面に前記酸化層を形成する
    ことを特徴とする酸化アルミニウム薄膜の形成方法。
  3. 請求項1記載の酸化アルミニウム薄膜の形成方法において、
    前記第1工程では、液相酸化法により前記半導体層の表面に前記酸化層を形成する
    ことを特徴とする酸化アルミニウム薄膜の形成方法。
JP2014005611A 2014-01-16 2014-01-16 酸化アルミニウム薄膜の形成方法 Active JP6039591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014005611A JP6039591B2 (ja) 2014-01-16 2014-01-16 酸化アルミニウム薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005611A JP6039591B2 (ja) 2014-01-16 2014-01-16 酸化アルミニウム薄膜の形成方法

Publications (2)

Publication Number Publication Date
JP2015135841A true JP2015135841A (ja) 2015-07-27
JP6039591B2 JP6039591B2 (ja) 2016-12-07

Family

ID=53767523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014005611A Active JP6039591B2 (ja) 2014-01-16 2014-01-16 酸化アルミニウム薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP6039591B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172163A (ja) * 1995-12-18 1997-06-30 Sharp Corp 半導体装置の製造方法
US5798555A (en) * 1996-11-27 1998-08-25 The Regents Of The University Of California Enhancement-depletion logic based on Ge mosfets
JP2001308319A (ja) * 2000-04-20 2001-11-02 Fujitsu Ltd 絶縁ゲート型化合物半導体装置
WO2009119103A1 (ja) * 2008-03-26 2009-10-01 国立大学法人東京大学 半導体基板、半導体装置、および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172163A (ja) * 1995-12-18 1997-06-30 Sharp Corp 半導体装置の製造方法
US5798555A (en) * 1996-11-27 1998-08-25 The Regents Of The University Of California Enhancement-depletion logic based on Ge mosfets
JP2001308319A (ja) * 2000-04-20 2001-11-02 Fujitsu Ltd 絶縁ゲート型化合物半導体装置
WO2009119103A1 (ja) * 2008-03-26 2009-10-01 国立大学法人東京大学 半導体基板、半導体装置、および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6016041586; Narayan Chandra Paul, 外4名: 'Oxidation of InAlAs and Its Application to Gate Insulator of InAlAs/InGaAs Metal Oxide Semiconductor' Japanese Journal of Applied Physics Vol. 44, No. 3, 2005, pp. 1174-1180 *

Also Published As

Publication number Publication date
JP6039591B2 (ja) 2016-12-07

Similar Documents

Publication Publication Date Title
US9818603B2 (en) Semiconductor devices and methods of manufacture thereof
JP4708426B2 (ja) 半導体基板を処理する方法
US20170338122A1 (en) Methods and Apparatus for Variable Selectivity Atomic Layer Etching
JP2014204122A (ja) グラフェン系の電界効果トランジスタ
JP2016139777A5 (ja) 半導体装置および半導体装置の作製方法
US10103027B2 (en) Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
JP2007088238A (ja) 半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法
JP2010505274A5 (ja)
TW201308427A (zh) 鍺氧化膜之形成方法及電子元件用材料
US9805968B2 (en) Vertical structure having an etch stop over portion of the source
JP6039591B2 (ja) 酸化アルミニウム薄膜の形成方法
Na et al. Elemental behaviors of InGaAs surface after treatment in aqueous solutions
US9466495B2 (en) Chemical dielectric formation for semiconductor device fabrication
JP5305989B2 (ja) 半導体装置の製造方法
KR102488508B1 (ko) 실리콘-함유 층들을 형성하는 방법들
KR102259187B1 (ko) 콘택 집적 및 선택적 실리사이드 형성 방법들
US20140248770A1 (en) Microwave-assisted heating of strong acid solution to remove nickel platinum/platinum residues
CN105826256B (zh) Cmos晶体管的形成方法
KR102553773B1 (ko) 반도체 디바이스에 구조를 형성하는 방법
US20220231137A1 (en) Metal cap for contact resistance reduction
TWI600164B (zh) 微電子結構及其形成方法(一)
US7989363B2 (en) Method for rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of dielectric films
JP2010153489A (ja) 半導体装置およびその製造方法
CN108346577B (zh) 半导体器件及其制造方法
US20140175566A1 (en) Converting a high dielectric spacer to a low dielectric spacer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161104

R150 Certificate of patent or registration of utility model

Ref document number: 6039591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150