JP5305989B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5305989B2 JP5305989B2 JP2009053130A JP2009053130A JP5305989B2 JP 5305989 B2 JP5305989 B2 JP 5305989B2 JP 2009053130 A JP2009053130 A JP 2009053130A JP 2009053130 A JP2009053130 A JP 2009053130A JP 5305989 B2 JP5305989 B2 JP 5305989B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxygen
- insulating film
- gate electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
を備えたことを特徴とする。
本発明の各実施形態を説明する前に、本発明の一実施形態による半導体装置の概要を説明する。
本発明の第1実施形態によるPMOSトランジスタの製造方法について、図1(a)乃至図3を参照して説明する。
HfClx + xH2O → Hf(OH)x + xHCl↑
を生じさせて、HfSiON層5bの表面に約0.5nmのHf(OH)x(x=1〜4)層(酸素含有金属層)6を形成する(図1(b)参照)。
Ti + xH2O → TiOx + xH2↑
をすることで生じたと考えられる。
2M−OH → M−O−M+H2O
これはOH基の濃度が高くなければ、脱水反応が生じにくいことを意味する。
本発明の第2実施形態によるPMOSトランジスタの製造方法について、図4を参照して説明する。
Hf + (x/2)H2O2 → Hf(OH)x
の反応を生じさせて、ハフニアからなる高誘電体層5cの表面に約0.5nmのHf(OH)x(x=1〜4)層(酸素含有金属層)6を形成する。その後、Ta2C膜の堆積を行い、Ta2C膜からなるゲート電極7aを形成する。その後、N2ガス中で300℃、30分間の熱処理を施す。このようにして作製したPMOSキャパシタのC−V特性の測定を行い、フラットバンド電圧の絶縁膜の膜厚依存性からTa2C膜からなるゲート電極7aの実効仕事関数を算出する。すると、実効仕事関数として約4.7Vの値が得られる。このPMOSキャパシタの構造をXPSとHR−RBSで評価したところ、Ta2Cのゲート電極7aと、ハフニアからなる高誘電体層5cの間に、酸化金属層11a(Ta2OyC層11a;Oは主にTaと結合)が形成されていることが確認される(図4)。このTa2OyC層11aは、熱処理の際にHf(OH)xが脱水反応を起こしてHfO2とH2Oとが生成される。さらにこのH2Oが、Ta2C膜中の、Cよりも電気陰性度の小さなTaと、下記のような反応
Ta2C + yH2O → Ta2OyC +yH2↑
をすることで生じたと考えられる。
のゲート電極7a側に酸化金属層11aを形成することで、PMOSキャパシタのゲート電極の実効仕事関数を増加させることができる。
本発明の第3実施形態によるCMOSトランジスタの製造方法について、図5(a)〜図7を参照して説明する。
本発明の第4実施形態によるCMOSトランジスタの製造方法について、図8(a)〜図10を参照して説明する。
本発明の第5実施形態によるCMOSトランジスタの製造方法について、図11(a)〜図12を参照して説明する。
HfO2 + yH2O → Hf(OH)x
により、N型ウェル領域2aのハフニア(HfO2)からなる高誘電体層5cの表面のみにHf(OH)x(x=1〜4)層(酸素含有金属層)6が形成される。
2a N型ウェル領域
2b P型ウェル領域
3 素子分離層
5 ゲート絶縁膜
5a 界面層(SiO2層)
5b 高誘電体層(HfSiON層)
5c 高誘電体層(ハフニア層)
5d 酸化ランタン層
6 Hf(OH)x層
6a Hf(NOx)y層
6b Al(OH)x層
7 ゲート電極(Ti膜)
7a ゲート電極(Ta2C膜)
7b TiN膜
7c 多結晶シリコン膜
10 HfOx層
10a 酸化アルミニウム層
11 酸素含有金属層(AlOx層)
11a 酸素含有金属層(Ta2OyC層)
11b 酸素含有金属層(酸素が含有されたTiN層)
12a P型ソース領域
12b P型ドレイン領域
13a P型エクステンション領域
13b P型エクステンション領域
14a P型不純物領域
14b P型不純物領域
16 ゲート側壁
17 フォトレスト
22a N型ソース領域
22b N型ドレイン領域
23a N型エクステンション領域
23b N型エクステンション領域
24a N型不純物領域
24b N型不純物領域
30 層間絶縁膜
Claims (7)
- 半導体領域上にゲート絶縁膜を形成するステップと、
Hf、Al、Zr、Ti、Ta、希土類元素、およびアルカリ土類元素の群から選択された第1金属元素と、OH基、NOx(x=1,2)基のうち少なくとも一つとを含有する酸素含有金属層を前記ゲート絶縁膜上に形成するステップと、
前記酸素含有金属層上に、Ta、Nb、Ti、Hf、Zr、および希土類元素の群から選択された第2金属元素を含むゲート電極膜を堆積するステップと、
前記ゲート電極膜を堆積した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱し、前記第1金属元素の酸化物の層と、前記第2金属元素の酸化物または窒化物の層との積層構造を前記ゲート絶縁膜と前記ゲート電極膜との間に形成するステップと、
を備えた半導体装置の製造方法。 - 半導体基板に設けられたN型半導体領域およびP型半導体領域にゲート絶縁膜を形成するステップと、
前記N型半導体領域の前記ゲート絶縁膜上にのみ、Hf、Al、Zr、Ti、Ta、希土類元素、およびアルカリ土類元素の群から選択された第1金属元素と、OH基、NOx(x=1,2)基のうち少なくとも一つとを含有する酸素含有金属層を形成するステップと、
前記N型半導体領域の前記酸素含有金属層上および前記P型半導体領域の前記ゲート絶縁膜上に、Ta、Nb、Ti、Hf、Zr、および希土類元素の群から選択された第2金属元素を含むゲート電極膜を形成するステップと、
前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱し、前記第1金属元素の酸化物の層と、前記第2金属元素の酸化物または窒化物の層との積層構造を前記ゲート絶縁膜と前記ゲート電極膜との間に形成するステップと、
を備えた半導体装置の製造方法。 - 前記第1金属元素は、その酸化物が、シリコン酸化物よりも誘電率が高い請求項1または2記載の半導体装置の製造方法。
- 前記酸素含有金属層はOH基を含み、前記酸素含有金属層を形成するステップは、
前記第1金属元素のハロゲン化物ガスを含む雰囲気に暴露するステップと、
H2O雰囲気に暴露するステップと、
を備えている請求項1乃至3のいずれかに記載の半導体装置の製造方法。 - 前記酸素含有金属層はOH基を含み、前記酸素含有金属層を形成するステップは、
前記第1金属元素を含む層を前記ゲート絶縁膜上に形成するステップと、
H2O2ガス雰囲気曝露、H2O2水溶液浸漬、オゾン水溶液浸漬のいずれかを施すステップと、
を備えている請求項1乃至3のいずれかに記載の半導体装置の製造方法。 - 前記ゲート絶縁膜は、最表面に前記第1金属元素と同じ金属の酸化物層を含み、
前記酸素含有金属層はOH基を含み、前記酸素含有金属層を形成するステップは、
前記酸化物層をH2O雰囲気に暴露するステップ、
を備えている請求項1乃至3のいずれかに記載の半導体装置の製造方法。 - 前記酸素含有金属層はNOx(x=1,2)基を含み、前記酸素含有金属層を形成するステップは、
前記第1金属元素とNOx(x=1,2)とを含む化合物の水溶液を前記ゲート絶縁膜上に塗布し、乾燥させるステップ、
を備えている請求項1乃至3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053130A JP5305989B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053130A JP5305989B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206137A JP2010206137A (ja) | 2010-09-16 |
JP5305989B2 true JP5305989B2 (ja) | 2013-10-02 |
Family
ID=42967299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053130A Expired - Fee Related JP5305989B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5305989B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9923077B2 (en) | 2015-04-17 | 2018-03-20 | Samsung Electronics Co., Ltd. | Methods of curing a dielectric layer for manufacture of a semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101686498B1 (ko) * | 2011-11-24 | 2016-12-14 | 유니버시티 오브 매니토바 | 금속성 막의 산화 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4434519B2 (ja) * | 2001-06-29 | 2010-03-17 | 株式会社ルネサステクノロジ | 半導体装置の製造法 |
JP2003273350A (ja) * | 2002-03-15 | 2003-09-26 | Nec Corp | 半導体装置及びその製造方法 |
JP4792716B2 (ja) * | 2004-07-06 | 2011-10-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP4938262B2 (ja) * | 2004-08-25 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7425497B2 (en) * | 2006-01-20 | 2008-09-16 | International Business Machines Corporation | Introduction of metal impurity to change workfunction of conductive electrodes |
JP2008091555A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2008251955A (ja) * | 2007-03-30 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-03-06 JP JP2009053130A patent/JP5305989B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9923077B2 (en) | 2015-04-17 | 2018-03-20 | Samsung Electronics Co., Ltd. | Methods of curing a dielectric layer for manufacture of a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2010206137A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8643113B2 (en) | Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer | |
KR100618815B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
US9281373B2 (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
JP5375362B2 (ja) | 半導体装置の製造方法 | |
US20120129330A1 (en) | Semiconductor devices employing high-k dielectric layers as a gate insulating layer and methods of fabricating the same | |
TWI591826B (zh) | 具有雙重工作函數閘極堆疊的半導體裝置及其製造方法 | |
CN107958872A (zh) | 半导体器件及其形成方法 | |
CN103854983B (zh) | P型mosfet的制造方法 | |
JP2008060538A (ja) | 半導体装置およびその製造方法 | |
JP2008300779A (ja) | 半導体装置及びその製造方法 | |
JP2005079223A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI485809B (zh) | 互補式金氧半導體裝置及製作方法 | |
TW201208041A (en) | Semiconductor device and manufacturing method thereof | |
TWI619176B (zh) | 半導體裝置的製造方法、高介電常數介電結構及其製造方法 | |
CN103855014B (zh) | P型mosfet及其制造方法 | |
JP2010177265A (ja) | 半導体装置の製造方法 | |
JP5305989B2 (ja) | 半導体装置の製造方法 | |
CN108258028B (zh) | 半导体结构及其形成方法 | |
JP5387173B2 (ja) | 半導体装置及びその製造方法 | |
KR100712523B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
JP2009111072A (ja) | 半導体装置及びその製造方法 | |
JP2011171737A (ja) | 半導体装置及びその製造方法 | |
JP4145272B2 (ja) | 半導体装置の製造方法 | |
JP2006253267A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
LAPS | Cancellation because of no payment of annual fees |