JP2015119084A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015119084A JP2015119084A JP2013262423A JP2013262423A JP2015119084A JP 2015119084 A JP2015119084 A JP 2015119084A JP 2013262423 A JP2013262423 A JP 2013262423A JP 2013262423 A JP2013262423 A JP 2013262423A JP 2015119084 A JP2015119084 A JP 2015119084A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor substrate
- manufacturing
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 トレンチの底面を含む範囲にp型領域を形成するための新たな方法を提案する。
【解決手段】 ゲートトレンチ34を有し、トレンチ34の底面を含む範囲にp型領域32が形成されている半導体装置10の製造方法であって、半導体基板にトレンチ34を形成する工程と、トレンチ34内であってトレンチ34の底面近傍にボロン含有層35を形成する工程と、熱処理によって、ボロン含有層35から半導体基板にボロンを拡散させる工程を有する。
【選択図】図5
【解決手段】 ゲートトレンチ34を有し、トレンチ34の底面を含む範囲にp型領域32が形成されている半導体装置10の製造方法であって、半導体基板にトレンチ34を形成する工程と、トレンチ34内であってトレンチ34の底面近傍にボロン含有層35を形成する工程と、熱処理によって、ボロン含有層35から半導体基板にボロンを拡散させる工程を有する。
【選択図】図5
Description
本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献1には、ゲートトレンチの底面を含む範囲にp型領域が形成されているMOSFETの製造方法が開示されている。このようにp型領域を形成することで、MOSFETの耐圧向上を図ることができる。
特許文献1の技術では、トレンチの底面に向けてp型不純物を注入することで、p型フローティング領域を形成する。しかしながら、このp型不純物の注入の際に、トレンチの側面にもp型不純物が注入される。トレンチの側面に接する範囲には、電子が流れるチャネル(反転層)が形成される領域(以下、チャネル領域という)と、チャネル領域の下側のドリフト領域が形成されている。チャネル領域に不純物が注入されると、チャネル領域に欠陥が形成されるため、チャネルの移動度が低下する。このため、MOSFETのオン電圧が上昇してしまう。また、チャネルにおける不純物濃度が安定しないため、量産時にゲート閾値電圧のばらつきが大きくなる。また、チャネル領域の下側のドリフト領域に不純物が注入されると、MOSFETがオフしているときにドレインとソースの間で漏れ電流が流れやすくなる。また、MOSFETがオフしている際にはトレンチゲートの近傍のドリフト領域に電界が集中しやすいので、この領域に欠陥が形成されているとアバランシェ耐量が低下する。このように、トレンチの側面にp型不純物が注入されることで、種々の問題が生じる。したがって、本明細書では、トレンチの底面を含む範囲にp型領域を形成するための新たな方法を提案する。
本明細書は、ゲートトレンチを有し、トレンチの底面を含む範囲にp型領域が形成されている半導体装置の製造方法を提供する。この方法は、半導体基板にトレンチを形成する工程と、トレンチ内であってトレンチの底面近傍にボロン含有層を形成する工程と、熱処理によって、ボロン含有層から半導体基板にボロンを拡散させる工程を有する。
この方法では、トレンチ内の底面側にボロン含有層を形成し、そのボロン含有層から半導体基板内にボロンを拡散させることでトレンチの底面にp型領域を形成する。このため、上述したp型不純物の注入による問題を防止することができる。
以下の実施例の特徴について、以下に列記する。なお、以下の特徴は、いずれも独立して有用な特徴である。
(特徴1)ボロンを拡散させる工程の後にボロン含有層を除去する。
(特徴2)ボロン含有層がボロンを含有するポリシリコン層であり、ボロンを拡散させる工程の熱処理において、ポリシリコン層を酸化させることでトレンチ内に酸化膜層を形成する。この場合、ポリシリコン層内にボイドが形成されるようにポリシリコン層を形成することが好ましい。
(特徴3)ボロン含有層が絶縁層である。
(特徴1)ボロンを拡散させる工程の後にボロン含有層を除去する。
(特徴2)ボロン含有層がボロンを含有するポリシリコン層であり、ボロンを拡散させる工程の熱処理において、ポリシリコン層を酸化させることでトレンチ内に酸化膜層を形成する。この場合、ポリシリコン層内にボイドが形成されるようにポリシリコン層を形成することが好ましい。
(特徴3)ボロン含有層が絶縁層である。
図1に示す半導体装置10は、SiCからなる半導体基板12を有している。半導体基板12の表面には、表面電極14が形成されている。半導体基板12の裏面には、裏面電極18が形成されている。
半導体基板12には、ソース領域22、ボディコンタクト領域24、ボディ領域26、ドリフト領域28、ドレイン領域30、p型フローティング領域32、ゲートトレンチ34が形成されている。
ソース領域22は、高濃度にn型不純物を含むn型領域である。ソース領域22は、半導体基板12の上面に露出する範囲に形成されている。ソース領域22は、表面電極14に対してオーミック接続されている。
ボディコンタクト領域24は、高濃度にp型不純物を含むp型領域である。ボディコンタクト領域24は、ソース領域22が形成されていない位置において半導体基板12の上面に露出するように形成されている。ボディコンタクト領域24は、表面電極14に対してオーミック接続されている。
ボディ領域26は、低濃度にp型不純物を含むp型領域である。ボディ領域26のp型不純物濃度は、ボディコンタクト領域24のp型不純物濃度よりも低い。ボディ領域26は、ソース領域22及びボディコンタクト領域24の下側に形成されており、これらの領域に接している。
ドリフト領域28は、低濃度にn型不純物を含むn型領域である。ドリフト領域28のn型不純物濃度は、ソース領域22のn型不純物濃度よりも低い。ドリフト領域28は、ボディ領域26の下側に形成されている。ドリフト領域28は、ボディ領域26に接しており、ボディ領域26によってソース領域22から分離されている。
ドレイン領域30は、高濃度にn型不純物を含むn型領域である。ドレイン領域30のn型不純物濃度は、ドリフト領域28のn型不純物濃度よりも高い。ドレイン領域30は、ドリフト領域28の下側に形成されている。ドレイン領域30は、ドリフト領域28に接しており、ドリフト領域28によってボディ領域26から分離されている。ドレイン領域30は、半導体基板12の下面に露出する範囲に形成されている。ドレイン領域30は、裏面電極18に対してオーミック接続されている。
半導体基板12の上面には、複数のゲートトレンチ34が形成されている。各ゲートトレンチ34は、ソース領域22とボディ領域26を貫通し、ドリフト領域28に達するように形成されている。各ゲートトレンチ34内には、ボトム絶縁層34aと、ゲート絶縁膜34bと、ゲート電極34cが形成されている。ボトム絶縁層34aは、ゲートトレンチ34の底部に形成された厚い絶縁層である。ボトム絶縁層34aの上側のゲートトレンチ34の側面は、ゲート絶縁膜34bによって覆われている。ボトム絶縁層34aの上側のゲートトレンチ34内には、ゲート電極34cが形成されている。ゲート電極34cは、半導体基板12の表面からボディ領域26よりも深い位置まで伸びている。ゲート電極34cは、ゲート絶縁膜34bを介して、ソース領域22、ボディ領域26及びドリフト領域28と対向している。ゲート電極34cは、ゲート絶縁膜34b及びボトム絶縁層34aによって、半導体基板12から絶縁されている。ゲート電極34cの上面は、絶縁層34dによって覆われている。絶縁層34dによって、ゲート電極34cは表面電極14から絶縁されている。
p型フローティング領域32は、半導体基板12内であって、各ゲートトレンチ34の底面に接する範囲に形成されている。p型フローティング領域32の周囲は、ドリフト領域28に囲まれている。各p型フローティング領域32は、ドリフト領域28によって、互いに分離されている。
上述した構成によって、半導体基板12内には、MOSFETが形成されている。ゲート電極34cにゲート閾値以上のゲート電圧を印加することで、ゲート絶縁膜34b近傍のボディ領域26(すなわち、図1のチャネル領域26a)にチャネルが形成される。チャネルが形成されることで、電子が、ソース領域22からドリフト領域28に流れることが可能なる。ゲート電圧を閾値以下に低下させると、チャネルが消失し、ソース領域22からドリフト領域28に電子が流れなくなる。すなわち、MOSFETがオフする。MOSFETがオフすると、ボディ領域26とドリフト領域28の境界部からドリフト領域28内に空乏層が延びる。また、p型フローティング領域32とドリフト領域28の境界部からもドリフト領域28内に空乏層が延びる。このように、p型フローティング領域32によってドリフト領域28内に空乏層が延びることが促進されるため、半導体装置10は耐圧が高い。
半導体装置10の製造工程において、チャネル領域26aに欠陥が多く形成されると、チャネルの移動度の低下、ゲート閾値のばらつき等の問題が生じる。また、チャネル領域26aの下側のドリフト領域28a(すなわち、ゲートトレンチ34近傍のドリフト領域28)に欠陥が多く形成されると、ドレイン‐ソース間のリーク電流の増加や、アバランシェ耐量の低下の問題が生じる。しかしながら、本明細書では、以下の製造方法によりこれらの問題を防止する。なお、以下に開示する各製造方法は、何れも、p型フローティング領域32の形成方法に特徴を有するので、これ以外の工程については説明を適宜省略する。
まず、図2に示すように、ソース領域22、ボディコンタクト領域24、ボディ領域26、ドリフト領域28及びドレイン領域30が形成されている半導体基板12の上面に、ゲートトレンチ34を形成する。すなわち、半導体基板12の上面に酸化膜マスクを形成し、酸化膜マスクを介したRIEによって半導体基板12を部分的にエッチングする。これによって、ソース領域22とボディ領域26を貫通し、ドリフト領域28に達するようにゲートトレンチ34を形成する。酸化膜マスクはその後除去する。
次に、図3に示すように、半導体基板12上にB(ボロン)を含有するBドープポリシリコン層35を形成する。Bドープポリシリコン層35は、BH3等のBを含有するガスを用いたCVD法によって成膜する。これによって、ゲートトレンチ34内がBドープポリシリコン層35によって充填されるとともに、半導体基板12上にもBドープポリシリコン層35が形成される。
次に、RIE等のドライエッチングによって、Bドープポリシリコン層35をエッチングする。このとき、SiCをエッチングし難いエッチングガスを用いることで、Bドープポリシリコン層35を選択的にエッチングする。これによって、図4に示すように、半導体基板12上のBドープポリシリコン層35を除去するとともに、ゲートトレンチ34内のBドープポリシリコン層35を部分的に除去する。ゲートトレンチ34内には、ボディ領域26よりも下側(ゲートトレンチ34の底面側)にのみBドープポリシリコン層35を残存させる。
次に、減圧雰囲気、窒素雰囲気、またはアルゴン雰囲気等の非酸化雰囲気下で、半導体基板12をアニールする。これによって、図5に示すように、Bドープポリシリコン層35から半導体基板12内にBを拡散させる。これによって、ゲートトレンチ34の底面を含む範囲内に、p型フローティング領域32が形成される。Bドープポリシリコン層35がゲートトレンチ34の底面近傍にのみ存在しているので、p型フローティング領域32はゲートトレンチ34の底面近傍にのみ形成される。
p型フローティング領域32を形成したら、RIE等によってBドープポリシリコン層35を除去する。その後、その他の必要な構造を形成することで、図1の半導体装置10が完成する。
なお、上述した実施例1の製造方法において、Bドープポリシリコン層35に代えて、Bを含有する他の層(導体層、半導体層または絶縁層(例えば、SOG膜等))を使用してもよい。
実施例2の製造方法では、実施例1の製造方法と同様にして、図4のように加工する。次に、酸素ガス100%等の酸化雰囲気下で半導体基板12をアニールする。これによって、図6に示すように、Bドープポリシリコン層35から半導体基板12内にBを拡散させる。また、図6に示すように、Bドープポリシリコン層35全体を酸化させる。このとき、半導体基板12の上面及びゲートトレンチ34の側面(すなわち、SiCの表面)にも、薄い酸化膜36が形成される。
次に、HF等を用いたウェットエッチングによって、図7に示すように酸化膜36を除去する。ゲートトレンチ34の底部には、Bドープポリシリコン層35が酸化することで形成された絶縁層35を残存させる。残存させた絶縁層35は、図1のボトム絶縁層34aとして使用する。すなわち、実施例2の製造方法では、Bドープポリシリコン層35が酸化することで形成された絶縁層35を、半導体装置10の一部として利用する。このため、実施例2の製造方法によれば、より効率的に半導体装置10を製造することができる。その後、その他の必要な構造を形成することで、図1の半導体装置10が完成する。
なお、実施例2の製造方法では、Bドープポリシリコン層35を酸化して絶縁層35を形成する際に、絶縁層35の体積が増加する。したがって、図3に示すように、ゲートトレンチ34の中心近傍にボイド40が形成されるようにBドープポリシリコン層35を形成してもよい。このようにBドープポリシリコン層35内にボイド40を形成することで、絶縁層35の体積が増加する際に、絶縁層35内で高い応力が生じることを抑制することができる。
実施例3の製造方法では、Bドープポリシリコン層35に代えて、Bを含有するBドープ絶縁層を形成する。Bドープ絶縁層は、BH3等のBを含有するガスを用いたCVD法によって製膜する。若しくは、Bドープ絶縁層をSOGによって形成してもよい。その後、図8に示すように、Bドープ絶縁層44をエッチバックする。ここでは、ボディ領域26よりも深い位置にのみBドープ絶縁層44を残存させる。
次に、減圧雰囲気、窒素雰囲気、またはアルゴン雰囲気等の非酸化雰囲気下で、半導体基板12をアニールする。これによって、図9に示すように、Bドープ絶縁層44から半導体基板12内にBを拡散させる。これによって、ゲートトレンチ34の底面を含む範囲内に、p型フローティング領域32が形成される。また、Bドープ絶縁層44は、図1のボトム絶縁層34aとして使用する。すなわち、実施例3の製造方法では、Bドープ絶縁層44を、半導体装置10の一部として利用する。このため、実施例3の製造方法では、より効率的に半導体装置10を製造することができる。その後、その他の必要な構造を形成することで、図1の半導体装置10が完成する。
以上に説明した実施例1〜3の製造方法では、ゲートトレンチ34の底面近傍に形成されたBドープ層からの拡散によってp型フローティング領域32が形成される。ゲートトレンチ34の側面に不純物がイオン注入されることがないので、これらの側面近傍の半導体層(すなわち、チャネル領域26a及びドリフト領域28a)に欠陥が生じ難い。したがって、この製造方法によれば、ゲートトレンチ34の側面へのイオン注入に起因する問題を防止することができる。
なお、実施例1〜3において、カーボンキャップ(半導体基板12の表面を覆うカーボン層)が形成された状態で、半導体基板12のアニールを行ってもよい。これによって、半導体基板12を構成するSiC中のSiが昇華することを抑制することができる。
(参考例)
次に、参考例の半導体装置の製造方法について説明する。この製造方法では、実施例1の製造方法と同様にして、図4のように加工する。次に、図10に示すように、Bドープポリシリコン層35の上側のゲートトレンチ34内に、ボトム絶縁層34a、ゲート絶縁膜34b及びゲート電極34cを形成する。その後、その他の必要な構造を形成することで、参考例の半導体装置が完成する。すなわち、Bドープポリシリコン層35は、参考例の半導体装置の一部となる。この半導体装置では、Bドープポリシリコン層35が、p型フローティング領域として機能する。すなわち、MOSFETがオフしている際には、Bドープポリシリコン層35からドリフト領域28内に空乏層が広がる。これによって、MOSFETの耐圧向上が図られる。また、この製造方法でも、ゲートトレンチ34の側面に不純物がイオン注入されないので、ゲートトレンチ34の側面へのイオン注入に起因する問題を防止することができる。
次に、参考例の半導体装置の製造方法について説明する。この製造方法では、実施例1の製造方法と同様にして、図4のように加工する。次に、図10に示すように、Bドープポリシリコン層35の上側のゲートトレンチ34内に、ボトム絶縁層34a、ゲート絶縁膜34b及びゲート電極34cを形成する。その後、その他の必要な構造を形成することで、参考例の半導体装置が完成する。すなわち、Bドープポリシリコン層35は、参考例の半導体装置の一部となる。この半導体装置では、Bドープポリシリコン層35が、p型フローティング領域として機能する。すなわち、MOSFETがオフしている際には、Bドープポリシリコン層35からドリフト領域28内に空乏層が広がる。これによって、MOSFETの耐圧向上が図られる。また、この製造方法でも、ゲートトレンチ34の側面に不純物がイオン注入されないので、ゲートトレンチ34の側面へのイオン注入に起因する問題を防止することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
14:表面電極
18:裏面電極
22:ソース領域
24:ボディコンタクト領域
26:ボディ領域
26a:チャネル領域
28:ドリフト領域
28a:ドリフト領域
30:ドレイン領域
32:p型フローティング領域
34:ゲートトレンチ
34a:ボトム絶縁層
34b:ゲート絶縁膜
34c:ゲート電極
34d:絶縁層
35:Bドープポリシリコン層
36:酸化膜
12:半導体基板
14:表面電極
18:裏面電極
22:ソース領域
24:ボディコンタクト領域
26:ボディ領域
26a:チャネル領域
28:ドリフト領域
28a:ドリフト領域
30:ドレイン領域
32:p型フローティング領域
34:ゲートトレンチ
34a:ボトム絶縁層
34b:ゲート絶縁膜
34c:ゲート電極
34d:絶縁層
35:Bドープポリシリコン層
36:酸化膜
Claims (1)
- ゲートトレンチを有し、トレンチの底面を含む範囲にp型領域が形成されている半導体装置の製造方法であって、
半導体基板にトレンチを形成する工程と、
トレンチ内であってトレンチの底面近傍にボロン含有層を形成する工程と、
熱処理によって、ボロン含有層から半導体基板にボロンを拡散させる工程、
を有する製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013262423A JP2015119084A (ja) | 2013-12-19 | 2013-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013262423A JP2015119084A (ja) | 2013-12-19 | 2013-12-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015119084A true JP2015119084A (ja) | 2015-06-25 |
Family
ID=53531556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013262423A Pending JP2015119084A (ja) | 2013-12-19 | 2013-12-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015119084A (ja) |
-
2013
- 2013-12-19 JP JP2013262423A patent/JP2015119084A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
TWI496290B (zh) | Semiconductor device and manufacturing method thereof | |
JP4761942B2 (ja) | 半導体装置 | |
CN103959476B (zh) | 半导体器件及其制造方法 | |
JP5136578B2 (ja) | 半導体装置 | |
JP6056623B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20150115314A1 (en) | Semiconductor device and manufacturing method of the same | |
JPWO2014115280A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
WO2015098167A1 (ja) | 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置 | |
JP5767869B2 (ja) | 半導体装置の製造方法 | |
US20160149029A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2018537859A (ja) | 半導体装置およびその製造方法 | |
JP2013201361A (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201511135A (zh) | 半導體裝置之製造方法 | |
JP5807653B2 (ja) | 半導体装置の製造方法 | |
TW200945586A (en) | Semiconductor device and method of manufacturing the same | |
JP2008124362A (ja) | 半導体装置とその製造方法 | |
JP6092680B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018064070A (ja) | 半導体装置の製造方法 | |
JP2015119084A (ja) | 半導体装置の製造方法 | |
JP2016076729A (ja) | 半導体装置 | |
CN105322003A (zh) | 绝缘栅双极型晶体管及其制备方法 | |
JP2021034526A (ja) | スイッチング素子の製造方法 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 |