JP2013201361A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013201361A JP2013201361A JP2012069802A JP2012069802A JP2013201361A JP 2013201361 A JP2013201361 A JP 2013201361A JP 2012069802 A JP2012069802 A JP 2012069802A JP 2012069802 A JP2012069802 A JP 2012069802A JP 2013201361 A JP2013201361 A JP 2013201361A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- trench
- adjacent
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体基板3には、トレンチ19間における幅方向所定領域において、トレンチ19の上端部よりも底部が深い位置となるように溝状に形成された段差部40が設けられている。さらに、P型チャンネル層17の表面側において、各トレンチ19から離れた中間位置且つ、段差部40における幅方向中間位置に、裏面側に凹む凹状に形成された溝部27が形成され、この溝部27内には、絶縁層29が埋め込まれている。P型チャンネル層17における溝部27の下部領域は、深さ方向所定領域Rよりも深い位置にまで及ぶパンチスルーストッパー層31として構成されている。
【選択図】図2
Description
このように、各トレンチ間の中央部付近に溝部を形成した後に不純物を注入するようにしているので、エネルギーをそれほど高くしなくとも不純物を深い領域に打ち込むことができ、打ち込み時に不純物がチャンネル領域まで広がることが抑えられ、閾値電圧やオン抵抗の上昇を抑えることができる。
以下、本発明の第1実施形態について、詳細に説明する。
本発明の半導体装置1の製造方法では、まず、N+型ドレイン層13、N型ドリフト層15が形成されているシリコン基板(半導体基板3)上に、トレンチゲート構造、トレンチ19を形成する。次に、このトレンチ19内に、トレンチ19の底面及び側面を少なくとも覆うようにゲート絶縁膜21を形成する。そして、トレンチ19内にゲート電極23を埋め込み、さらに絶縁膜で覆う。
このように、各トレンチ19間の中央部付近に溝部27を形成した後に不純物を注入するようにしているので、エネルギーをそれほど高くしなくとも不純物を深い領域に打ち込むことができ、打ち込み時に不純物がチャンネル領域まで広がることが抑えられ、閾値電圧やオン抵抗の上昇を抑えることができる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
3…半導体基板
11…ドレイン電極
13…N+型ドレイン層
15…N型ドリフト層(第1導電型の第1半導体層)
17…P型チャンネル層(第2導電型の第2半導体層)
19…トレンチ
21…ゲート絶縁膜
23…ゲート電極
25…N+型ソース層(第1導電型の第3半導体層)
27…溝部
29…絶縁層
31…パンチスルーストッパー層
32…RCP層(コンタクト層)
33…トレンチコンタクト
35…PSG膜
37…ソース電極
38…PSG膜
39…酸化膜
40…段差部
40a…段差部の底部
41…Oxエッチングマスク
Claims (6)
- 所定の表面と裏面とを備えた半導体基板と、
前記半導体基板内に設けられた第1導電型の第1半導体層と、
前記半導体基板の前記表面側から掘り下げられて形成される複数のトレンチと、
前記トレンチの底面及び側面に形成されたゲート絶縁膜と、
前記トレンチ内において前記ゲート絶縁膜よりも内側に形成されたゲート電極と、
複数の前記トレンチにおけるトレンチ間において、前記第1半導体層上に形成された第2導電型の第2半導体層と、
前記表面側において前記トレンチに隣接して設けられた第1導電型の第3半導体層と、を備え、
前記トレンチは、深さ方向所定領域が前記第2半導体層と隣接し、その隣接位置よりも深い位置に設けられた底部が前記第1半導体層に隣接するように構成され、前記深さ方向所定領域よりも前記表面側において前記第3半導体層と隣接するように構成されており、
前記半導体基板には、トレンチ間における幅方向所定領域において、前記トレンチの上端部よりも底部が深い位置となるように溝状に形成された段差部が設けられ、
前記第2半導体層の前記表面側において、各トレンチから離れた中間位置且つ、前記段差部における幅方向中間位置に、前記裏面側に凹む凹状に形成された溝部が形成され、
前記溝部内には、絶縁層が埋め込まれており、
前記段差部の上端部に隣接して前記第3半導体層が形成され、
前記段差部の底部に隣接して前記第2半導体層が形成されており、
前記第2半導体層における前記溝部の下部領域は、前記深さ方向所定領域よりも深い位置にまで及ぶパンチスルーストッパー層として構成されていることを特徴とする半導体装置。 - 前記段差部の底部に隣接する領域は、前記第2半導体層の他の部位よりも不純物濃度が高く設定されるコンタクト層が形成されており、
前記パンチスルーストッパー層は、前記コンタクト層よりも不純物濃度が低く設定されていることを特徴とする請求項1に記載の半導体装置。 - 前記第3半導体層の側壁面の一部は、前記段差部に隣接して設けられており、前記段差部の側壁面は逆テーパ形状に構成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記溝部の幅は、前記各トレンチ間の距離の24%未満であることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置。
- 所定の表面と裏面とを備えた半導体基板内に第1導電型の第1半導体層を形成する工程と、
前記半導体基板の前記表面側から掘り下げて複数のトレンチを形成する工程と、
前記トレンチの底面及び側面にゲート絶縁膜を形成する工程と、
前記トレンチ内において前記ゲート絶縁膜よりも内側にゲート電極を形成する工程と、
複数の前記トレンチにおけるトレンチ間において、前記第1半導体層上に第2導電型の第2半導体層を形成する工程と、
前記表面側において前記トレンチに隣接するように第1導電型の第3半導体層を形成する工程と、を含み、
前記トレンチの深さ方向所定領域を前記第2半導体層と隣接させ、その隣接位置よりも深い位置に設けられた前記トレンチの底部を前記第1半導体層に隣接するように形成し、且つ、前記トレンチを前記深さ方向所定領域よりも前記表面側において前記第3半導体層と隣接するように形成し、
前記半導体基板のトレンチ間における幅方向所定領域において、前記トレンチの上端部よりも底部が深い位置となるように溝状に段差部を形成する工程と、
前記第2半導体層の前記表面側において、各トレンチから離れた中間位置且つ、前記段差部における幅方向中間位置に、前記裏面側に凹状に凹む溝部を形成する工程と、
前記第2半導体層における前記溝部の下部領域且つ、前記深さ方向所定領域よりも深い位置へ不純物を注入してパンチスルーストッパー層を形成する工程と、
前記不純物を注入した後に、前記溝部内に絶縁層を埋め込む工程と、を有していることを特徴とする半導体装置の製造方法。 - 前記第3半導体層の側壁面の一部を、前記段差部に隣接するように形成するとともに、前記段差部の側壁面を逆テーパ形状に形成することを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069802A JP5807597B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069802A JP5807597B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013201361A true JP2013201361A (ja) | 2013-10-03 |
JP5807597B2 JP5807597B2 (ja) | 2015-11-10 |
Family
ID=49521333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069802A Expired - Fee Related JP5807597B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5807597B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015072052A1 (ja) * | 2013-11-13 | 2015-05-21 | 三菱電機株式会社 | 半導体装置 |
US10026807B2 (en) | 2016-05-16 | 2018-07-17 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2019054300A (ja) * | 2019-01-11 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
US10256229B2 (en) | 2015-12-11 | 2019-04-09 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method |
JP2019057603A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
US10586862B2 (en) | 2015-08-11 | 2020-03-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN113410302A (zh) * | 2020-03-17 | 2021-09-17 | 株式会社东芝 | 半导体装置 |
CN116403910A (zh) * | 2023-05-29 | 2023-07-07 | 深圳市威兆半导体股份有限公司 | 碳化硅mosfet器件及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324196A (ja) * | 2002-04-30 | 2003-11-14 | Nec Electronics Corp | 縦型mosfetとその製造方法 |
-
2012
- 2012-03-26 JP JP2012069802A patent/JP5807597B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324196A (ja) * | 2002-04-30 | 2003-11-14 | Nec Electronics Corp | 縦型mosfetとその製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015072052A1 (ja) * | 2013-11-13 | 2015-05-21 | 三菱電機株式会社 | 半導体装置 |
US10586862B2 (en) | 2015-08-11 | 2020-03-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10256229B2 (en) | 2015-12-11 | 2019-04-09 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method |
US10026807B2 (en) | 2016-05-16 | 2018-07-17 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US10381436B2 (en) | 2016-05-16 | 2019-08-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2019057603A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2019054300A (ja) * | 2019-01-11 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
CN113410302A (zh) * | 2020-03-17 | 2021-09-17 | 株式会社东芝 | 半导体装置 |
JP2021150375A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
JP7319496B2 (ja) | 2020-03-17 | 2023-08-02 | 株式会社東芝 | 半導体装置 |
CN116403910A (zh) * | 2023-05-29 | 2023-07-07 | 深圳市威兆半导体股份有限公司 | 碳化硅mosfet器件及其制造方法 |
CN116403910B (zh) * | 2023-05-29 | 2023-08-22 | 深圳市威兆半导体股份有限公司 | 碳化硅mosfet器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5807597B2 (ja) | 2015-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6418340B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
JP6741070B2 (ja) | 半導体装置およびその製造方法 | |
JP6881463B2 (ja) | Rc−igbtおよびその製造方法 | |
US8901573B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2009119735A1 (ja) | 半導体装置およびその製造方法 | |
JP5136578B2 (ja) | 半導体装置 | |
JP6179409B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
JP2013258327A (ja) | 半導体装置及びその製造方法 | |
JP2009289904A (ja) | 半導体装置 | |
US9853099B1 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
US9018701B2 (en) | Avalanche capability improvement in power semiconductor devices using three masks process | |
JP2011204808A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016025177A (ja) | スイッチング素子 | |
JP2016096288A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
US9224806B2 (en) | Edge termination structure with trench isolation regions | |
JP2009141185A (ja) | 半導体装置及びその製造方法 | |
JP5034151B2 (ja) | 半導体装置およびその製造方法 | |
JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150824 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5807597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |