JP2015115543A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2015115543A JP2015115543A JP2013258350A JP2013258350A JP2015115543A JP 2015115543 A JP2015115543 A JP 2015115543A JP 2013258350 A JP2013258350 A JP 2013258350A JP 2013258350 A JP2013258350 A JP 2013258350A JP 2015115543 A JP2015115543 A JP 2015115543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- current blocking
- blocking layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 372
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 80
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 230000000903 blocking effect Effects 0.000 claims description 226
- 238000000137 annealing Methods 0.000 claims description 96
- 239000010408 film Substances 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 20
- 239000007769 metal material Substances 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 662
- 239000011241 protective layer Substances 0.000 description 22
- 229910002704 AlGaN Inorganic materials 0.000 description 19
- 239000012298 atmosphere Substances 0.000 description 16
- 238000000605 extraction Methods 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000012795 verification Methods 0.000 description 15
- 238000002955 isolation Methods 0.000 description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 239000011261 inert gas Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 229910017755 Cu-Sn Inorganic materials 0.000 description 2
- 229910017927 Cu—Sn Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- HECLRDQVFMWTQS-UHFFFAOYSA-N Dicyclopentadiene Chemical compound C1C2C3CC=CC3C1C=C2 HECLRDQVFMWTQS-UHFFFAOYSA-N 0.000 description 1
- 229910002677 Pd–Sn Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Abstract
【課題】高電流を供給した場合であっても、電流供給部近傍の領域に電流が集中することが防止された半導体発光素子を実現する。【解決手段】 本発明の半導体発光素子は、基板上に、ｐ型半導体層、発光層及びｎ型半導体層を含む半導体層を有してなり、半導体層の一部上面に接触して形成され、電流供給線と連結される電流供給部を含む第一電極と、電流供給部の非形成領域の鉛直下方の一部領域に形成され、半導体層の一部底面に接触し、発光層からの射出光を反射させる材料で形成された第二電極と、電流供給部の鉛直下方を含む領域に形成され、半導体層の一部底面に接触する第一電流遮断層とを有し、第一電流遮断層と半導体層との接触箇所における接触抵抗が、第二電極と半導体層との接触箇所における接触抵抗よりも高い。【選択図】 図１Ａ
Description
本発明は、基板上に、ｐ型半導体層、発光層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子に関する。また、本発明はこのような半導体発光素子の製造方法に関する。
従来の半導体発光素子として、例えば下記特許文献１には、図９に示す構造が開示されている。
図９は、特許文献１に開示された半導体発光素子の断面図を模式的に示したものである。従来の半導体発光素子１００は、支持基板１０１上に、ボンディング層１０２、反射電極１０３、オーミック接触層１０４、電流遮断層１０５、アイソレーション層１０６、半導体層１０７及びｎ側電極１０８を備えて構成される。半導体層１０７は、ｐ型半導体層１１１、発光層１１２及びｎ型半導体層１１３が下からこの順に積層されて構成されている。
以下では、支持基板１０１の基板面に平行な平面をＸ−Ｙ平面とし、この平面に垂直な方向をＺ方向と規定する。なお、図９に示す半導体発光素子１００は、紙面上向き（Ｚ方向）に光が取り出される素子である。
ボンディング層１０２は、支持基板１０１と反射電極１０３を貼り合わせる際に、両者の密着性を高めるために設けられた導電性材料であり、例えばハンダ等で構成される。反射電極１０３は、高い反射率を有する金属又は合金で形成されており、発光層１１２から支持基板１０１側（紙面下向き）に射出された光を当該反射電極１０３上で反射させることで、ｎ側電極１０８側に形成された光取り出し面に導く。これにより、光取り出し効率を高める効果が得られる。
電流遮断層１０５は、ｎ側電極１０８の鉛直下方の位置において、半導体層１０７の底面に接触するように形成されており、絶縁性材料又は半導体層１０７との間でショットキー接触を形成する材料で形成される。特許文献１によれば、この電流遮断層１０５としては、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯｘ、Ｔｉ、Ａｌ、Ｃｒのうちの少なくとも１つを含む構成であればよいという記述がされている。
アイソレーション層１０６は、隣接する半導体層１０７を素子単位で分離したときの、隣接素子間の絶縁性を確保する目的で設けられた絶縁層であり、例えば、ＳｉＯ２、ＳｉＮ、又はＡｌ２Ｏ３等で形成される。
オーミック接触層１０４は、ＩＴＯ等の光透過性を有した導電性酸化膜で構成される。オーミック接触層１０４は、反射電極１０３の上層に形成されており、上面の一部が半導体層１０７の底面に接触している。より詳細には、オーミック接触層１０４は、ｎ側電極１０８の鉛直下方の位置においては半導体層１０７と接触せずにアイソレーション層１０６又は電流遮断層１０５と接触しており、鉛直上方にｎ側電極１０８が形成されていない領域の一部においては半導体層１０７と接触している。オーミック接触層１０４は、半導体層１０７と接触する箇所において、半導体層１０７との間でオーミック接触が形成されている。
図９に示すように、半導体発光素子１００は、ｎ側電極１０８の鉛直下方の領域において、反射電極１０３やオーミック接触層１０４よりも高抵抗を示す電流遮断層１０５又はアイソレーション層１０６を半導体層１０７の底面に接触させている。これによって、ｎ側電極１０８の鉛直下方に位置する半導体層１０７の領域内において、鉛直方向（Ｚ方向）に電流が集中的に流れるのを緩和でき、発光層１１２内を流れる電流を水平方向（ＸＹ平面に平行な方向）に拡げて、発光層１１２内の広範囲で発光させて光出力を高める効果が得られる。
ところで、近年、半導体発光素子は従来よりも更に高い光出力が要求されるようになってきており、これに伴って、高い電流を供給しても安定的に高出力の光を発光する素子が求められている。
本発明者の鋭意研究により、従来の構成では、高い電流を注入した場合、電流供給線（ボンディングワイヤ等）が連結されるｎ側電極１０８上の箇所（以下、「電流供給部」と呼ぶ。）の付近に電流が集中し、温度が上昇することが分かった。そして、このような高電流注入を一定時間継続すると、電流供給部の近傍に形成されたｎ型半導体層１１３に対して、劣化、割れ又は溶融等が生じ、素子寿命が短くなることが分かった。この課題は、本発明者の鋭意研究によって見出されたものである。
図１０は、図９に示す従来の半導体発光素子１００を上から見たときの模式図である。図１１は、図１０の構成を有する素子の上面視の写真である。なお、図９は、図１０におけるＡ−Ａ線（Ｘ方向に平行な線）における模式的な断面図に相当する。
図１０に示すように、電流供給部１０９はｎ側電極１０８の一部領域に相当する。なお、図１０では、電流供給部１０９の配置位置がＹ方向に偏りを有している場合を想定している。また、図１０において、オーミック接触層１０４は半導体層１０７よりも下層にあるため、上面から見た場合には半導体層１０７に隠れて見えないが、理解のために破線によって表示している。
図１２は、電流供給部１０９に対して５００ｍＡ、１０００ｍＡを供給したときの半導体発光素子１００の上面の温度分布を示す写真である。図１２（ａ）に示すように、供給電流が５００ｍＡ程度である場合には、電流供給部１０９近傍が他の箇所と比べて大きな温度差が生じるということはない。しかし、図１２（ｂ）に示すように、供給電流を１０００ｍＡという高電流にした場合、電流供給部１０９の近傍が白っぽくなっており、これは当該領域が極めて高温になっていることを示している。すなわち、図１２（ｂ）において、Ｙ方向に関し、電流供給部１０９の近傍と、電流供給部１０９から離れた箇所との間には大きな温度差が生じていることが示されている。
図１３は、素子上のＹ方向に係る位置に応じた光出力の分布を示すグラフであり、より詳細には、同一のＹ座標に関してＸ方向に光出力を積分して得られた値の分布として示したものである。図１３では、素子中央の位置を基準として、＋Ｙ方向及び−Ｙ方向に関する基準位置からの変位量をもって横軸としている。また、縦軸は光出力の相対値である。１０００ｍＡという高電流を供給した場合には、電流供給部１０９の近傍に比べて、電流供給部１０９から離れた箇所の光出力が７０％程度に留まっており、電流供給部１０９近傍に高電流が集中していることが示唆される。
更に、図１４は、従来の半導体発光素子１００に対して、電流供給部１０９から１０００ｍＡの高い電流を２０時間供給した後の上面の写真であり、走査電子顕微鏡によって撮影されたものである。ｎ型半導体層１１３に割れ１１７や溶融１１８が生じていることが確認できる。
上記の課題に鑑み、本発明は、高電流を供給した場合であっても、電流供給部近傍の領域に電流が集中することが防止された半導体発光素子を実現することを目的とする。
本発明は、基板上に、ｐ型半導体層、発光層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の一部上面に接触して形成され、電流供給線と連結される電流供給部を含む第一電極と、
前記電流供給部の非形成領域の鉛直下方の一部領域に形成され、前記半導体層の一部底面に接触し、前記発光層からの射出光を反射させる材料で形成された第二電極と、
前記電流供給部の鉛直下方を含む領域に形成され、前記半導体層の一部底面に接触する第一電流遮断層とを有し、
前記第一電流遮断層と前記半導体層との接触箇所における接触抵抗が、前記第二電極と前記半導体層との接触箇所における接触抵抗よりも高いことを特徴とする。
前記半導体層の一部上面に接触して形成され、電流供給線と連結される電流供給部を含む第一電極と、
前記電流供給部の非形成領域の鉛直下方の一部領域に形成され、前記半導体層の一部底面に接触し、前記発光層からの射出光を反射させる材料で形成された第二電極と、
前記電流供給部の鉛直下方を含む領域に形成され、前記半導体層の一部底面に接触する第一電流遮断層とを有し、
前記第一電流遮断層と前記半導体層との接触箇所における接触抵抗が、前記第二電極と前記半導体層との接触箇所における接触抵抗よりも高いことを特徴とする。
上記の構成によれば、第一電極の一部を構成する電流供給部の鉛直下方において半導体層と接触する第一電流遮断層は、電流供給部が形成されていない領域の鉛直下方において半導体層と接触する第二電極よりも、半導体層との間の接触抵抗が高くなるように形成される。このため、電流供給部に対して供給された電流は、接触抵抗の高い第一電流遮断層の形成領域、すなわち電流供給部の鉛直下方又はその近傍に向かっては流れにくくなり、接触抵抗の低い第二電極の形成領域に向かって流れやすくなる。この結果、電流供給部に供給された電流は、半導体層内を基板面に平行な方向に沿って流れやすくなる。
上記の内容は、本発明者の鋭意研究によって、駆動時に、第一電極のうちの特に電流供給部の近傍に電流が集中しやすいことを突き止めたことで見出されたものであり、特に電流供給部の鉛直下方を含む領域に高抵抗の第一電流遮断層を設けたことで、当該電流供給部の近傍に電流が集中することが防止される。この結果、電流供給部近傍の温度上昇が緩和され、高い電流を供給した場合であっても、素子の長寿命化が実現できる。
ここで、第二電極は、少なくとも電流供給部の非形成領域の鉛直下方の一部領域に形成されていればよく、第二電極の一部分が第一電極の鉛直下方に位置しているものとしても構わない。
上記半導体発光素子は、前記基板面に平行な方向に関して前記第一電流遮断層の形成箇所よりも前記電流供給部から遠い位置において、前記第一電極の形成領域の鉛直下方を含む領域に形成され、前記半導体層の一部底面に接触する第二電流遮断層を有し、
前記第二電流遮断層と前記半導体層との接触箇所における接触抵抗が、前記第二電極と前記半導体層との接触箇所における接触抵抗よりも高く、前記第一電流遮断層と前記半導体層との接触箇所における接触抵抗よりも低いものとしても構わない。
前記第二電流遮断層と前記半導体層との接触箇所における接触抵抗が、前記第二電極と前記半導体層との接触箇所における接触抵抗よりも高く、前記第一電流遮断層と前記半導体層との接触箇所における接触抵抗よりも低いものとしても構わない。
上記の構成によれば、第一電極の形成領域の鉛直下方の領域のうち、電流供給部の鉛直下方の領域には第一電流遮断層が形成され、電流供給部から遠い箇所には第二電流遮断層が形成される。第二電流遮断層は、第二電極よりは半導体層との接触抵抗が高く、第一電流遮断層よりは半導体層との接触抵抗が低くなるように形成されている。このため、第一電極の鉛直下方の領域に関していえば、第二電極よりも高抵抗の層が半導体層と接触しているため、第一電極から鉛直方向に電流が流れにくくなり、電流を水平方向に拡げる効果が実現される。更に、電流供給部の近傍と比較して、電流供給部から離れた箇所において半導体層との接触抵抗を低く設定しているため、電流供給部から供給された電流を、電流供給部から離れた箇所に向かって流しやすくなる。これにより、電流供給部の近傍における電流集中を防止しつつ、半導体層に流れる電流を水平方向に更に拡げる効果が得られる。つまり、光取り出し効率を高めつつ、高電流供給時における長寿命化が図られる。
上記半導体発光素子は、前記基板の上層に形成された導電層を有し、
前記第二電極、前記第一電流遮断層、及び前記第二電流遮断層の底面が前記導電層の上面に接触している構成としても構わない。
前記第二電極、前記第一電流遮断層、及び前記第二電流遮断層の底面が前記導電層の上面に接触している構成としても構わない。
また、上記半導体発光素子は、前記第一電流遮断層及び前記第二電流遮断層を前記発光層からの射出光を反射させる材料で構成することもできる。より具体的には、前記第一電流遮断層及び前記第二電流遮断層を、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、又はＰｔを含有する金属材料で構成することができる。
上記構成によれば、発光層から基板側に向かって射出された光は、第二電極のみならず、第一電流遮断層及び第二電流遮断層の形成箇所でも、取り出し面側すなわち第一電極側に向かって反射させることができる。これにより、光取り出し効率を更に高めることができる。
また、上記半導体発光素子において、前記導電層は、最上層に前記発光層からの射出光を反射させる材料で形成された反射層を有し、
前記第一電流遮断層及び前記第二電流遮断層は、前記発光層からの射出光を透過させる材料で構成されていても構わない。このとき、具体的な例として、前記第一電流遮断層及び前記第二電流遮断層は、ＩＴＯを含有する材料で構成することができる。
前記第一電流遮断層及び前記第二電流遮断層は、前記発光層からの射出光を透過させる材料で構成されていても構わない。このとき、具体的な例として、前記第一電流遮断層及び前記第二電流遮断層は、ＩＴＯを含有する材料で構成することができる。
上記構成によれば、発光層から基板側に向かって射出された光は、半導体層と接触している第二電極の形成箇所においては当該第二電極で反射され、半導体層と接触している第一電流遮断層及び第二電流遮断層の形成箇所においては、各電流遮断層を透過した後、その下層に形成されている反射層で反射される。これにより、取り出し面側すなわち第一電極側に光の進行方向を変えることができる。よって、この構成においても、光取り出し効率を更に高めることができる。
また、上記半導体発光素子において、前記基板面に平行な方向に関し、前記電流供給部の幅をｄ、前記第一電流遮断層の幅をＤとしたとき、
１．１ｄ≦Ｄ≦３ｄ
の関係を満たす構成としても構わない。
１．１ｄ≦Ｄ≦３ｄ
の関係を満たす構成としても構わない。
上記構成とすることで、電流供給部の近傍に電流が集中するのを緩和する効果を最大限発揮できる。
また、本発明は、上記構成を有した半導体発光素子の製造方法であって、
基板上に前記半導体層を形成する工程（ａ）と、
前記半導体層の第一面上の所定の領域に前記第二電極を形成するための材料膜を成膜した後、コンタクトアニールを施して前記第二電極を形成する工程（ｂ１）と、
前記工程（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に前記第一電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）よりも低温度でコンタクトアニール処理を行って前記第一電流遮断層を形成する工程（ｂ２）と、
前記工程（ｂ２）の実行後、前記半導体層の前記第一面とは反対側の第二面上に前記第一電極を形成する工程（ｃ）と、
前記第一電極上において、前記基板の面に垂直な方向に関して前記第一電流遮断層に対向する領域の一部に前記電流供給線を連結して前記電流供給部を形成する工程（ｄ）とを有することを特徴とする。
基板上に前記半導体層を形成する工程（ａ）と、
前記半導体層の第一面上の所定の領域に前記第二電極を形成するための材料膜を成膜した後、コンタクトアニールを施して前記第二電極を形成する工程（ｂ１）と、
前記工程（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に前記第一電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）よりも低温度でコンタクトアニール処理を行って前記第一電流遮断層を形成する工程（ｂ２）と、
前記工程（ｂ２）の実行後、前記半導体層の前記第一面とは反対側の第二面上に前記第一電極を形成する工程（ｃ）と、
前記第一電極上において、前記基板の面に垂直な方向に関して前記第一電流遮断層に対向する領域の一部に前記電流供給線を連結して前記電流供給部を形成する工程（ｄ）とを有することを特徴とする。
コンタクトアニールを行う際、オーミック接触を形成する場合と比較してアニール温度を低くすることで、オーミック接触時よりも半導体層との接触抵抗を高くすることができる。このため、上記方法のように、工程（ｂ２）において、第二電極を形成する工程（ｂ１）よりもアニール温度を低くしてコンタクトアニールを実行することで、半導体層との接触抵抗が第二電極よりも高い第一電流遮断層が形成される。そして、工程（ｃ）において第一電極を形成した後に、工程（ｄ）において、第一電極の形成領域のうち、基板の面に垂直な方向に関して第一電流遮断層と対向する領域の一部に、電流供給線を連結して電流供給部を形成することで、電流供給部の鉛直下方に第一電流遮断層が形成される。これによって、電流供給部への電流集中が緩和された半導体発光素子が製造できる。
また、上記製造方法に加えて、前記工程（ａ）及び（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に前記第二電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）よりは低温度且つ前記工程（ｂ２）よりは高温度でコンタクトアニール処理を行って前記第二電流遮断層を形成する工程（ｂ３）を有し、
前記工程（ｂ２）は、前記工程（ｂ３）の実行後、前記半導体層の前記第一面上であって前記第二電極及び前記第二電流遮断層が形成されていない箇所に前記第一電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）及び前記工程（ｂ３）よりも低温度でコンタクトアニール処理を行って前記第一電流遮断層を形成する工程とすることができる。
前記工程（ｂ２）は、前記工程（ｂ３）の実行後、前記半導体層の前記第一面上であって前記第二電極及び前記第二電流遮断層が形成されていない箇所に前記第一電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）及び前記工程（ｂ３）よりも低温度でコンタクトアニール処理を行って前記第一電流遮断層を形成する工程とすることができる。
上述したように、コンタクトアニールを行う際、アニール温度によって半導体層との間の接触抵抗を制御することができる。よって、工程（ｂ３）において、第二電極を形成する工程（ｂ１）よりはアニール温度を低く、且つ工程（ｂ２）よりはアニール温度を高くしてコンタクトアニールを実行することで、第二電極よりは接触抵抗が高く、第一電流遮断層よりは接触抵抗の低い第二電流遮断層が形成される。その後、工程（ｂ２）において、工程（ｂ１）及び（ｂ３）より低温度でコンタクトアニール処理を行うことで第一電流遮断層が形成され、工程（ｃ）及び（ｄ）を経て第一電流遮断層に対して前記基板の面に垂直な方向に関して対向する位置に電流供給部が形成される。
つまり、上記方法によれば、第一電極の鉛直下方に位置する領域に関して、電流供給部の近傍では接触抵抗の高い第一電流遮断層が半導体層と接触し、電流供給部から離れた位置では接触抵抗が第一電流遮断層よりも低い第二電流遮断層が半導体層と接触する。そして、第一電極が形成されていない領域の鉛直下方においては、接触抵抗が第一電流遮断層及び第二電流遮断層よりも低い第二電極が半導体層と接触する。
これにより、第一電極の鉛直下方の領域に関していえば、第二電極よりも高抵抗の層が半導体層と接触しているため、第一電極から鉛直方向に電流が流れにくくなり、電流を水平方向に拡げる効果が実現される。更に、電流供給部の近傍と比較して、電流供給部から離れた箇所において半導体層との接触抵抗が低く設定されるため、電流供給部から供給された電流を電流供給部から離れた箇所に向かって流しやすくなる。これにより、電流供給部の近傍における電流集中を防止しつつ、半導体層に流れる電流を水平方向に更に拡げる効果を有した半導体発光素子が実現される。
上記方法において、工程（ｂ１）、前記工程（ｂ２）、及び前記工程（ｂ３）で成膜される材料膜を同一の金属材料で構成しても構わない。この場合、第二電極のみならず、電流遮断層においても反射機能を実現することができる。
また、上記製造方法に加えて、前記工程（ｂ１）で成膜される材料膜が金属材料であり、前記工程（ｂ２）及び前記工程（ｂ３）で成膜される材料膜がＩＴＯであり、
前記工程（ｂ２）の実行後、前記第二電極、前記第一電流遮断層、及び前記第二電流遮断層に跨るように、金属材料膜を成膜後、前記工程（ｂ２）と同等以下の温度でコンタクトアニール処理を行って反射層を形成する工程（ｂ４）を有し、
前記工程（ｂ４）の実行後に、前記工程（ｃ）を実行するものとしても構わない。
前記工程（ｂ２）の実行後、前記第二電極、前記第一電流遮断層、及び前記第二電流遮断層に跨るように、金属材料膜を成膜後、前記工程（ｂ２）と同等以下の温度でコンタクトアニール処理を行って反射層を形成する工程（ｂ４）を有し、
前記工程（ｂ４）の実行後に、前記工程（ｃ）を実行するものとしても構わない。
上述したように、コンタクトアニールを行う際、オーミック接触を形成する場合と比較してアニール温度を低くすることで、オーミック接触時よりも半導体層との接触抵抗を高くすることができるが、これは金属材料の場合のみならずＩＴＯにおいても同様である。
従って、上記方法においても、第一電極の鉛直下方に位置する領域に関して、電流供給部の近傍では接触抵抗の高い第一電流遮断層が半導体層と接触し、電流供給部から離れた位置では接触抵抗が第一電流遮断層よりも低い第二電流遮断層が半導体層と接触する。このため、電流供給部の近傍と比較して、電流供給部から離れた箇所において半導体層との接触抵抗が低く設定されるため、電流供給部から供給された電流を電流供給部から離れた箇所に向かって流しやすくなる。
更に、上記方法によれば、第一電流遮断層及び第二電流遮断層の下層に反射層を形成することができる。このため、第一電流遮断層及び第二電流遮断層として、光透過性を有するＩＴＯで形成した場合であっても、発光層から基板側に向かって射出された光は、半導体層と接触している第一電流遮断層及び第二電流遮断層の形成箇所において、各電流遮断層を透過した後、その下層に形成されている反射層で反射される。よって、光取り出し効率を向上しながら、電流供給部の近傍に電流が集中することが緩和された半導体発光素子が製造できる。
また、本発明は、上記構成を有した半導体発光素子の製造方法であって、
基板上に前記半導体層を形成する工程（ａ）と、
前記半導体層の第一面上の所定の領域に、最上層にＰｔを含む多層構造を有する材料膜を成膜した後、コンタクトアニールを施して前記第二電極を形成する工程（ｂ１）と、
前記工程（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない箇所に、Ｐｔの膜厚を前記工程（ｂ１）よりも薄膜として、最上層にＰｔを含む多層構造を有する前記材料膜を成膜した後、コンタクトアニール処理を行って前記第一電流遮断層を形成する工程（ｂ２）と、
前記工程（ｂ２）の実行後、前記半導体層の前記第一面とは反対側の第二面上に前記第一電極を形成する工程（ｃ）と、
前記第一電極上において、前記基板の面に垂直な方向に関して前記第一電流遮断層に対向する領域の一部に前記電流供給線を連結して前記電流供給部を形成する工程（ｄ）とを有することを特徴とする。
基板上に前記半導体層を形成する工程（ａ）と、
前記半導体層の第一面上の所定の領域に、最上層にＰｔを含む多層構造を有する材料膜を成膜した後、コンタクトアニールを施して前記第二電極を形成する工程（ｂ１）と、
前記工程（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない箇所に、Ｐｔの膜厚を前記工程（ｂ１）よりも薄膜として、最上層にＰｔを含む多層構造を有する前記材料膜を成膜した後、コンタクトアニール処理を行って前記第一電流遮断層を形成する工程（ｂ２）と、
前記工程（ｂ２）の実行後、前記半導体層の前記第一面とは反対側の第二面上に前記第一電極を形成する工程（ｃ）と、
前記第一電極上において、前記基板の面に垂直な方向に関して前記第一電流遮断層に対向する領域の一部に前記電流供給線を連結して前記電流供給部を形成する工程（ｄ）とを有することを特徴とする。
本発明者の鋭意研究により、最上層にＰｔを含む金属材料膜を形成してコンタクトアニールを行う場合、オーミック接触を形成する場合と比較してＰｔの膜厚を薄くすることで、オーミック接触時よりも半導体層との接触抵抗を高くできることが分かった。このため、上記方法のように、工程（ｂ２）において、第二電極を形成する工程（ｂ１）よりもＰｔの膜厚を薄膜として材料膜を成膜した後、コンタクトアニールを実行することで、半導体層との接触抵抗が第二電極よりも高い第一電流遮断層を形成できる。そして、工程（ｃ）において第一電極を形成した後に、工程（ｄ）において第一電極の形成領域のうち、基板の面に垂直な方向に関して第一電流遮断層と対向する領域の一部に、電流供給線を連結して電流供給部を形成することで、電流供給部の鉛直下方に第一電流遮断層が形成される。これによって、電流供給部への電流集中が緩和された半導体発光素子が製造できる。
また、上記製造方法に加えて、前記工程（ａ）及び（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に、Ｐｔの膜厚を前記工程（ｂ１）より薄膜で且つ前記工程（ｂ２）より厚膜として前記材料膜を成膜した後、コンタクトアニール処理を行って前記第二電流遮断層を形成する工程（ｂ３）を有し、
前記工程（ｂ２）は、前記工程（ｂ３）の実行後、前記半導体層の前記第一面上であって前記第二電極及び前記第二電流遮断層が形成されていない箇所に、Ｐｔの膜厚を前記工程（ｂ１）及び前記工程（ｂ３）よりも薄膜として前記材料膜を成膜した後、コンタクトアニール処理を行って前記第一電流遮断層を形成する工程とすることができる。
前記工程（ｂ２）は、前記工程（ｂ３）の実行後、前記半導体層の前記第一面上であって前記第二電極及び前記第二電流遮断層が形成されていない箇所に、Ｐｔの膜厚を前記工程（ｂ１）及び前記工程（ｂ３）よりも薄膜として前記材料膜を成膜した後、コンタクトアニール処理を行って前記第一電流遮断層を形成する工程とすることができる。
上述したように、最上層のＰｔの膜厚を制御することで、コンタクトアニールを行う対象となる金属材料膜と半導体層との間の接触抵抗を制御することができる。よって、工程（ｂ３）において、第二電極を形成する工程（ｂ１）よりは薄膜で、且つ工程（ｂ２）よりは厚膜としたＰｔを最上層に含む材料膜を成膜した後にコンタクトアニール処理を実行することで、第二電極よりは半導体層との接触抵抗が高く、第一電流遮断層よりは半導体層との接触抵抗の低い第二電流遮断層が形成される。その後、工程（ｂ２）において、工程（ｂ１）及び（ｂ３）より薄膜のＰｔを最上層に含む金属材料膜を成膜した後にコンタクトアニール処理を行って第一電流遮断層が形成され、工程（ｃ）及び（ｄ）を経て、この第一電流遮断層に対して前記基板の面に垂直な方向に関して対向する位置に電流供給部が形成される。
従って、上記方法によっても、第一電極の鉛直下方に位置する領域に関して、電流供給部の近傍では接触抵抗の高い第一電流遮断層が半導体層と接触し、電流供給部から離れた位置では接触抵抗が第一電流遮断層よりも低い第二電流遮断層が半導体層と接触する。そして、第一電極が形成されていない領域の鉛直下方においては、接触抵抗が第一電流遮断層及び第二電流遮断層よりも低い第二電極が半導体層と接触する。これにより、電流供給部の近傍における電流集中を防止しつつ、半導体層に流れる電流を水平方向に更に拡げる効果を有した半導体発光素子が実現される。
本発明の半導体発光素子によれば、電流供給部近傍における電流集中が緩和され、長寿命の高出力デバイスが実現される。また、本発明の半導体発光素子の製造方法によれば、前記高出力デバイスを製造することができる。
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
［第一実施形態］
本発明の半導体発光素子の第一実施形態の構成及びその製造方法について説明する。
本発明の半導体発光素子の第一実施形態の構成及びその製造方法について説明する。
〈構造〉
図１Ａは、第一実施形態の半導体発光素子を上から見たときの模式的な平面図である。図１Ａにおいて、半導体発光素子１は光取り出し方向が紙面上向き（Ｚ方向）である。
図１Ａは、第一実施形態の半導体発光素子を上から見たときの模式的な平面図である。図１Ａにおいて、半導体発光素子１は光取り出し方向が紙面上向き（Ｚ方向）である。
図１Ｂは、半導体発光素子１を図１ＡにおけるＢ−Ｂ線で切断したときの模式的な断面図である。図１Ｃは、半導体発光素子１を図１ＡにおけるＣ−Ｃ線で切断したときの模式的な断面図である。図１Ｄは、半導体発光素子１を図１ＡにおけるＤ−Ｄ線で切断したときの模式的な断面図である。
本実施形態における半導体発光素子１は、基板１１、導電層１２、絶縁層１９、半導体層３０、第一電極４１、第二電極２５、第一電流遮断層２１、及び第二電流遮断層２３を有して構成される。半導体層３０は、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が下からこの順に積層されて形成されている。なお、図１Ａを含む以下の各図面において、基板１１の面に平行な方向をＸ−Ｙ平面と規定し、この平面に垂直な方向をＺ方向と規定する。
（基板１１）
基板１１は、例えばＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板で構成される。
基板１１は、例えばＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板で構成される。
（導電層１２）
基板１１の上層には、多層構造からなる導電層１２が形成されている。本実施形態において、導電層１２は、保護層１３、ハンダ層１５、及び保護層１７を含む構成である。
基板１１の上層には、多層構造からなる導電層１２が形成されている。本実施形態において、導電層１２は、保護層１３、ハンダ層１５、及び保護層１７を含む構成である。
ハンダ層１５は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等で構成される。このハンダ層１５は、基板１１と別の基板（後述する成長基板６１）とを貼り合わせる際、両者の密着性を確保するための層として機能している。
保護層１７は、例えばＰｔ系の金属（ＴｉとＰｔの合金）、Ｗ、Ｍｏ、Ｎｉ等で構成される。後述するように、ハンダ層を介した貼り合わせの際、ハンダを構成する材料が第二電極２５側に拡散して、第二電極２５における反射率が落ちることによる発光効率の低下を防止する機能を果たしている。
（半導体層３０）
上述したように、半導体層３０は、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が基板１１側からこの順に積層されて形成される。
上述したように、半導体層３０は、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が基板１１側からこの順に積層されて形成される。
ｐ型半導体層３１は、例えばＧａＮ、ＡｌＧａＮ等で構成され、Ｍｇ、Ｂｅ、Ｚｎ、又はＣ等のｐ型不純物がドープされている。
発光層３３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
ｎ型半導体層３５は、例えばＡｌＧａＮで構成される層（電子供給層）とＧａＮで構成される層（保護層）を含む多層構造で構成される。少なくとも保護層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅ等のｎ型不純物がドープされている。
なお、「ＡｌＧａＮ」という記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」という記述についても同様である。以下においても上記にならって記載される。
（第一電極４１）
第一電極４１は、ｎ型半導体層３５の一部領域の上面に形成されており、例えばＣｒ−Ａｕで構成される。なお、図１Ａに示すように、第一電極４１は半導体発光素子１の中央から−Ｙ方向の位置において幅広部分を有しており、この領域に電流供給線４５の一端が接続された電流供給部４３が形成されている。電流供給線４５の他端は、半導体発光素子１が配置されている基板１１の給電パターン等に接続される（不図示）。なお、図１Ａでは、半導体発光素子１が電流供給部４３を２箇所備える場合を図示しているが、これは一例であって電流供給部４３の数を限定する趣旨ではない。
第一電極４１は、ｎ型半導体層３５の一部領域の上面に形成されており、例えばＣｒ−Ａｕで構成される。なお、図１Ａに示すように、第一電極４１は半導体発光素子１の中央から−Ｙ方向の位置において幅広部分を有しており、この領域に電流供給線４５の一端が接続された電流供給部４３が形成されている。電流供給線４５の他端は、半導体発光素子１が配置されている基板１１の給電パターン等に接続される（不図示）。なお、図１Ａでは、半導体発光素子１が電流供給部４３を２箇所備える場合を図示しているが、これは一例であって電流供給部４３の数を限定する趣旨ではない。
第一電極４１は基板１１の面（Ｘ−Ｙ平面）に沿って縦横に延伸する構成であり、この延伸する第一電極４１に囲まれた領域、すなわちｎ型半導体層３５の上面に第一電極４１が形成されていない領域が光取り出し面に対応する。なお、第一電極４１は、図１Ａに示すような形状に限られない。一例として、第一電極４１に関して、Ｙ方向に延伸する本数を増やしてより細かい格子形状としても構わないし、更にはＸ方向に延伸する本数を増やして網目形状としても構わない。
（第二電極２５）
第二電極２５は、例えばＡｇ系の金属（ＮｉとＡｇの合金）、Ａｌ、又はＲｈ等を含む金属材料で構成することができる。本実施形態では、第二電極２５がＮｉ／Ａｇの多層構造体で形成されているものとして説明する。
第二電極２５は、例えばＡｇ系の金属（ＮｉとＡｇの合金）、Ａｌ、又はＲｈ等を含む金属材料で構成することができる。本実施形態では、第二電極２５がＮｉ／Ａｇの多層構造体で形成されているものとして説明する。
第二電極２５は、発光層３３から射出される光を反射させることのできる導電性の材料で構成されており、且つ、ｐ型半導体層３１との接触箇所においてオーミック接触が形成されている。
図１Ｂ、図１Ｃ、及び図１Ｄに示すように、第二電極２５は、第一電極４１が形成されていない領域の鉛直下方の一部領域に形成されている。すなわち、第二電極２５は、鉛直方向（Ｚ方向）に関して第一電極４１とは対向しない位置に形成されている。
また、第二電極２５は、導電層１２の上面及び半導体層３０の底面に接触して形成されている。本実施形態の場合、第二電極２５は、保護層１７の上面とｐ型半導体層３１の底面に接触して形成されている。
（第一電流遮断層２１、第二電流遮断層２３）
本実施形態において、第一電流遮断層２１及び第二電流遮断層２３は、第二電極２５と同一の金属材料で形成されている。しかし、第一電流遮断層２１及び第二電流遮断層２３は、ｐ型半導体層３１との接触箇所においてショットキー接触が形成されている。すなわち、第一電流遮断層２１とｐ型半導体層３１との接触箇所における接触抵抗、及び第二電流遮断層２３とｐ型半導体層３１との接触箇所における接触抵抗は、いずれも第二電極２５とｐ型半導体層３１との接触箇所における接触抵抗よりも高くなっている。
本実施形態において、第一電流遮断層２１及び第二電流遮断層２３は、第二電極２５と同一の金属材料で形成されている。しかし、第一電流遮断層２１及び第二電流遮断層２３は、ｐ型半導体層３１との接触箇所においてショットキー接触が形成されている。すなわち、第一電流遮断層２１とｐ型半導体層３１との接触箇所における接触抵抗、及び第二電流遮断層２３とｐ型半導体層３１との接触箇所における接触抵抗は、いずれも第二電極２５とｐ型半導体層３１との接触箇所における接触抵抗よりも高くなっている。
更に、第一電流遮断層２１と第二電流遮断層２３を比較した場合、第一電流遮断層２１とｐ型半導体層３１との接触箇所における接触抵抗は、第二電流遮断層２３とｐ型半導体層３１との接触箇所における接触抵抗よりも高くなっている。このように、ｐ型半導体層３１との接触箇所における接触抵抗の大きさに差異を設ける方法については、製造方法を説明する際に後述される。
第一電流遮断層２１及び第二電流遮断層２３は、いずれも導電層１２の上面及び半導体層３０の底面に接触して形成されている。本実施形態の場合、第一電流遮断層２１及び第二電流遮断層２３は、いずれも保護層１７の上面とｐ型半導体層３１の底面に接触して形成されている。
第一電流遮断層２１は、第二電流遮断層２３よりも電流供給部４３に近い領域に形成されている。すなわち、第一電流遮断層２１は、少なくとも電流供給部４３の鉛直下方を含む領域に形成されている。これに対し、第二電流遮断層２３は、第一電流遮断層２１と比べて電流供給部４３からＹ方向に離れた位置に形成されている。
（絶縁層１９）
絶縁層１９は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３等で構成される。この絶縁層１９は、Ｘ−Ｙ平面に平行な方向に関して半導体層３０の外側の位置に形成されており、隣接する半導体発光素子との間の絶縁性を確保するためのアイソレーション層として機能する他、後述するように素子分離時におけるエッチングストッパー層としても機能する。
絶縁層１９は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３等で構成される。この絶縁層１９は、Ｘ−Ｙ平面に平行な方向に関して半導体層３０の外側の位置に形成されており、隣接する半導体発光素子との間の絶縁性を確保するためのアイソレーション層として機能する他、後述するように素子分離時におけるエッチングストッパー層としても機能する。
〈作用〉
図１Ｄに示すように、電流供給部４３を構成する箇所における第一電極４１（図１Ｄにおける−Ｙ側に位置する第一電極４１）の鉛直下方には、ｐ型半導体層３１との接触抵抗の高い第一電流遮断層２１が形成されている。そして、電流供給部４３からＹ方向に離れた位置において、第一電極４１が形成されていない一部領域の鉛直下方にはｐ型半導体層３１との接触抵抗が最も低い第二電極２５が形成されている。また、電流供給部４３からＹ方向に離れた位置において、第一電極４１が形成されている領域の鉛直下方には、第一電流遮断層２１よりはｐ型半導体層３１との接触抵抗が低く第二電極２５よりはｐ型半導体層３１との接触抵抗が高い第二電流遮断層２３が形成されている。
図１Ｄに示すように、電流供給部４３を構成する箇所における第一電極４１（図１Ｄにおける−Ｙ側に位置する第一電極４１）の鉛直下方には、ｐ型半導体層３１との接触抵抗の高い第一電流遮断層２１が形成されている。そして、電流供給部４３からＹ方向に離れた位置において、第一電極４１が形成されていない一部領域の鉛直下方にはｐ型半導体層３１との接触抵抗が最も低い第二電極２５が形成されている。また、電流供給部４３からＹ方向に離れた位置において、第一電極４１が形成されている領域の鉛直下方には、第一電流遮断層２１よりはｐ型半導体層３１との接触抵抗が低く第二電極２５よりはｐ型半導体層３１との接触抵抗が高い第二電流遮断層２３が形成されている。
半導体発光素子１に対して、電流供給線４５を介して電流供給部４３に高い電流が供給された場合を想定する。上述したように、電流供給部４３の鉛直下方には最も接触抵抗の高い第一電流遮断層２１が形成されている。このため、電流供給部４３に供給された電流は、電流供給部４３からＺ方向（鉛直方向）には極めて流れにくい構成となっている。
また、図１Ａを参照して上述したように、電流供給部４３は第一電極４１の一部を形成しており、第一電極４１は基板１１の面（Ｘ−Ｙ平面）に沿って縦横に延伸する構成である。そして、第一電極４１の鉛直下方の位置には第二電極２５は形成されておらず、半導体層３０との接触箇所がショットキー接触となっている第一電流遮断層２１又は第二電流遮断層２３が形成されている。よって、第一電極４１から鉛直下方には電流が流れにくく、電流供給部４３に供給された電流は第一電極４１を通じてＸ−Ｙ平面に平行な方向に拡げられ、導電層１２に向けて半導体層３０内を流れる。
ただし、Ｘ−Ｙ平面に関し、電流供給部４３から離れた位置においては、第一電極４１の鉛直下方の位置は、第一電流遮断層２１よりは半導体層３０との接触抵抗が低い第二電流遮断層２３が形成されている。このため、電流供給部４３から離れた位置においては、電流供給部４３の直下の位置に比べると、幾分かの電流は鉛直下方に流れる構成となる。
すなわち、半導体発光素子１は、第一電極４１の直下には半導体層３０との接触抵抗の高い層を設けておくことで、半導体層３０内を鉛直方向に大部分の電流が流れることを防止しつつ、特に、電流が供給される電流供給部４３の直下には、電流供給部４３から離れた位置と比べて更に接触抵抗の高い層（第一電流遮断層２１）を設けることで、電流供給部４３の近傍に電流が集中することを防止している。これにより、半導体発光素子１が高出力デバイスとして利用される場合、すなわち高電流が供給される場合においても、電流供給部４３の近傍に電流が集中して高温になることが防止されるので、従来に比べて長寿命の素子が実現される。
なお、本実施形態の構成によれば、第一電流遮断層２１及び第二電流遮断層２３の双方ともに、第二電極２５と同一の金属材料で実現している。このため、発光層３３から下向に射出された光は、第二電極２５の面のみならず、第一電流遮断層２１及び第二電流遮断層２３の面においても反射させて、光取り出し面から取り出すことが可能であり、高い光取り出し効率が実現される。
ここで、図１４に示す従来の半導体発光素子１００において、電流供給部１０９の幅をｄとし、電流供給部１０９のエッジからアイソレーション層１０６のエッジまでの間隔をｂとする。これを、本実施形態の半導体発光素子１に当てはめると、電流供給部４３の幅がｄに対応し、電流供給部４３のエッジから絶縁層１９のエッジまでの間隔がｂに対応する。このとき、電流供給部４３の近傍に電流が集中するのを緩和するためには、第一電流遮断層２１は、電流供給部４３の鉛直下方の領域の全体を占有し、更にそこからＸ−Ｙ平面に平行な方向にある程度の広がりを有して形成されているのが好ましい。ここで、電流供給部４３の鉛直下方の領域からの広がりについては、少なくとも電流供給部１０９のエッジと絶縁層１９のエッジに挟まれた領域の鉛直下方の領域には、第一電流遮断層２１が形成されているのが好ましい。つまり、第一電流遮断層２１のＸ−Ｙ平面に平行な方向の幅をＤとすると、Ｄ≧ｄ＋ｂとするのが好ましい。
図１４の写真において、ｄ＝１３０μｍ、ｂ＝１０μｍであるため、この場合はＤ≧１４０μｍとするのが好ましいといえる。設計余裕を考慮すれば、Ｄ≧１．１ｄとなるように、第一電流遮断層２１を形成するのが好ましい。
他方、第一電流遮断層２１を極めて広く形成してしまうと、第一電流遮断層２１から離れた箇所に向かって電流が流れにくくなってしまうため、第一電流遮断層２１の近傍箇所に電流が集中するのを緩和する効果が減少してしまう。
ここで、図１２（ｂ）によれば、従来の半導体発光素子１００においては、電流供給部１０９に高い電流を供給すると、電流供給部１０９の形成領域から当該領域を基準にＹ方向に３ｄ離れた領域にわたって、高い温度が示されていることが分かる（上記と同様に電流供給部１０９の幅をｄとしている。）。なお、図１２（ｂ）に示す半導体発光素子１００は、素子サイズＬ＝１ｍｍ、電流供給部１０９の幅ｄ＝１３０μｍ、ｎ側電極１０８の幅ａ＝１８μｍで形成されたものである。
従って、本実施形態の半導体発光素子１において、電流供給部４３の形成領域から３ｄより離れた箇所に第一電流遮断層２１を形成しても、電流供給部４３の近傍に電流が集中するのを緩和するという観点からはあまり効果が得られないと考えられる。従って、第一電流遮断層２１のＸ−Ｙ平面に平行な方向の幅をＤとすると、Ｄ≦３ｄとするのが好ましい。つまり、１．１ｄ≦Ｄ≦３ｄとなるように、第一電流遮断層２１の大きさを設計するのが好ましい。
〈第一の製造方法〉
次に、半導体発光素子１の第一の製造方法の一例につき、図２Ａ〜図２Ｇに示す模式的な製造工程図、及び図３を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
次に、半導体発光素子１の第一の製造方法の一例につき、図２Ａ〜図２Ｇに示す模式的な製造工程図、及び図３を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
なお、図２Ａ〜図２Ｇにおいて、いずれも、（ａ）が上面から見たときの模式的平面図であり、（ｂ）が（ａ）の図面上のＢ−Ｂ線の模式的な断面図であり、（ｃ）が（ａ）の図面上のＣ−Ｃ線の模式的な断面図である。
（ステップＳ１）
図２Ａに示すように、成長基板６１上にエピタキシャル層３９を形成する。このステップＳ１は例えば以下の手順により行われる。
図２Ａに示すように、成長基板６１上にエピタキシャル層３９を形成する。このステップＳ１は例えば以下の手順により行われる。
（成長基板６１の準備）
成長基板６１としてｃ面サファイア基板を準備して、これに対してクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板６１（ｃ面サファイア基板）を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
成長基板６１としてｃ面サファイア基板を準備して、これに対してクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板６１（ｃ面サファイア基板）を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
（アンドープ層３６の形成）
成長基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。
成長基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。
具体的なアンドープ層３６の形成方法は、例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
（ｎ型半導体層３５の形成）
次に、アンドープ層３６の上層にｎ型半導体層３５を形成する。ｎ型半導体層３５の具体的な形成方法は、例えば以下の通りである。
次に、アンドープ層３６の上層にｎ型半導体層３５を形成する。ｎ型半導体層３５の具体的な形成方法は、例えば以下の通りである。
まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が５×１０１９／ｃｍ３で、厚みが２μｍのｎ型半導体層３５がアンドープ層３６の上層に形成される。
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有するｎ型半導体層３５を実現してもよい。
上記の説明では、ｎ型半導体層３５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
（発光層３３の形成）
次に、ｎ型半導体層３５の上層にＩｎＧａＮで構成される井戸層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層３３を形成する。
次に、ｎ型半導体層３５の上層にＩｎＧａＮで構成される井戸層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層３３を形成する。
具体的には、まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる井戸層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する発光層３３が、ｎ型半導体層３５の上層に形成される。
（ｐ型半導体層３１の形成）
次に、発光層３３の上層に、ＡｌＧａＮで構成されるｐ型半導体層３１を形成する。ｐ型半導体層３１の具体的な形成方法は、例えば以下の通りである。
次に、発光層３３の上層に、ＡｌＧａＮで構成されるｐ型半導体層３１を形成する。ｐ型半導体層３１の具体的な形成方法は、例えば以下の通りである。
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、発光層３３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層３１が形成される。このｐ型半導体層３１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
なお、その後、ＴＭＡの供給を停止すると共に、Ｃｐ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０２０／ｃｍ３程度のｐ型コンタクト層を形成してもよい。この場合、ｐ型半導体層３１にはこのｐ型コンタクト層も含まれる。
このようにして成長基板６１上に、アンドープ層３６、ｎ型半導体層３５、発光層３３、及びｐ型半導体層３１からなるエピタキシャル層３９が形成される。このステップＳ１が工程（ａ）に対応する。
（ステップＳ２）
ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
（ステップＳ３）
ｐ型半導体層３１の上面の所定箇所に絶縁層１９を形成する（図２Ｂ参照）。
ｐ型半導体層３１の上面の所定箇所に絶縁層１９を形成する（図２Ｂ参照）。
より詳細には、隣接する素子との境界となる領域内におけるｐ型半導体層３１の上面に、ＳｉＯ２をスパッタリング法によって膜厚２００ｎｍ程度成膜することで絶縁層１９を形成する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、Ａｌ２Ｏ３でも良い。このとき、絶縁層１９を形成しない領域をマスクしておくものとしてよい。
（ステップＳ４）
ｐ型半導体層３１の上面の所定領域に第二電極２５を形成する（図２Ｂ参照）。第二電極２５の具体的な形成方法は、例えば以下の通りである。
ｐ型半導体層３１の上面の所定領域に第二電極２５を形成する（図２Ｂ参照）。第二電極２５の具体的な形成方法は、例えば以下の通りである。
ｐ型半導体層３１の上面の所定領域に所定の導電性材料で構成された材料膜を成膜する。例えばスパッタ装置にてｐ型半導体層３１の上面の所定の領域に膜厚１５０ｎｍのＡｇ及び膜厚３０ｎｍのＮｉを成膜する。なお、この材料膜として、ｐ型半導体層３１との密着性を高めるために、Ａｇ層の下層に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。
その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行い、前記材料膜とｐ型半導体層３１とのオーミック接触を形成させ、第二電極２５を形成する。不活性ガス雰囲気でアニールをした場合、マイグレーションによるｐ型半導体層３１側へのＡｇの拡散を少なくすることができるため、ドライエア雰囲気の場合よりも更にショットキー効果を高めることができる。
なお、図２Ｂに示すように、第二電極２５は、Ｃ−Ｃ線上の領域においてＢ−Ｂ線上の領域よりも狭い幅で形成されている。これは、後に形成される電流供給部４３と第二電極２５の距離を一定程度離しながらも、第二電極２５の大きさを十分に確保することを意図したものである。
つまり、第二電極２５を十分に大きくするためには、第二電極２５の幅を、Ｃ−Ｃ線上においても、Ｂ−Ｂ線上の領域と同程度にすることが考えられるが、その場合、電流供給部４３（図１Ａ参照）と第二電極２５が接近し過ぎる結果、電流供給部４３から第二電極２５に向かって鉛直方向に電流が流れやすくなってしまう。一方で、Ｂ−Ｂ線上の第二電極２５の幅をＣ−Ｃ線上の領域と同程度にしてしまうと、第二電極２５の占有領域が小さくなってしまい、半導体層３０内を流れる電流量が少なくなってしまう。このような観点から、第二電極２５を、Ｃ−Ｃ線上の領域すなわち電流供給部４３の形成予定箇所の近傍領域において、Ｂ−Ｂ線上の領域すなわち電流供給部４３の形成予定箇所から離れた領域よりも狭い幅で形成している。
ただし、図２Ｂに示す第二電極２５の形状はあくまで一例であって、このような形状に限定されるものではない。例えば、半導体層３１内に十分な電流量が確保できる場合には、第二電極２５を矩形形状で構成しても構わない。
このステップＳ４が工程（ｂ１）に対応する。なお、ステップＳ３とステップＳ４の順序を入れ替えても構わない。
（ステップＳ５）
ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域の一部に、第二電流遮断層２３を形成する（図２Ｃ参照）。より詳細には、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域であって、電流供給部４３の形成予定箇所からＹ方向に一定程度遠い領域に第二電流遮断層２３を形成する。
ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域の一部に、第二電流遮断層２３を形成する（図２Ｃ参照）。より詳細には、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域であって、電流供給部４３の形成予定箇所からＹ方向に一定程度遠い領域に第二電流遮断層２３を形成する。
より具体的な一例としては、ステップＳ４と同様に、スパッタ装置にてｐ型半導体層３１の上面の所定の領域に膜厚１５０ｎｍのＡｇ及び膜厚３０ｎｍのＮｉからなる材料膜を成膜する。その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で、ステップＳ４よりも低温、例えば３４０℃〜３６０℃程度、６０秒〜３００秒間のコンタクトアニール処理を行う。
上記の温度条件下で形成された第二電流遮断層２３は、ｐ型半導体層３１との接触箇所にショットキー接触が形成され、第二電極２５とｐ型半導体層３１との間よりも高い接触抵抗となる。
このステップＳ５は、工程（ｂ３）に対応する。
（ステップＳ６）
ｐ型半導体層３１の上面のうち、第二電極２５及び第二電流遮断層２３が形成されていない領域に、第一電流遮断層２１を形成する（図２Ｄ参照）。すなわち、第一電流遮断層２１は、第二電流遮断層２３よりも電流供給部４３の形成予定箇所に近い領域に形成される。
ｐ型半導体層３１の上面のうち、第二電極２５及び第二電流遮断層２３が形成されていない領域に、第一電流遮断層２１を形成する（図２Ｄ参照）。すなわち、第一電流遮断層２１は、第二電流遮断層２３よりも電流供給部４３の形成予定箇所に近い領域に形成される。
より具体的な一例としては、ステップＳ５と同様に、第二電極２５及び第二電流遮断層２３が形成されていないｐ型半導体層３１の上面に、膜厚１５０ｎｍのＡｇ及び膜厚３０ｎｍのＮｉからなる材料膜を成膜する。その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で、ステップＳ５よりも更に低温、例えば２９０℃〜３１０℃程度、６０秒〜３００秒間のコンタクトアニール処理を行う。
上記の温度条件下で形成された第一電流遮断層２１は、ｐ型半導体層３１との接触箇所にショットキー接触が形成され、第二電極２５とｐ型半導体層３１との間、更には第二電流遮断層２３とｐ型半導体層３１との間よりも高い接触抵抗となる。
このステップＳ６は、工程（ｂ２）に対応する。
以下、図３を参照して、コンタクトアニール温度によって接触抵抗が制御できることを説明する。図３は、模擬的に形成した検証用素子と、その検証用素子におけるアニール温度と抵抗率の関係を示すグラフである。図３（ａ）に示す検証用素子７０は、ｐ型ＡｌＧａＮ層７１上に、膜厚１５０ｎｍのＡｇ層７２を形成し、その上層に膜厚３０ｎｍのＮｉ層７３を形成して構成されている。このＡｇ層７２とＮｉ層７３によって、ステップＳ５及びステップＳ６で成膜される材料膜が模擬されている。
図３（ｂ）は、ｐ型ＡｌＧａＮ層７１上にＡｇ層７２及びＮｉ層７３を蒸着後、異なるアニール温度でコンタクトアニール処理を行った後、検証用素子７０の抵抗率を測定してアニール温度との関係をグラフ化したものである。図３（ｂ）において、アニール温度が４００℃のときは、５００Ωｍ程度の値が示されているが、これは接触していない箇所の抵抗が表示されているものであって、接触部分における抵抗はほぼ０でオーミック接触が実現されている。なお、４５０℃の場合も４００℃と同等の抵抗率が実現されており、オーミック接触が実現されていることが分かる。
これに対し、アニール温度が３５０℃の場合は、アニール温度が４００℃の場合よりも接触抵抗が高くなっており、アニール温度を３００℃とすると更に接触抵抗が高くなっている。このことから、アニール温度を低くすることで、ｐ型ＡｌＧａＮ層７１とＡｇ層７２をショットキー接触とすることができ、且つその温度を低くすることで接触抵抗を高くできることが分かる。
なお、ステップＳ４、ステップＳ５、及びステップＳ６は、アニール温度がこの順に低くなるように設定されている。つまり、コンタクトアニール処理を実行する際のアニール温度が高い工程から順に実行する必要がある。これは、仮にステップＳ５とステップＳ６の順番を入れ替えた場合、ステップＳ６の実行後に、ステップＳ６よりもアニール温度の高いステップＳ５を実行すると、ステップＳ５の実行中にステップＳ６で形成された第一電流遮断層２１とｐ型半導体層３１との接触箇所が高温下に置かれる結果、接触抵抗が低下する可能性があるためである。
（ステップＳ７）
第二電極２５、第一電流遮断層２１、及び第二電流遮断層２３の上面に跨るように、全面に保護層１７を形成する。その後、保護層１７の上面にハンダ層１５を形成する（図２Ｅ参照）。
第二電極２５、第一電流遮断層２１、及び第二電流遮断層２３の上面に跨るように、全面に保護層１７を形成する。その後、保護層１７の上面にハンダ層１５を形成する（図２Ｅ参照）。
より詳細には、電子線蒸着装置（ＥＢ装置）にて、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることでハンダ層１５を形成する。
（ステップＳ８）
次に、成長基板６１とは別に準備された基板１１に、上記保護層１７と同様の方法で保護層１３を形成する。基板１１としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。
次に、成長基板６１とは別に準備された基板１１に、上記保護層１７と同様の方法で保護層１３を形成する。基板１１としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。
そして、成長基板６１と基板１１とを貼り合わせる。一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、成長基板６１上に形成されたハンダ層１５と、基板１１の上層に形成された保護層１７とを貼り合わせる（図２Ｅ参照）。
なお、基板１１において、保護層１７の上層にもハンダ層１５を形成しておき、貼り合わせ時において、基板１１上のハンダ層１５と成長基板６１上のハンダ層１５を貼り合わせるものとしても構わない。
（ステップＳ９）
次に、成長基板６１を剥離する。より具体的には、成長基板６１を上に、基板１１を下に向けた状態で、成長基板６１側からＫｒＦエキシマレーザを照射して、成長基板６１とエピタキシャル層３９の界面を分解させることで成長基板６１の剥離を行う。
次に、成長基板６１を剥離する。より具体的には、成長基板６１を上に、基板１１を下に向けた状態で、成長基板６１側からＫｒＦエキシマレーザを照射して、成長基板６１とエピタキシャル層３９の界面を分解させることで成長基板６１の剥離を行う。
成長基板６１としてサファイア基板を利用する場合、サファイアはレーザが通過する一方、その下層のＧａＮ（アンドープ層３６）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによって成長基板６１が剥離される。
その後、ウェハ上に残存しているＧａＮ（アンドープ層３６）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる。なお、本ステップＳ９においてアンドープ層３６が除去されて、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が下からこの順に積層されてなる半導体層３０が残存する（図２Ｆ参照）。
（ステップＳ１０）
次に、図２Ｇに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層１９の上面が露出するまで半導体層３０をエッチングする。このとき、上述したように絶縁層１９はエッチングストッパーとして機能する。
次に、図２Ｇに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層１９の上面が露出するまで半導体層３０をエッチングする。このとき、上述したように絶縁層１９はエッチングストッパーとして機能する。
（ステップＳ１１）
次に、ｎ型半導体層３５の上面の所定の領域、より詳細には、第二電極２５の形成領域の鉛直上方を除いた一部の領域、すなわち第一電流遮断層２１の鉛直上方の領域の一部、及び第二電流遮断層２３の鉛直上方の領域の一部に第一電極４１を形成する。第一電極４１の形成方法の一例としては、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕを蒸着した後、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。このステップＳ１１が工程（ｃ）に対応する。
次に、ｎ型半導体層３５の上面の所定の領域、より詳細には、第二電極２５の形成領域の鉛直上方を除いた一部の領域、すなわち第一電流遮断層２１の鉛直上方の領域の一部、及び第二電流遮断層２３の鉛直上方の領域の一部に第一電極４１を形成する。第一電極４１の形成方法の一例としては、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕを蒸着した後、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。このステップＳ１１が工程（ｃ）に対応する。
（ステップＳ１２）
そして、各素子同士を例えばレーザダイシング装置によって分離し、基板１１の裏面を例えばＡｇペーストにてパッケージと接合する。更に、第一電流遮断層２１の鉛直上方に形成されている第一電極４１の一部領域を電流供給部４３として、電流供給線４５を接続するワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなる電流供給線４５を連結させることで、ワイヤボンディングを行う。このステップＳ１２が工程（ｄ）に対応する。
そして、各素子同士を例えばレーザダイシング装置によって分離し、基板１１の裏面を例えばＡｇペーストにてパッケージと接合する。更に、第一電流遮断層２１の鉛直上方に形成されている第一電極４１の一部領域を電流供給部４３として、電流供給線４５を接続するワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなる電流供給線４５を連結させることで、ワイヤボンディングを行う。このステップＳ１２が工程（ｄ）に対応する。
以上、ステップＳ１〜Ｓ１２を経て、図１Ａ〜図１Ｄに示す半導体発光素子１が形成される。
なお、上述した製造方法では、ステップＳ４において第二電極２５を形成する際に成膜した材料膜と、ステップＳ５において第二電流遮断層２３を形成する際に成膜した材料膜、及びステップＳ６において第一電流遮断層２１を形成する際に成膜した材料膜を、全て共通の材料膜とした。しかし、発光層３３からの射出光を反射させることのできる材料であって、アニール温度に応じてｐ型半導体層３１との接触箇所における接触抵抗を制御できる材料であれば、どのような材料を用いても構わない。
また、少なくとも第二電極２５を形成する際に成膜した材料膜については発光層３３からの射出光を反射させることのできる材料とし、第一電流遮断層２１及び第二電流遮断層２３を形成する際に成膜した材料膜については、上記反射機能を有しない材料としても構わない。ただし、上述した製造方法によって製造される半導体発光素子１と比べて、反射機能が低下するため、光取り出し効率を更に高めるという観点からは、全ての材料膜について発光層３３からの射出光を反射させることのできる材料とするのが好ましい。
〈第二の製造方法〉
次に、半導体発光素子１の第二の製造方法の一例につき説明する。なお、第一の製造方法と共通する箇所については、その旨を記載して適宜省略する。
次に、半導体発光素子１の第二の製造方法の一例につき説明する。なお、第一の製造方法と共通する箇所については、その旨を記載して適宜省略する。
まず、第一の製造方法と同様に、ステップＳ１〜Ｓ３を実行する。
（ステップＳ４Ａ）
ｐ型半導体層３１の上面の所定領域に所定の導電性材料で構成された材料膜を成膜する。ここでは、当該材料膜として、Ａｇ／Ｎｉ／Ｔｉ／Ｐｔの多層膜を用いる。より具体的には、例えばスパッタ装置にて、ｐ型半導体層３１の上面の所定の領域に、膜厚１３０ｎｍのＡｇ、膜厚３０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及び膜厚３０ｎｍのＰｔを成膜する。なお、この材料膜として、ｐ型半導体層３１との密着性を高めるために、Ａｇ層の下層に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。
ｐ型半導体層３１の上面の所定領域に所定の導電性材料で構成された材料膜を成膜する。ここでは、当該材料膜として、Ａｇ／Ｎｉ／Ｔｉ／Ｐｔの多層膜を用いる。より具体的には、例えばスパッタ装置にて、ｐ型半導体層３１の上面の所定の領域に、膜厚１３０ｎｍのＡｇ、膜厚３０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及び膜厚３０ｎｍのＰｔを成膜する。なお、この材料膜として、ｐ型半導体層３１との密着性を高めるために、Ａｇ層の下層に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。
その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行い、前記材料膜とｐ型半導体層３１とのオーミック接触を形成させ、第二電極２５を形成する（図２Ｂ参照）。このステップＳ４Ａが工程（ｂ１）に対応する。
（ステップＳ５Ａ）
次に、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域であって、電流供給部４３の形成予定箇所からＹ方向に一定程度遠い領域に、所定の導電性材料で構成された材料膜を成膜する。ここでは、ステップＳ４Ａと同様に、Ａｇ／Ｎｉ／Ｔｉ／Ｐｔの多層膜を用いる。より具体的には、例えばスパッタ装置にて、ｐ型半導体層３１の上面の所定の領域に、膜厚１３０ｎｍのＡｇ、膜厚３０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及びステップＳ４Ａよりも薄膜の膜厚２０ｎｍのＰｔを成膜する。なお、この材料膜として、ｐ型半導体層３１との密着性を高めるために、Ａｇ層の下層に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。
次に、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域であって、電流供給部４３の形成予定箇所からＹ方向に一定程度遠い領域に、所定の導電性材料で構成された材料膜を成膜する。ここでは、ステップＳ４Ａと同様に、Ａｇ／Ｎｉ／Ｔｉ／Ｐｔの多層膜を用いる。より具体的には、例えばスパッタ装置にて、ｐ型半導体層３１の上面の所定の領域に、膜厚１３０ｎｍのＡｇ、膜厚３０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及びステップＳ４Ａよりも薄膜の膜厚２０ｎｍのＰｔを成膜する。なお、この材料膜として、ｐ型半導体層３１との密着性を高めるために、Ａｇ層の下層に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。
その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行う。ステップＳ４Ａと比べて、最上層に形成されたＰｔの膜厚が薄膜であるため、ステップＳ４Ａと同等のアニール温度でコンタクトアニールを行なっても、導電性材料とｐ型半導体層３１との間にはショットキー接触が形成される。これにより、第一の製造方法におけるステップＳ５と同様に第二電流遮断層２３が形成される（図２Ｃ参照）。すなわち、第二電流遮断層２３は、ｐ型半導体層３１との接触箇所にショットキー接触が形成され、第二電極２５とｐ型半導体層３１との間よりも高い接触抵抗となる。
このステップＳ５Ａが工程（ｂ３）に対応する。
（ステップＳ６Ａ）
次に、ｐ型半導体層３１の上面のうち、第二電極２５及び第二電流遮断層２３が形成されていない領域に、所定の導電性材料で構成された材料膜を成膜する。ここでは、ステップＳ４Ａ及びステップＳ５Ａと同様に、Ａｇ／Ｎｉ／Ｔｉ／Ｐｔの多層膜を用いる。より具体的には、例えばスパッタ装置にて、膜厚１３０ｎｍのＡｇ、膜厚３０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及びステップＳ５Ａよりも更に薄膜の膜厚１０ｎｍのＰｔを成膜する。
次に、ｐ型半導体層３１の上面のうち、第二電極２５及び第二電流遮断層２３が形成されていない領域に、所定の導電性材料で構成された材料膜を成膜する。ここでは、ステップＳ４Ａ及びステップＳ５Ａと同様に、Ａｇ／Ｎｉ／Ｔｉ／Ｐｔの多層膜を用いる。より具体的には、例えばスパッタ装置にて、膜厚１３０ｎｍのＡｇ、膜厚３０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及びステップＳ５Ａよりも更に薄膜の膜厚１０ｎｍのＰｔを成膜する。
その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行う。ステップＳ４Ａと比べて、最上層に形成されたＰｔの膜厚が薄膜であるため、ステップＳ４Ａと同等のアニール温度でコンタクトアニールを行なっても、導電性材料とｐ型半導体層３１との間にはショットキー接触が形成される。更に、ステップＳ５Ａと比べても、最上層に形成されたＰｔの膜厚を薄膜としているため、ステップＳ５Ａの場合よりもｐ型半導体層３１との間の接触抵抗を更に高めることができる。これにより、第一の製造方法におけるステップＳ６と同様に第一電流遮断層２１が形成される（図２Ｄ参照）。すなわち、第一電流遮断層２１は、ｐ型半導体層３１との接触箇所にショットキー接触が形成され、第二電極２５とｐ型半導体層３１との間、更には第二電流遮断層２３とｐ型半導体層３１との間よりも高い接触抵抗となる。
このステップＳ６Ａが、工程（ｂ２）に対応する。
以下、図４を参照して、最上層のＰｔの膜厚によって接触抵抗が制御できることを説明する。図４は、模擬的に形成した検証用素子と、その検証用素子におけるアニール温度と抵抗率の関係を示すグラフである。図４（ａ）に示す検証用素子７０ａは、ｐ型ＡｌＧａＮ７１上に、膜厚１．５ｎｍのＮｉ層７３ａが形成され、Ｎｉ層７３ａの上層には膜厚１５０ｎｍのＡｇ層７２が形成され、Ａｇ層７２の上層には膜厚３０ｎｍのＮｉ層７３が形成され、Ｎｉ層７３の上層には膜厚２０ｎｍのＴｉ層７４が形成され、Ｔｉ層７４の上層にはＰｔ層７５が形成されている。なお、検証用素子７０ａは、素子分離絶縁層７６によって隣接する２素子が電気的に分離されているが、素子分離絶縁層７６を形成せずに単に２素子を空間的に分離した状態で形成しても構わない。
図４（ｂ）は、異なる膜厚でＰｔ層７５を成膜した後、所定のアニール条件でコンタクトアニール処理を行った後、隣接する２素子間の抵抗をプローブ７７を用いて測定し、Ｐｔ層７５の膜厚との関係をグラフ化したものである。なお、具体的には、５５０℃の雰囲気下で２分間、及び５００℃の雰囲気下で２分間の各アニール条件の下で、それぞれＰｔ層７５の膜厚と検証用素子７０ａの抵抗値の関係を図４（ｂ）のグラフに示している。
図４（ｂ）によれば、どのアニール条件の場合でも、Ｐｔ層７５の膜厚を３０ｎｍとしたときに抵抗値が最小値となっている。この時点においてＡｇ層７２とＰ型ＡｌＧａＮ層７１との接触箇所にはオーミック接触が形成されている。そして、Ｐｔ層７５の膜厚を２０ｎｍ、１０ｎｍと薄膜とするに連れ、抵抗値が大きくなっている。これは、Ｐｔ層７５の厚みが薄くなることで、大気中の酸素がＴｉ層７４に取り込まれやすくなる結果、Ｔｉ酸化物が形成されることでショットキーバリアを形成しているものと考えられる。なお、Ｐｔ層７５の膜厚を５０ｎｍとした場合には抵抗値が上昇しているが、これは膜厚の増加に伴うＮｉ層７３への酸素供給濃度の低下に起因したものと考えられる。
つまり、第二の製造方法によれば、第一の製造方法と異なり、アニール温度を共通にしながらも、半導体層３０（ｐ型半導体層３１）との接触箇所における接触抵抗を制御することが可能となる。なお、上述した方法では、導電性材料を構成する最上層のＰｔ層の膜厚を制御することで接触抵抗を制御したが、アニール時における雰囲気の酸素濃度を調整することでも接触抵抗を制御することが可能であると考えられる。
なお、図４では、Ｐ型ＡｌＧａＮ層７１の上層にＮｉ層７３ａを備えた検証用素子７０ａを用いて抵抗値の測定を行ったが、Ｎｉ層７３ａを備えない構成としても構わない。
ステップＳ６Ａの実行後は、第一の製造方法と同様にステップＳ７〜Ｓ１２を順次実行する。これにより、図１Ａ〜図１Ｄに示す半導体発光素子１が形成される。
なお、この第二の製造方法では、ステップＳ４Ａ、ステップＳ５Ａ、及びステップＳ６Ａにおいて、それぞれ最上層のＰｔの膜厚を変化させる一方、アニール温度は共通としたが、第一の製造方法と同様にアニール温度についても異ならせるものとしても構わない。
［第二実施形態］
本発明の半導体発光素子の第二実施形態の構成及びその製造方法について説明する。なお、第一実施形態と共通する構成要素については、同一の符号を付している。
本発明の半導体発光素子の第二実施形態の構成及びその製造方法について説明する。なお、第一実施形態と共通する構成要素については、同一の符号を付している。
〈構造〉
図５Ａは、第二実施形態の半導体発光素子を上から見たときの模式的な平面図である。図５Ａにおいて、半導体発光素子１ａは光取り出し方向が紙面上向き（Ｚ方向）である。
図５Ａは、第二実施形態の半導体発光素子を上から見たときの模式的な平面図である。図５Ａにおいて、半導体発光素子１ａは光取り出し方向が紙面上向き（Ｚ方向）である。
図５Ｂは、半導体発光素子１ａを図５ＡにおけるＢ−Ｂ線で切断したときの模式的な断面図である。図５Ｃは、半導体発光素子１ａを図５ＡにおけるＣ−Ｃ線で切断したときの模式的な断面図である。図５Ｄは、半導体発光素子１ａを図５ＡにおけるＤ−Ｄ線で切断したときの模式的な断面図である。
（反射層１８）
半導体発光素子１ａは、第一実施形態の半導体発光素子１に加えて導電性の反射層１８を更に備えている点が異なる。この反射層１８は、発光層３３から射出される光を反射する機能を有する導電性材料であり、導電層１２の最上層を構成している。ここで、反射層１８は、例えば第二電極２５と同一の材料で構成することができる。
半導体発光素子１ａは、第一実施形態の半導体発光素子１に加えて導電性の反射層１８を更に備えている点が異なる。この反射層１８は、発光層３３から射出される光を反射する機能を有する導電性材料であり、導電層１２の最上層を構成している。ここで、反射層１８は、例えば第二電極２５と同一の材料で構成することができる。
（第一電流遮断層２１、第二電流遮断層２３）
本実施形態において、第一電流遮断層２１及び第二電流遮断層２３は、第二電極２５とは異なり、発光層３３から射出される光を透過する性質を有する導電性酸化膜（例えばＩＴＯ）で形成されている。なお、第一実施形態と同様、第一電流遮断層２１及び第二電流遮断層２３は、ｐ型半導体層３１との接触箇所においてショットキー接触が形成されている。
本実施形態において、第一電流遮断層２１及び第二電流遮断層２３は、第二電極２５とは異なり、発光層３３から射出される光を透過する性質を有する導電性酸化膜（例えばＩＴＯ）で形成されている。なお、第一実施形態と同様、第一電流遮断層２１及び第二電流遮断層２３は、ｐ型半導体層３１との接触箇所においてショットキー接触が形成されている。
すなわち、第一電流遮断層２１とｐ型半導体層３１との接触箇所における接触抵抗、及び第二電流遮断層２３とｐ型半導体層３１との接触箇所における接触抵抗は、いずれも第二電極２５とｐ型半導体層３１との接触箇所における接触抵抗よりも高くなっている。更に、第一電流遮断層２１と第二電流遮断層２３を比較した場合、第一電流遮断層２１とｐ型半導体層３１との接触箇所における接触抵抗は、第二電流遮断層２３とｐ型半導体層３１との接触箇所における接触抵抗よりも高くなっている。
他の構成要素は第一実施形態の半導体発光素子１と共通であるため、説明を割愛する。
〈作用〉
本実施形態の半導体発光素子１ａにおいても、第一電極４１の直下には半導体層３０との接触抵抗の高い層（第一電流遮断層２１、第二電流遮断層２３）が設けられるため、第一電極４１から半導体層３０内を鉛直方向に大部分の電流が流れることが防止される。そして、特に、電流が供給される電流供給部４３の直下には、電流供給部４３から離れた位置と比べて更に接触抵抗の高い層（第一電流遮断層２１）を設けることで、電流供給部４３の近傍に電流が集中することを防止している。これにより、半導体発光素子１ａが高出力デバイスとして利用される場合、すなわち高電流が供給される場合においても、電流供給部４３の近傍に電流が集中して高温になることが防止されるので、従来に比べて長寿命の素子が実現される。
本実施形態の半導体発光素子１ａにおいても、第一電極４１の直下には半導体層３０との接触抵抗の高い層（第一電流遮断層２１、第二電流遮断層２３）が設けられるため、第一電極４１から半導体層３０内を鉛直方向に大部分の電流が流れることが防止される。そして、特に、電流が供給される電流供給部４３の直下には、電流供給部４３から離れた位置と比べて更に接触抵抗の高い層（第一電流遮断層２１）を設けることで、電流供給部４３の近傍に電流が集中することを防止している。これにより、半導体発光素子１ａが高出力デバイスとして利用される場合、すなわち高電流が供給される場合においても、電流供給部４３の近傍に電流が集中して高温になることが防止されるので、従来に比べて長寿命の素子が実現される。
〈製造方法〉
次に、半導体発光素子１ａの製造方法の一例につき、図２Ａ〜図２Ｄ及び図７Ａ〜図７Ｄに示す模式的な製造工程図、並びに図６を参照して説明する。なお、第一実施形態の半導体発光素子１の製造方法と共通する内容については、その旨を記載して適宜説明を割愛する。
次に、半導体発光素子１ａの製造方法の一例につき、図２Ａ〜図２Ｄ及び図７Ａ〜図７Ｄに示す模式的な製造工程図、並びに図６を参照して説明する。なお、第一実施形態の半導体発光素子１の製造方法と共通する内容については、その旨を記載して適宜説明を割愛する。
まず、第一実施形態と同様の方法により、ステップＳ１〜Ｓ４を実行する（図２Ａ〜図２Ｂ参照）。この時点で、成長基板６１上には、エピタキシャル層３９、絶縁層１９、及び第二電極２５が形成される。
（ステップＳ５Ｂ）
ステップＳ５と同様に、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域の一部に、第二電流遮断層２３を形成する（図２Ｃ参照）。より詳細には、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域であって、電流供給部４３の形成予定箇所からＹ方向に一定程度遠い領域に第二電流遮断層２３を形成する。
ステップＳ５と同様に、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域の一部に、第二電流遮断層２３を形成する（図２Ｃ参照）。より詳細には、ｐ型半導体層３１の上面のうち、第二電極２５が形成されていない領域であって、電流供給部４３の形成予定箇所からＹ方向に一定程度遠い領域に第二電流遮断層２３を形成する。
ここで、具体的には、スパッタ装置にてｐ型半導体層３１の上面の所定の領域に膜厚１００〜２００ｎｍ程度のＩＴＯからなる材料膜を成膜する。その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で、ステップＳ４よりも低温、例えば３００℃〜３５０℃程度、６０秒〜３００秒間のコンタクトアニール処理を行う。不活性ガス雰囲気でコンタクトアニールを行った場合、ドライエア雰囲気の場合よりもＩＴＯの透過率を高めることができるため、光取り出し効率を更に高める観点からは好適である。
上記の温度条件下で形成された第二電流遮断層２３は、ｐ型半導体層３１との接触箇所にショットキー接触が形成され、第二電極２５とｐ型半導体層３１との間よりも高い接触抵抗となる。
このステップＳ５Ｂは、工程（ｂ３）に対応する。
（ステップＳ６Ｂ）
ステップＳ６と同様に、ｐ型半導体層３１の上面のうち、第二電極２５及び第二電流遮断層２３が形成されていない領域に、第一電流遮断層２１を形成する（図２Ｄ参照）。すなわち、第一実施形態と同様、第一電流遮断層２１は、第二電流遮断層２３よりも電流供給部４３の形成予定箇所に近い領域に形成される。
ステップＳ６と同様に、ｐ型半導体層３１の上面のうち、第二電極２５及び第二電流遮断層２３が形成されていない領域に、第一電流遮断層２１を形成する（図２Ｄ参照）。すなわち、第一実施形態と同様、第一電流遮断層２１は、第二電流遮断層２３よりも電流供給部４３の形成予定箇所に近い領域に形成される。
具体的には、ステップＳ５Ｂと同様に、スパッタ装置にてｐ型半導体層３１の上面の所定の領域に膜厚１００〜２００ｎｍ程度のＩＴＯからなる材料膜を成膜する。その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で、ステップＳ５Ｂよりも低温、例えば２５０℃〜３００℃程度、６０秒〜３００秒間のコンタクトアニール処理を行う。
上記の温度条件下で形成された第一電流遮断層２１は、ｐ型半導体層３１との接触箇所にショットキー接触が形成され、第二電極２５とｐ型半導体層３１との間、更には第二電流遮断層２３とｐ型半導体層３１との間よりも高い接触抵抗となる。
このステップＳ６Ｂは、工程（ｂ２）に対応する。
以下、図６を参照して、ＩＴＯを形成する場合においてもコンタクトアニール温度によって接触抵抗が制御できることを説明する。図６は、模擬的に形成した検証用素子と、その検証用素子におけるアニール温度と抵抗率の関係を示すグラフである。図３（ａ）に示す検証用素子７０ｂは、ｐ型ＡｌＧａＮ層７１上に、膜厚１５０ｎｍのＩＴＯ層７８が形成されており、素子分離絶縁層７６によって隣接する２素子が電気的に分離されている。なお、検証用素子７０ｂは、素子分離絶縁層７６によって隣接する２素子が電気的に分離されているが、素子分離絶縁層７６を形成せずに単に２素子を空間的に分離した状態で形成しても構わない。
図６（ｂ）は、ｐ型ＡｌＧａＮ層７１上にＩＴＯ層７８を蒸着し、異なるアニール温度でコンタクトアニール処理を行った後、隣接する２素子間の抵抗をプローブ７７を用いて測定し、アニール温度との関係をグラフ化したものである。また、図６（ｃ）は、アニール条件を異ならせて形成された各評価用素子７０ｂに対する電流電圧特性をグラフにしたものである。
ここでは、２００℃、４００℃、６００℃、７００℃及び８００℃の５種類の異なる温度条件でコンタクトアニールを行なっている。また、比較のために、ＩＴＯ層７８を蒸着した後にコンタクトアニールを行わなかった場合の結果も載せている。
図６（ｂ）及び（ｃ）によれば、アニール温度が４００℃以上の場合には、ｐ型ＡｌＧａＮ層７１とＩＴＯ層７８の間でオーミック接触が形成されていることが分かる。一方、アニール温度が２００℃の場合、及びコンタクトアニール処理を行わなかった場合には、ｐ型ＡｌＧａＮ層７１とＩＴＯ層７８の間でショットキー接触が形成されていることが分かる。なお、図６（ｂ）において、アニール温度が４００℃の場合と６００℃の場合を比較すると、アニール温度が４００℃の方が少し接触抵抗が高くなっている。そしてアニール温度が２００℃の場合と４００℃の場合を比較すると、アニール温度が２００℃の方が極めて接触抵抗が高くなっている。
従って、ステップＳ５Ｂにおいて、ＩＴＯで構成される材料膜を成膜した後、コンタクトアニール処理を４００℃よりは低い温度条件で実行することで、ｐ型半導体層３１との接触箇所においてショットキー接触が形成される第二電流遮断層２３が形成される。更に、ステップＳ６Ｂにおいて、ＩＴＯで構成される材料膜を成膜した後、ステップＳ５Ｂよりも低い温度条件でコンタクトアニール処理を実行することで、ｐ型半導体層３１との接触箇所における接触抵抗が、第二電流遮断層２３よりも更に高い第一電流遮断層２１が形成される。
（ステップＳ７Ａ）
第二電極２５、第一電流遮断層２１、及び第二電流遮断層２３の上面に跨るように、全面に反射層１８を形成する（図７Ａ参照）。この反射層１８は、上述したように発光層３３から射出される光を反射する機能を有する導電性材料であり、例えば、第二電極２５と同一の材料で構成することができる。
第二電極２５、第一電流遮断層２１、及び第二電流遮断層２３の上面に跨るように、全面に反射層１８を形成する（図７Ａ参照）。この反射層１８は、上述したように発光層３３から射出される光を反射する機能を有する導電性材料であり、例えば、第二電極２５と同一の材料で構成することができる。
すなわち、具体的には、ステップＳ４と同様に、膜厚１５０ｎｍのＡｇ及び膜厚３０ｎｍのＮｉを成膜した後、ステップＳ６Ｂにおけるアニール温度と同等以下の温度でコンタクトアニールを処理を実行して、反射層１８を形成する。この反射層１８は、第二電極２５、第一電流遮断層２１、及び第二電流遮断層２３との間で密着性が確保できればよいため、ステップＳ４のような高温でのコンタクトアニールを実行する必要はない。
このステップＳ７Ａは工程（ｂ４）に対応する。
（ステップＳ７Ｂ）
反射層１８の上層に、第一実施形態のステップＳ７と同様の方法で保護層１７を形成する。その後、保護層１７の上面にハンダ層１５を形成する（図７Ｂ参照）。
反射層１８の上層に、第一実施形態のステップＳ７と同様の方法で保護層１７を形成する。その後、保護層１７の上面にハンダ層１５を形成する（図７Ｂ参照）。
（ステップＳ８〜Ｓ１２）
以下は、第一実施形態と同様にステップＳ８〜Ｓ１２を実行する。すなわち、ステップＳ８と同様、成長基板６１とは別に準備された基板１１に、上記保護層１７と同様の方法で保護層１３を形成した後、成長基板６１と基板１１とを貼り合わせる（図７Ｂ参照）。
以下は、第一実施形態と同様にステップＳ８〜Ｓ１２を実行する。すなわち、ステップＳ８と同様、成長基板６１とは別に準備された基板１１に、上記保護層１７と同様の方法で保護層１３を形成した後、成長基板６１と基板１１とを貼り合わせる（図７Ｂ参照）。
次に、ステップＳ９と同様に成長基板６１を剥離した後、ウェハ上に残存しているＧａＮ（アンドープ層３６）を除去してｎ型半導体層３５を露出させる（図７Ｃ参照）。その後、ステップＳ１０と同様に、隣接する素子同士を分離する（図７Ｄ参照）。
次に、ステップＳ１１と同様に、ｎ型半導体層３５の上面の所定の領域、より詳細には、第二電極２５の形成領域の鉛直上方を除いた一部の領域、すなわち第一電流遮断層２１の鉛直上方の領域の一部、及び第二電流遮断層２３の鉛直上方の領域の一部に第一電極４１を形成する。その後、ステップＳ１２と同様に、各素子同士を例えばレーザダイシング装置によって分離し、基板１１の裏面を例えばＡｇペーストにてパッケージと接合する。更に、第一電流遮断層２１の鉛直上方に形成されている第一電極４１の一部領域を電流供給部４３として、電流供給線４５を接続するワイヤボンディングを行う。これにより、図５Ａ〜図５Ｄに示す半導体発光素子１ａが形成される。
［別実施形態］
以下、半導体発光素子及びその製造方法の別実施形態につき説明する。
以下、半導体発光素子及びその製造方法の別実施形態につき説明する。
〈１〉 図８Ａ〜図８Ｄは、別実施形態の半導体発光素子１ｂの構成を模式的に示す図面である。図８Ａは半導体発光素子１ｂを上から見たときの模式的な平面図、図８Ｂは、半導体発光素子１ｂを図８ＡにおけるＢ−Ｂ線で切断したときの模式的な断面図である。図８Ｃは、半導体発光素子１ｂを図８ＡにおけるＣ−Ｃ線で切断したときの模式的な断面図である。図８Ｄは、半導体発光素子１ｂを図８ＡにおけるＤ−Ｄ線で切断したときの模式的な断面図である。
半導体発光素子１ｂは、上述した各実施形態と同様に、電流供給部４３の鉛直下方を含む領域に第一電流遮断層２１を備える一方、上述した各実施形態とは異なり、第二電流遮断層２３を備えず、これに代えて絶縁層２４を備える構成である。なお、この絶縁層２４は絶縁層１９と同一の材料で形成しても構わないし、異なる材料で形成しても構わない。
このように構成された半導体発光素子１ｂにおいても、電流供給部４３の鉛直下方には接触抵抗の高い第一電流遮断層２１が形成されているため、電流供給部４３に供給された電流は、電流供給部４３からＺ方向（鉛直方向）には極めて流れにくい構成となっている。よって、電流供給部４３から供給された電流は、鉛直下方には流れず、第一電極４１を介してＸ−Ｙ平面に平行な方向に拡げられて、導電層１２に向けて半導体層３０内を流れる。これにより、電流供給部４３の近傍に電流が集中することを緩和できる。
ただし、半導体発光素子１ｂの構成の場合、電流供給部４３からＹ方向に離れた位置においても、第一電極４１の鉛直下方には抵抗の高い絶縁層２４が形成されている。このため、上述した各実施形態の素子に比べて、電流供給部４３からＹ方向に離れた位置に電流を拡げる効果は減少する。
なお、図８Ａ〜図８Ｄに示す構成において、光取り出し効率を高める目的で、第二実施形態の半導体発光素子１ａと同様に反射層１８を備える構成としても構わない。この場合、反射層１８は、第二電極２５、第一電流遮断層２１、及び絶縁層２４の下層に形成される。
〈２〉 上述した第二実施形態の半導体発光素子１ａは、第一電流遮断層２１及び第二電流遮断層２３をいずれもＩＴＯ等の光透過性の材料で形成した上で、光取り出し効率を高める目的で反射層１８をその下層に設ける構成とした。しかし、第一電流遮断層２１及び第二電流遮断層２３をいずれもＩＴＯ等の光透過性の材料で形成しながらも、反射層１８を備えない構成としても構わない。ただし、反射層１８を備えた場合の方が、備えない場合に比べて光取り出し効率は向上する。
〈３〉 第二電極２５を形成する材料膜は、発光層３３から射出される光の波長に応じて、適宜選択されるものとして構わない。例えば、発光層３３からの光が波長３５０ｎｍ未満の深紫外光の領域である場合には、第二電極２５を形成する材料をＡｌを含む材料とすることができる。また、発光層３３からの光が波長３５０ｎｍ以上５９０ｎｍ以下の領域、すなわち紫外光〜黄色光の領域である場合には、第二電極２５を形成する材料をＡｇを含む材料とすることができる。また、発光層３３からの光が５９０ｎｍを超える領域、すなわち橙色光〜赤外光領域である場合には、第二電極２５を形成する材料をＡｇ、Ｃｕ、又はＡｕを含む材料とすることができる。
なお、第一電流遮断層２１及び第二電流遮断層２３が、第二電極２５と同様に、発光層３３から射出される光に対して反射機能を有する材料を用いて形成される場合には、これらの材料についても、前記した第二電極２５と同様に発光層３３から射出される光の波長に応じて適宜選択されるものとして構わない。
〈４〉 上述の実施形態において、第二電極２５は第一電極４１の非形成領域の鉛直下方の一部領域に形成されるものとして説明した。しかし、第二電極２５は、少なくとも電流供給部４３の非形成領域の鉛直下方の一部領域に形成されていればよく、例えば第二電極２５の一部分が第一電極４１の鉛直下方に位置しているものとしても構わない。ただし、半導体層３０を流れる電流を基板１１の面に平行な方向により拡げるという観点からは、上述した実施形態のように、第二電極２５を第一電極４１の形成領域の鉛直下方の位置には配置しないのが好ましい。
１，１ａ，１ｂ ： 本発明の半導体発光素子
１１ ： 基板
１２ ： 導電層
１３ ： 保護層
１５ ： ハンダ層
１７ ： 保護層
１８ ： 反射層
１９ ： 絶縁層
２１ ： 第一電流遮断層
２３ ： 第二電流遮断層
２４ ： 絶縁層
２５ ： 第二電極
３０ ： 半導体層
３１ ： ｐ型半導体層
３３ ： 発光層
３５ ： ｎ型半導体層
３６ ： アンドープ層
３９ ： エピタキシャル層
４１ ： 第一電極
４３ ： 電流供給部
４５ ： 電流供給線
６１ ： 成長基板
７０，７０ａ，７０ｂ ： 検証用素子
７１ ： ｐ型ＡｌＧａＮ層
７２ ： Ａｇ層
７３，７３ａ ： Ｎｉ層
７４ ： Ｔｉ層
７５ ： Ｐｔ層
７６ ： 素子分離絶縁層
７７ ： プローブ
７８ ： ＩＴＯ層
１００ ： 従来の半導体発光素子
１０１ ： 支持基板
１０２ ： ボンディング層
１０３ ： 反射電極
１０４ ： オーミック接触層
１０５ ： 電流遮断層
１０６ ： アイソレーション層
１０７ ： 半導体層
１０８ ： ｎ側電極
１０９ ： 電流供給部
１１１ ： ｐ型半導体層
１１２ ： 発光層
１１３ ： ｎ型半導体層
１１７ ： ｎ型半導体層の割れ
１１８ ： ｎ型半導体層の溶融
１１ ： 基板
１２ ： 導電層
１３ ： 保護層
１５ ： ハンダ層
１７ ： 保護層
１８ ： 反射層
１９ ： 絶縁層
２１ ： 第一電流遮断層
２３ ： 第二電流遮断層
２４ ： 絶縁層
２５ ： 第二電極
３０ ： 半導体層
３１ ： ｐ型半導体層
３３ ： 発光層
３５ ： ｎ型半導体層
３６ ： アンドープ層
３９ ： エピタキシャル層
４１ ： 第一電極
４３ ： 電流供給部
４５ ： 電流供給線
６１ ： 成長基板
７０，７０ａ，７０ｂ ： 検証用素子
７１ ： ｐ型ＡｌＧａＮ層
７２ ： Ａｇ層
７３，７３ａ ： Ｎｉ層
７４ ： Ｔｉ層
７５ ： Ｐｔ層
７６ ： 素子分離絶縁層
７７ ： プローブ
７８ ： ＩＴＯ層
１００ ： 従来の半導体発光素子
１０１ ： 支持基板
１０２ ： ボンディング層
１０３ ： 反射電極
１０４ ： オーミック接触層
１０５ ： 電流遮断層
１０６ ： アイソレーション層
１０７ ： 半導体層
１０８ ： ｎ側電極
１０９ ： 電流供給部
１１１ ： ｐ型半導体層
１１２ ： 発光層
１１３ ： ｎ型半導体層
１１７ ： ｎ型半導体層の割れ
１１８ ： ｎ型半導体層の溶融
Claims (14)
- 基板上に、ｐ型半導体層、発光層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の一部上面に接触して形成され、電流供給線と連結される電流供給部を含む第一電極と、
前記電流供給部の非形成領域の鉛直下方の一部領域に形成され、前記半導体層の一部底面に接触し、前記発光層からの射出光を反射させる材料で形成された第二電極と、
前記電流供給部の鉛直下方を含む領域に形成され、前記半導体層の一部底面に接触する第一電流遮断層とを有し、
前記第一電流遮断層と前記半導体層との接触箇所における接触抵抗が、前記第二電極と前記半導体層との接触箇所における接触抵抗よりも高いことを特徴とする半導体発光素子。 - 前記基板面に平行な方向に関して前記第一電流遮断層の形成箇所よりも前記電流供給部から遠い位置において、前記第一電極の形成領域の鉛直下方を含む領域に形成され、前記半導体層の一部底面に接触する第二電流遮断層を有し、
前記第二電流遮断層と前記半導体層との接触箇所における接触抵抗が、前記第二電極と前記半導体層との接触箇所における接触抵抗よりも高く、前記第一電流遮断層と前記半導体層との接触箇所における接触抵抗よりも低いことを特徴とする請求項１に記載の半導体発光素子。 - 前記基板の上層に形成された導電層を有し、
前記第二電極、前記第一電流遮断層、及び前記第二電流遮断層の底面が前記導電層の上面に接触していることを特徴とする請求項２に記載の半導体発光素子。 - 前記第一電流遮断層及び前記第二電流遮断層は、前記発光層からの射出光を反射させる材料で構成されることを特徴とする請求項２又は３に記載の半導体発光素子。
- 前記第一電流遮断層及び前記第二電流遮断層が、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、又はＰｔを含有する金属材料で構成されていることを特徴とする請求項４に記載の半導体発光素子。
- 前記導電層は、最上層に前記発光層からの射出光を反射させる材料で形成された反射層を有し、
前記第一電流遮断層及び前記第二電流遮断層は、前記発光層からの射出光を透過させる材料で構成されていることを特徴とする請求項３に記載の半導体発光素子。 - 前記第一電流遮断層及び前記第二電流遮断層がＩＴＯを含有する材料で構成されていることを特徴とする請求項６に記載の半導体発光素子。
- 前記基板面に平行な方向に関し、前記電流供給部の幅をｄ、前記第一電流遮断層の幅をＤとしたとき、
１．１ｄ≦Ｄ≦３ｄ
の関係を満たすことを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子。 - 請求項１に記載の半導体発光素子の製造方法であって、
基板上に前記半導体層を形成する工程（ａ）と、
前記半導体層の第一面上の所定の領域に前記第二電極を形成するための材料膜を成膜した後、コンタクトアニールを施して前記第二電極を形成する工程（ｂ１）と、
前記工程（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に前記第一電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）よりも低温度でコンタクトアニール処理を行って前記第一電流遮断層を形成する工程（ｂ２）と、
前記工程（ｂ２）の実行後、前記半導体層の前記第一面とは反対側の第二面上に前記第一電極を形成する工程（ｃ）と、
前記第一電極上において、前記基板の面に垂直な方向に関して前記第一電流遮断層に対向する領域の一部に前記電流供給線を連結して前記電流供給部を形成する工程（ｄ）とを有することを特徴とする半導体発光素子の製造方法。 - 前記工程（ａ）及び（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に前記第二電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）よりは低温度且つ前記工程（ｂ２）よりは高温度でコンタクトアニール処理を行って前記第二電流遮断層を形成する工程（ｂ３）を有し、
前記工程（ｂ２）は、前記工程（ｂ３）の実行後、前記半導体層の前記第一面上であって前記第二電極及び前記第二電流遮断層が形成されていない箇所に前記第一電流遮断層を形成するための材料膜を成膜した後、前記工程（ｂ１）及び前記工程（ｂ３）よりも低温度でコンタクトアニール処理を行って前記第一電流遮断層を形成する工程であることを特徴とする請求項９に記載の半導体発光素子の製造方法。 - 前記工程（ｂ１）、前記工程（ｂ２）、及び前記工程（ｂ３）で成膜される材料膜が同一の金属材料で構成されることを特徴とする請求項９又は１０に記載の半導体発光素子の製造方法。
- 前記工程（ｂ１）で成膜される材料膜が金属材料であり、前記工程（ｂ２）及び前記工程（ｂ３）で成膜される材料膜がＩＴＯであり、
前記工程（ｂ２）の実行後、前記第二電極、前記第一電流遮断層、及び前記第二電流遮断層に跨るように、金属材料膜を成膜後、前記工程（ｂ２）と同等以下の温度でコンタクトアニール処理を行って反射層を形成する工程（ｂ４）を有し、
前記工程（ｂ４）の実行後に、前記工程（ｃ）を実行することを特徴とする請求項９又は１０に記載の半導体発光素子の製造方法。 - 請求項１に記載の半導体発光素子の製造方法であって、
基板上に前記半導体層を形成する工程（ａ）と、
前記半導体層の第一面上の所定の領域に、最上層にＰｔを含む多層構造を有する材料膜を成膜した後、コンタクトアニールを施して前記第二電極を形成する工程（ｂ１）と、
前記工程（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない箇所に、Ｐｔの膜厚を前記工程（ｂ１）よりも薄膜として、最上層にＰｔを含む多層構造を有する前記材料膜を成膜した後、コンタクトアニール処理を行って前記第一電流遮断層を形成する工程（ｂ２）と、
前記工程（ｂ２）の実行後、前記半導体層の前記第一面とは反対側の第二面上に前記第一電極を形成する工程（ｃ）と、
前記第一電極上において、前記基板の面に垂直な方向に関して前記第一電流遮断層に対向する領域の一部に前記電流供給線を連結して前記電流供給部を形成する工程（ｄ）とを有することを特徴とする半導体発光素子の製造方法。 - 前記工程（ａ）及び（ｂ１）の実行後、前記半導体層の前記第一面上であって前記第二電極が形成されていない所定の領域に、Ｐｔの膜厚を前記工程（ｂ１）より薄膜で且つ前記工程（ｂ２）より厚膜として前記材料膜を成膜した後、コンタクトアニール処理を行って前記第二電流遮断層を形成する工程（ｂ３）を有し、
前記工程（ｂ２）は、前記工程（ｂ３）の実行後、前記半導体層の前記第一面上であって前記第二電極及び前記第二電流遮断層が形成されていない箇所に、Ｐｔの膜厚を前記工程（ｂ１）及び前記工程（ｂ３）よりも薄膜として前記材料膜を成膜した後、コンタクトアニール処理を行って前記第一電流遮断層を形成する工程であることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013258350A JP6094819B2 (ja) | 2013-12-13 | 2013-12-13 | 半導体発光素子及びその製造方法 |
| TW103131352A TW201526288A (zh) | 2013-12-13 | 2014-09-11 | 半導體發光元件及其製造方法 |
| US14/561,968 US9437778B2 (en) | 2013-12-13 | 2014-12-05 | Semiconductor light-emitting element and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013258350A JP6094819B2 (ja) | 2013-12-13 | 2013-12-13 | 半導体発光素子及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015115543A true JP2015115543A (ja) | 2015-06-22 |
| JP2015115543A5 JP2015115543A5 (ja) | 2016-09-23 |
| JP6094819B2 JP6094819B2 (ja) | 2017-03-15 |
Family
ID=53369544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013258350A Active JP6094819B2 (ja) | 2013-12-13 | 2013-12-13 | 半導体発光素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9437778B2 (ja) |
| JP (1) | JP6094819B2 (ja) |
| TW (1) | TW201526288A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102320790B1 (ko) | 2014-07-25 | 2021-11-03 | 서울바이오시스 주식회사 | 자외선 발광 다이오드 및 그 제조 방법 |
| KR101761835B1 (ko) * | 2015-05-22 | 2017-07-26 | 서울바이오시스 주식회사 | 고효율 발광 다이오드 |
| US9595616B1 (en) * | 2015-12-02 | 2017-03-14 | Sandia Corporation | Vertical III-nitride thin-film power diode |
| KR102554231B1 (ko) * | 2016-06-16 | 2023-07-12 | 서울바이오시스 주식회사 | 전극 구조를 갖는 수직형 발광 다이오드 및 그것을 갖는 발광 다이오드 패키지 |
| JP6824501B2 (ja) * | 2017-02-08 | 2021-02-03 | ウシオ電機株式会社 | 半導体発光素子 |
| US9893254B1 (en) * | 2017-04-20 | 2018-02-13 | High Power Opto. Inc. | Structure of high temperature resistant reflecting layer of light-emitting diode |
| DE102019135171A1 (de) * | 2019-12-19 | 2021-06-24 | Rogers Germany Gmbh | Lotmaterial, Verfahren zur Herstellung eines solchen Lotmaterials und Verwendung eines solchen Lotmaterials zur Anbindung einer Metallschicht an eine Keramikschicht |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125680A (ja) * | 1983-01-06 | 1984-07-20 | Nec Corp | 半導体発光素子 |
| JP2006269912A (ja) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 発光素子及びその製造方法 |
| JP2011243956A (ja) * | 2010-05-18 | 2011-12-01 | Seoul Opto Devices Co Ltd | 高効率発光ダイオード及びその製造方法 |
| US20120061704A1 (en) * | 2010-10-11 | 2012-03-15 | Lg Innotek Co., Ltd. | Light emitting device and lighting instrument including the same |
| JP2012169526A (ja) * | 2011-02-16 | 2012-09-06 | Stanley Electric Co Ltd | 半導体発光装置およびその製造方法 |
| JP2013197197A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体発光装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2280426B1 (en) * | 2008-04-16 | 2017-07-05 | LG Innotek Co., Ltd. | Light-emitting device |
| EP2528114A3 (en) | 2011-05-23 | 2014-07-09 | LG Innotek Co., Ltd. | Light emitting device, light emitting device package, and light unit |
-
2013
- 2013-12-13 JP JP2013258350A patent/JP6094819B2/ja active Active
-
2014
- 2014-09-11 TW TW103131352A patent/TW201526288A/zh unknown
- 2014-12-05 US US14/561,968 patent/US9437778B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125680A (ja) * | 1983-01-06 | 1984-07-20 | Nec Corp | 半導体発光素子 |
| JP2006269912A (ja) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 発光素子及びその製造方法 |
| JP2011243956A (ja) * | 2010-05-18 | 2011-12-01 | Seoul Opto Devices Co Ltd | 高効率発光ダイオード及びその製造方法 |
| US20120061704A1 (en) * | 2010-10-11 | 2012-03-15 | Lg Innotek Co., Ltd. | Light emitting device and lighting instrument including the same |
| JP2012169526A (ja) * | 2011-02-16 | 2012-09-06 | Stanley Electric Co Ltd | 半導体発光装置およびその製造方法 |
| JP2013197197A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体発光装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6094819B2 (ja) | 2017-03-15 |
| US9437778B2 (en) | 2016-09-06 |
| TW201526288A (zh) | 2015-07-01 |
| US20150171271A1 (en) | 2015-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11616172B2 (en) | Semiconductor light emitting device with frosted semiconductor layer | |
| JP6094819B2 (ja) | 半導体発光素子及びその製造方法 | |
| WO2014045883A1 (ja) | Ｌｅｄ素子及びその製造方法 | |
| WO2015141517A1 (ja) | 半導体発光素子及びその製造方法 | |
| TWI488333B (zh) | LED element and manufacturing method thereof | |
| US20150280073A1 (en) | Semiconductor light-emitting element and production method therefor | |
| KR101534846B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
| WO2014203829A1 (ja) | 透明導電膜用組成物、透明電極、半導体発光素子、太陽電池 | |
| WO2016072326A1 (ja) | 半導体発光素子 | |
| JP2015153827A (ja) | 半導体発光素子及びその製造方法 | |
| KR20160117178A (ko) | 반도체 발광 소자 | |
| JP2014170815A (ja) | Ｌｅｄ素子 | |
| WO2015151542A1 (ja) | 半導体発光素子、発光デバイス | |
| JP2015115544A (ja) | 半導体発光素子及びその製造方法 | |
| WO2015029727A1 (ja) | 半導体発光素子 | |
| JP2017139298A (ja) | 半導体発光素子及びその製造方法 | |
| JP2015050381A (ja) | 半導体発光素子及びその製造方法 | |
| JP2015198124A (ja) | 半導体発光素子 | |
| JP2017005156A (ja) | 半導体発光素子及びその製造方法 | |
| TWI535062B (zh) | LED components | |
| KR101681573B1 (ko) | 발광소자의 제조방법 | |
| JP2016195170A (ja) | 半導体発光素子の製造方法、半導体発光素子 | |
| JP2017117966A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160805 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160920 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6094819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |