TWI535062B - LED components - Google Patents

LED components Download PDF

Info

Publication number
TWI535062B
TWI535062B TW103107422A TW103107422A TWI535062B TW I535062 B TWI535062 B TW I535062B TW 103107422 A TW103107422 A TW 103107422A TW 103107422 A TW103107422 A TW 103107422A TW I535062 B TWI535062 B TW I535062B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
semiconductor layer
transparent electrode
light
Prior art date
Application number
TW103107422A
Other languages
English (en)
Other versions
TW201505210A (zh
Inventor
Kohei Miyoshi
Masashi Tsukihara
Toru Sugiyama
Original Assignee
Ushio Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Electric Inc filed Critical Ushio Electric Inc
Publication of TW201505210A publication Critical patent/TW201505210A/zh
Application granted granted Critical
Publication of TWI535062B publication Critical patent/TWI535062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

LED元件
本發明係關於LED元件，尤其關於以氮化物半導體所構成的橫型LED元件。
先前，於使用氮化物半導體的LED元件中，主要利用GaN。此時，根據晶格整合的觀點，利用在藍寶石基板上進行磊晶成長來形成缺陷少的GaN膜，形成由氮化物半導體所成的LED元件。在此，因藍寶石基板是絕緣材，對於GaN系LED的供電，削去p層的一部分，使n層露出，於p層及n層的各層形成供電用電極。如此，將供電用的電極配置成相同朝向之構造的LED元件稱為橫型構造，例如於後述專利文獻1有揭示此種技術。
又，於後述專利文獻2，揭示有利用作為p側電極，使用ITO等的透明電極(透光性導電性層)，提升光線取出效率的構造。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本專利第2976951號說明書
[專利文獻2]日本專利第5045248號說明書
[專利文獻3]日本特開2007-258529號公報
〔非專利文獻〕
[非專利文獻1]S.Fritze, et al., "High Si and Ge n-type doping of GaN doping-Limits and impact on stress", Applied Physics Letters 100, 122104, (2012)
圖11A係前述專利文獻2所揭示之LED元件的模式剖面圖。LED元件90係具備支持基板11、無摻雜半導體層13、n型半導體層61、發光層17、p型半導體層19、第1電極63、第2電極23、供電端子25及供電端子27。
然後，具有作為n側電極之功能的第1電極63以金屬電極構成，具有作為p側電極之功能的第2電極23以透明電極構成。在此，作為n型半導體層61使用n型的GaN層，作為p型半導體層19，使用p型的GaN層。藉由n型半導體層61、發光層17及p型半導體層19，構成LED層50。又，作為支持基板11使用藍寶石基板，作為無摻雜半導體層13使用無摻雜的GaN層。
以下，為了便利說明，將n型半導體層61稱 為「n型GaN層61」，將第1電極63稱為「金屬電極63」，將第2電極23稱為「透明電極23」。
對供電端子25與供電端子27之間施加電壓時，從供電端子27，依序透過透明電極23、p型半導體層19、發光層17、n型GaN層61、金屬電極63，流通朝向供電端子25的電流。此時，利用電流流通於發光層17，該發光層17的區域會發光。該光線係透射透明電極23，取出至紙面上的上方(箭頭d1方向)。
然而，在發光層17產生之光線不僅朝向上方，該一部分會朝下方，亦即支持基板11側放射。為了提升光線的取出效率，考量於支持基板11的底面設置反射電極14，利用該反射電極14朝向上方反射(參照圖11B)。
被反射電極14反射之光線中，朝向透明電極23側進行者，係直接透射該透明電極23，被取出至外部。但是，被反射電極14反射之光線的一部分，會朝向金屬電極63進行。但是，金屬電極63因為不具有透光性，朝該方向進行的光線會被金屬電極63吸收，無法有效率地取出至外部。
在此，作為n側電極，可形成透明電極來代替金屬電極63的話，就也可將朝向該n側電極之來自反射電極14的反射光，取出至外部，所以，於提升光線取出效率的意義來說非常有效。但是，因為後述的理由，於圖11B所示構造中，有無法單單將金屬電極63置換成透 明電極的課題。
透明電極係比電阻比金屬還大，在透明電極與n型GaN層61的界面中難以取得歐姆連接。結果，在n型GaN層61與作為n側電極的透明電極之間產生較大的電阻，產生為了對於發光層流通發光所需的電流，對p側電極與n側電極之間施加較大電壓的必要。
對於為了一邊抑制必要的施加電壓，一邊對於發光層流通必要的電流來說，盡可能降低p側電極與n側電極之間的電阻值為佳。因此，考慮對於為了n側電極雖採用透明電極，也盡可能降低n型GaN層61與n側電極之間的電阻值來說，利用盡可能提升n型GaN層61的n型不純物的摻雜量，實現n型GaN層61與n側電極之間的歐姆連接的方法。
然而，於構成LED層50的半導體層中，於構成n型半導體層的n型GaN層61中，將該摻雜量設為1×1019/cm3以上的話，公知有因原子鍵結的狀態惡化等之原因，會產生膜粗化的現象(例如參照前述非專利文獻1)。產生此種現象的話，不會形成低電阻的n層，結果，發光效率會降低。
在前述專利文獻3中，為了克服此課題，設為交互依序層積高濃度的n層與低濃度的n層的構造。依據同文獻，利用設為此種構造，形成於高濃度層之表面的粗化藉由低濃度層覆蓋，故可形成良質的n層。
但是，採用專利文獻3所記載的方法時，因 作為n層需要依序交互層積複數組的高濃度層與低濃度層，故會產生製程複雜化的其他問題。
本發明的目的係有鑑於前述的課題，實現即使低工作電壓，也可實現光線的高取出效率，且可利用簡易的製程來製造的LED元件。
本發明的LED元件，其特徵為：具有：第1半導體層，係以n型氮化物半導體所構成；發光層，係底面接觸並形成於前述第1半導體層的一部分上面，且以氮化物半導體所構成；第2半導體層，係形成於前述發光層的上層，且以p型氮化物半導體所構成；第1電極，係底面接觸並形成於前述第1半導體層的一部分上面，且以透明電極所構成；及第2電極，係形成於前述第2半導體層的上層；前述第1半導體層，係至少與前述第1電極接觸的區域以AlnGa1-nN(0<n≦1)構成，n型不純物濃度大於1×1019/cm3。
藉由本發明者的銳意研究，在不以GaN，而是以AlnGa1-nN(0<n≦1)構成n型的第1半導體層時，可確認即使將不純物濃度提升為大於1×1019/cm3，也不會產生膜粗化的問題。結果，因可降低n層的電阻值，故即 使於該上層形成透明電極，也可實現n層與透明電極之間的歐姆連接。
因此，可將透明電極形成於第1半導體層的上層。藉此，從發光層放射之光線中，關於朝向n層側的光線，也可透過透明電極來取出，所以，可提升光線取出效率。
進而，依據該構造，作為第1半導體層，僅形成不純物濃度大於1×1019/cm3的AlnGa1-nN(0<n≦1)即可，不需要交互層積複數組低濃度層與高濃度層。因此，不需要複雜的製程，可利用簡易的製程來製造LED元件。
再者，作為前述透明電極，例如可利用ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、In2O3、SnO2等。
在此，將前述第2電極，設為以形成於前述第2半導體層的上層之透明電極所構成者亦可。
藉此，因為於n層側與p層側雙方形成透明電極，可更提升光線的取出效率。
又，於前述構造中，將前述第1電極與前述第1半導體層之接觸區域的面積設為S1，前述第2電極與前述第2半導體層之接觸區域的面積設為S2時，以可成立0.2≦S1/(S1+S2)≦0.3之方式形成為佳。
電阻值與電極面積成反比。因此，作為n側電極的第1電極的比率過低的話，即使將第1半導體層實 現作為高濃度摻雜層，第1半導體層與第1電極的接觸電阻也會過大。所以，對於為了縮小該接觸電阻來說，增加第1電極的電極面積為佳。
但是，於LED元件的晶片上，第1電極的電極面積過大的話，則第2電極的可佔有區域會降低，該電極面積會變小。p型的第2半導體層，係因為電阻高於n型的第1半導體層，所以，第2電極的面積變小，成為提升第2電極與第2半導體層的接觸電阻之要因。
因此，可知對於盡可能以較低施加電壓來獲得高光輸出來說，關於第1電極與第2電極的面積比，存在有理想的範圍。藉由本案發明者的銳意研究，在將面積比設為前述的範圍內時，可確認高效果。
又，除了前述構造之外，前述發光層與前述第1電極，係在彼此於水平方向具有間隔之狀態下，形成於前述第2半導體層的上層亦可。
藉此，可抑制於第1電極與第2電極之間產生漏電流。
依據本發明，可實現即使低工作電壓，也可實現光線的高取出效率，且可利用簡易的製程來製造的LED元件。
1，1A‧‧‧LED元件
2A，2B，2C‧‧‧檢證用元件
5‧‧‧間隔
11‧‧‧支持基板
13‧‧‧無摻雜半導體層
14‧‧‧反射電極
15‧‧‧n型半導體層
15A‧‧‧高濃度層
17‧‧‧發光層
19‧‧‧p型半導體層
19A‧‧‧高濃度層
20‧‧‧LED層
21‧‧‧第1電極(透明電極)
23‧‧‧第2電極(透明電極)
24‧‧‧導電性透光性材料膜
25‧‧‧供電端子
27‧‧‧供電端子
31‧‧‧反射電極
33‧‧‧反射電極
37‧‧‧接合金屬
39‧‧‧接合金屬
40‧‧‧LED磊晶層
41‧‧‧基板
45‧‧‧光阻
50‧‧‧LED層
61‧‧‧n型半導體層(n型GaN層)
61A‧‧‧層
63‧‧‧第1電極(金屬電極)
90‧‧‧LED元件
[圖1]本發明之LED元件的概略剖面圖。
[圖2A]將n型不純物濃度設為5×1019/cm3時之AlGaN的層表面的照片。
[圖2B]將n型不純物濃度設為1.5×1019/cm3時之GaN的層表面的照片。
[圖3A]歐姆連接之檢證用元件(實施例)的構造圖。
[圖3B]歐姆連接之檢證用元件(比較例)的構造圖。
[圖3C]歐姆連接之檢證用元件(參考例)的構造圖。
[圖4A]揭示實施例之I-V特性的圖表。
[圖4B]揭示比較例之I-V特性的圖表。
[圖4C]揭示參考例之I-V特性的圖表。
[圖5]對比實施例、比較例及先前例之I-V特性的圖表。
[圖6A]用以評估透明電極之透光性的檢證用元件的構造圖。
[圖6B]用以評估透明電極之透光性的檢證用元件的構造圖。
[圖6C]揭示透明電極之透光性的圖表。
[圖7A]揭示相同電流下，n側電極與p側電極的面積比與施加電壓之關係的圖表。
[圖7B]揭示相同電流下，n側電極與p側電極的面積比與光輸出之關係的圖表。
[圖8]揭示ITO之退火溫度與載體濃度的關係的圖表。
[圖9A]LED元件的工程剖面圖之一部分。
[圖9B]LED元件的工程剖面圖之一部分。
[圖9C]LED元件的工程剖面圖之一部分。
[圖9D]LED元件的工程剖面圖之一部分。
[圖9E]LED元件的工程剖面圖之一部分。
[圖9F]LED元件的工程剖面圖之一部分。
[圖10A]本發明之LED元件的其他實施形態的概略剖面圖。
[圖10B]本發明之LED元件的其他實施形態的概略剖面圖。
[圖11A]先前之LED元件的模式剖面圖。
[圖11B]於圖11A的構造，設置反射電極之LED元件的模式剖面圖。
針對本發明的LED元件，參照圖面來進行說明。再者，於各圖中，圖面的尺寸比與實際的尺寸比不一定一致。
[構造]
針對本發明的LED元件1的構造，參照圖1來進行說明。圖1係LED元件1的概略剖面圖。再者，針對與圖11A及圖11B相同的構成要素，附加相同的符號。
LED元件1係具備支持基板11、無摻雜層13、反射電極14、LED層20、第1電極21、第2電極23、供電端子25、供電端子27。又，LED層20係由下依序層積n型半導體層15(對應「第1半導體層」)、發光層17及p型半導體層19(對應「第2半導體層」)所形成。第1電極21係底面接觸且形成於n型半導體層15的一部分上面，第2電極23係形成於p型半導體層19的上層。
(支持基板11)
支持基板11係以藍寶石基板所構成。再者，藍寶石之外，以Si、SiC、GaN、YAG等構成亦可。
(反射電極14)
反射電極14係例如以Ag系的金屬(Ni與Ag的合金)、Al、Rh等所構成。本LED元件1係想定將從發光層17放射之光線取出至圖1的紙面上方(箭頭d1方向)，反射電極14係利用使從發光層17朝下放射之光線朝上反射，發揮提升發光效率的功能。再者，如後述般，LED元件1係與圖11A所示之先前的LED元件90不同，針對構成n側電極的第1電極21，也利用透明電極來構 成，所以，是可從第1電極21往d1方向取出光線的構造。
(無摻雜層13)
無摻雜層13係以GaN形成。更具體來說，藉由由GaN所成之低溫緩衝層，與於其上層由GaN所成之基底層所形成。
(第1電極21)
LED元件1所具備的第1電極21，係例如以ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)等的透光性導電材料所構成，構成透明電極。以下，將第1電極21稱為「透明電極21」。
再者，參照實驗資料，如後述般，於本構造中，於n型半導體層15與透明電極21的界面中形成歐姆連接，實現n型半導體層15與透明電極21之間的低電阻化。
(第2電極23)
在本實施形態之LED元件1中，第2電極23也與第1電極21同樣地構成透明電極。亦即，第2電極23也例如以ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)等的透光性導電材料所構成。以下，將第2電極23稱為「透明電極23」。對於製程的簡單化來說，利用相同材料來 形成透明電極21與透明電極23為佳。
再者，如圖1所示，透明電極21與透明電極23係以於水平方向具有間隔5之方式配置。藉此，可獲得可抑制漏電流在水平方向流通於透明電極23與透明電極21之間的效果。再者，透明電極23係形成於p型半導體層19的上層，p型半導體層19係形成於發光層17的上層，發光層17係與透明電極21相同，形成於n型半導體層15的上層。因此，如圖1所示，成為發光層17與透明電極21在彼此於水平方向具有間隔5之狀態下，形成於n型半導體層15的上層的構造。
(供電端子25，27)
供電端子25係形成於透明電極21的上層，供電端子27係形成於透明電極23的上層，例如分別以Cr-Au所構成。該等供電端子25、27係連接例如以Au、Cu等所構成之電線(未圖示)，該電線的另一方係連接於配置LED元件1之基板的供電圖案等(未圖示)。
(LED層20)
如上所述，LED層20係由下依序層積n型半導體層15、發光層17及p型半導體層19所形成。
n型半導體層15係於接觸無摻雜層13的區域包含以GaN所構成之層(保護層)，於至少接觸透明電極21的區域包含以AlnGa1-nN(0<n≦1)所構成之層(電 子供給層)的多層構造。至少於保護層，摻雜Si、Ge、S、Se、Sn、Te等的n型不純物，尤其摻雜Si為佳。
又，接觸透明電極21之區域的n型半導體層15係以n型不純物濃度大於1×1019/cm3，理想為成為3×1019/cm3以上之方式摻雜不純物。再者，依據藉由實驗所得之照片(圖2)，如後述般，於本構造中，即使將n型半導體層15的n型不純物濃度設為大於1×1019/cm3之值(例如5×1019/cm3)，在該n型半導體層15也不會產生膜粗化。
發光層17係例如以具有重複由GaInN所成之量子井層與由AlGaN所成之障壁層的多量子井結構的半導體層所形成。該等之層係作為非摻雜型亦可，作為摻雜p型或n型亦可。
p型半導體層19係例如以GaN構成，摻雜Mg、Be、Zn、C等的p型不純物。再者，接觸透明電極23之區域的p型半導體層19係以p型不純物濃度大於3×1019/cm3，理想為成為5×1019/cm3以上之方式摻雜不純物。再者，與摻雜Si的n型半導體之狀況不同，例如摻雜Mg時，即使設為1×1019/cm3以上的摻雜量，也不會產生上述之膜粗化的問題。
再者，作為p型半導體層19，GaN之外，以AlGaN構成亦可。
(其他)
雖然未圖示，但是，於LED層20、透明電極21、透明電極23的側面及上面，形成作為保護膜的絕緣層亦可。再者，作為該保護膜的絕緣層，係以具有透光性的材料(例如SiO2等)構成為佳。
[膜粗化之有無的檢證]
接著，如LED元件1，利用以AlnGa1-nN(0<n≦1)來構成n型半導體層15，針對即使使不純物濃度大於1×1019/cm3，也不會產生膜粗化之狀況，參照圖2A及圖2B的實驗資料來進行說明。再者，以下將AlnGa1-nN(0<n≦1)略記為AlnGa1-nN。
圖2A係將n型不純物濃度設為5×1019/cm3時之AlGaN的層表面的照片。又，圖2B係將n型不純物濃度設為1.5×1019/cm3時之GaN的層表面的照片。再者，圖2A係利用AFM(Atomic Force Microscopy：原子力顯微鏡)所攝影者，圖2B係利用SEM(Scanning Electron Microscope：掃描式電子顯微鏡)所攝影者。
如圖2B所示，以GaN構成n型半導體層時，可知將n型不純物濃度設為1.5×1019/cm3的話，表面會產生粗化。再者，即使將不純物濃度設為1.3×1019/cm3、2×1019/cm3，也可同樣確認表面的粗化。藉此，於GaN中，如非專利文獻1所記載般，可知大於1×1019/cm3的話，層表面會產生粗化。
相對於此，依據圖2A，以AlGaN構成n型半 導體層的話，即使將n型不純物濃度設為5×1019/cm3，也可確認台階狀的表面(原子台階)，可知層表面未產生粗化。再者，作為構成材料，即使使Al與Ga的成分比例變化(AlnGa1-nN)，也可同樣確認層表面不會產生粗化。又，即使在以GaN構成n型半導體層，將n型不純物濃度設為0.5×1019/cm3，亦即，將n型不純物濃度設為1×1019/cm3以下之狀況中，也可取得與圖2A相同的照片。
依據以上內容，利用以AlnGa1-nN構成n型半導體層，可知即使使n型不純物濃度大於1×1019/cm3，也不會產生膜粗化的問題。
[歐姆連接的檢證]
接著，利用n型半導體層15中，將至少與透明電極21接觸的區域，以不純物濃度大於1×1019/cm3的AlnGa1-nN來構成，針對在n型半導體層15與透明電極21之間形成歐姆連接，參照資料來進行說明。
圖3A~圖3C係用於歐姆連接檢證所形成之元件的範例。再者，該等元件只是為了半導體層與透明電極之間的歐姆連接檢證的元件，與LED元件1不同，在檢證所需的範圍中構成元件。又，在圖3A~圖3C中，作為透明電極21及23，採用ITO。
(實施例)
圖3A所示之檢證用元件2A，係與LED元件1相同，於支持基板11上隔著無摻雜層13，形成n型半導體層15，於其上層，形成兩處透明電極21。n型半導體層15係於包含與透明電極21接觸之區域的最上部的位置，具有以不純物濃度為3×1019/cm3的AlnGa1-nN所構成的高濃度層15A。
(比較例)
圖3B所示之檢證用元件2B係相對於檢證用元件2A，形成以GaN構成之n型半導體層61，來代替以AlnGa1-nN構成之n型半導體層15者。該n型半導體層61係於包含與透明電極21接觸之區域的最上部的位置，具有以不純物濃度為1×1019/cm3(不產生膜粗化的上限值)的GaN所構成的層61A。
(參考例)
圖3C所示之檢證用元件2C，係用以檢證構成p側電極的透明電極23與p型半導體層19的界面之歐姆連接者。具體來說，於支持基板11上，隔著無摻雜層13形成p型半導體層19，於其上層形成兩處透明電極23。p型半導體層19係於包含與透明電極23接觸之區域的最上部的位置，具有以不純物濃度為8×1019/cm3的GaN所構成的高濃度層19A。
圖4A及圖4B係對於各檢證用元件2A、 2B，測定n型半導體層與層積於其上層的透明電極21之間之I-V特性的圖表。具體來說，是在分離形成之兩個透明電極21之間施加電壓V，將該V之值與透過n型半導體層(15，61)流通之電流量I之值的關係予以圖表化者。更詳細來說，該圖表係使對兩者施加之電壓，以0V為基準，從0至負電壓，又從0至正電壓逐漸變化，針對每一施加電壓來測定電流I，將施加電壓與電流的關係圖表化者。
又，圖4C係對於檢證用元件2C，測定p型半導體層19與層積於其上層之透明電極23之間之I-V特性的圖表。測定方法與檢證用元件2A及2B相同。
圖4A對應檢證用元件2A(實施例)，圖4B對應檢證用元件2B(比較例)，圖4C對應檢證用元件2C(參考例)。再者，在圖4A中，作為用以確認歐姆連接的形成的比較，一併圖示形成通常的金屬電極材料(Ti/Al/Ti/Au)來代替透明電極21時的I-V特性。
依據圖4A，可知以不純物濃度為3×1019/cm3的AlnGa1-nN來構成n型半導體層15之與透明電極21接觸的區域時，即使與其上層形成由ITO所成之透明電極21，也表示與形成金屬電極(Ti/Al/Ti/Au)同樣幾乎直線狀的I-V特性。又，ITO的退火溫度為300℃之狀況或400℃之狀況，該特性也幾乎不會變化。亦即，可知利用以不純物濃度為3×1019/cm3的AlnGa1-nN來構成與透明電極21接觸之區域的n型半導體層15，可實現與於上層形 成金屬電極時相同的歐姆連接。
相對於此，如圖4B，在以不純物濃度為1×1019/cm3的GaN來構成與透明電極21接觸之區域的n型半導體層61時，0V附近的區域之I-V特性曲線的傾斜，係比離開0V之負電壓及正電壓區域之I-V特性曲線的傾斜還緩和。此係表示施加絕對值較大的電壓的話，雖然電流易於流通，但是，施加接近0V之絕對值較小的電壓的話，電流難以流通，代表形成肖特基連接之狀況。
利用使ITO的退火溫度上升，可提升ITO的載體濃度。但是，依據圖4B，即使將ITO的退火溫度提升至600℃為止，也依然會形成肖特基連接，無法實現歐姆連接。亦即，可導出在以不純物濃度為1×1019/cm3的GaN來構成n型半導體層15的與透明電極21接觸的區域時，無法實現在n型半導體層15與透明電極21之間的歐姆連接的結論。
又，依據圖4C，以不純物濃度為8×1019/cm3的GaN來構成p型半導體層19的與透明電極23接觸的區域時，在退火溫度為600℃及800℃時，表示幾乎直線狀的I-V特性，可知成功實現歐姆連接。再者，在退火溫度為400℃時，0V附近的區域之I-特性的傾斜，係比離開0V之負電壓及正電壓區域的I-V特性的傾斜稍微緩和，歐姆性產生少許歪斜。
亦即，依據圖4C，可知利用以不純物濃度為8×1019/cm3的GaN來構成p型半導體層19的與透明電極 23接觸的區域，果然可成功實現歐姆連接。再者，p型半導體層19之狀況，與n型半導體層15不同，因為摻雜的材料不是Si，而是Mg等的p型不純物，故即使以不純物濃度成為8×1019/cm3程度之方式進行摻雜，也不會產生膜粗化的問題之狀況是如上述般。
圖5係對比實施例、比較例及先前例之I-V特性的圖表。實施例係對於圖1所示之LED元件1，先前例係對於圖11B所示之LED元件90的構造，將分別流通於供電端子25及27之間的電流與電壓的關係予以圖表化者。又，比較例係於圖11B所示之LED元件90的構造中，對於使用透明電極21來代替金屬電極63的構造，同樣地將電流與電壓的關係予以圖表化者。
依據圖5，對應實施例的LED元件1係可實現與使用金屬電極之先前例同等的I-V特性，可知可利用低電壓流通充分的電流。相對於此，在比較例中，為了流通同等的電流，需要施加較高的電壓，可知發光效率降低。
有鑑於以上內容，可知將n型半導體層15的構成材料設為GaN之狀況中，即使在不產生膜粗化之問題的範圍內設為最大的不純物濃度之1×1019/cm3，在與透明電極21之間也無法實現歐姆連接。此時，在透明電極21與n型半導體層15之間的電阻值變高，為了流通發光所需之電流所需之電壓也變高。
如LED元件1般，利用作為n型半導體層 15，使用AlnGa1-nN，可不產生膜粗化而實現超過1×1019/cm3的高濃度層15A。然後，藉由使此種高濃度層15A與透明電極21接觸，實現n型半導體層15與透明電極21之間的歐姆連接。因此，即使將作為n側電極的透明電極21形成於n型半導體層15的上面，也可以較低的施加電壓，於發光層流通充分的電流。然後，藉由利用透明電極21形成，因為可將進行於該透明電極21側之光線取出至外部，可提升光線的取出效率。
進而，如LED元件1，利用形成作為p側電極的透明電極23，關於朝向該透明電極23進行的光線，也可取出至外部，所以，可大幅提升光線的取出效率。再者，因為也實現透明電極23與p側半導體層19之界面的歐姆連接，故即使於p側半導體層19的上面，形成透明電極23，也可利用較低之施加電壓，於發光層流通充分的電流。
[透光性的檢證]
接著，針對透明電極21的透光性進行檢證。圖6A及圖6B係用以說明檢證方法的概念圖，圖6C係揭示檢證結果的圖表。再者，關於透明電極23也可進行相同的說明。
如圖6A所示，從由藍寶石所成之支持基板11的背面照射光線，測定表面之光量X。同樣地，如圖6B所示，於將透明電極21形成於支持基板11上的元件 中，從支持基板11的背面照射光線，測定表面(透明電極21側)之光量Y。一邊使光的波長變化一邊進行此種測定，針對每一波長計算透射率τ=Y/X並圖表化者為圖6C。再者，光量的測定係使用紫外可視光分光光度計來進行。
依據圖6C，在λ≧400nm的範圍內，即使ITO的退火溫度為300℃，或400℃，也可實現90%以上的透射率τ。又，在λ≧350nm的範圍內，可實現80%以上的透射率τ。因此，可知透明電極38充分具有透射光線的功能。亦即，如圖1所示，於n型半導體層15的上面，形成透明電極21時，朝向該透明電極21側進行的光線不會在透明電極21內大幅衰減，可以高效率將該光線取出至外部。
[面積比的檢證]
接著，針對作為n側電極的透明電極21與作為p側電極的透明電極23之理想面積比，進行說明。
電阻值與電極面積成反比。因此，作為n側電極的透明電極21的比率過低的話，即使作為高濃度摻雜層，實現n型半導體層15與透明電極21的界面，兩者間的接觸電阻也還是會變大。所以，對於為了縮小該接觸電阻來說，增加透明電極21的電極面積為佳。
但是，於LED元件的晶片上，透明電極21的電極面積過大的話，則作為p側電極的透明電極23的可 佔有區域會降低，該電極面積會變小。p型半導體層19係接觸電阻比n型半導體層15還高，故透明電極23的面積變小，會成為提升p型半導體層19與透明電極23的電阻的要因。
因此，對於盡可能以較低施加電壓來確保充分的電流來說，可謂n側的透明電極21與p側的透明電極23的面積比存在有理想的範圍。
圖7A係揭示相同電流下，透明電極21(n側電極)與透明電極23(p側電極)的面積比與施加電壓之關係的圖表。以下，將n側電極的電極面積記載為S1，p側電極的電極面積記載為S2。此時，在圖7A中，將橫軸設為面積比r=S1/(S1+S2)來予以規定。再者，於圖7A，為了比較，關於r=0.2與r=0.3之狀況，也記載將n側電極設為金屬電極63(Ti/Al/Ti/Au)之先前的LED元件90的資料。又，在圖7A中，以流通0.1A電流於兩供電端子25及27之間之方式調整施加電壓。
依據圖7A，可知於將n側電極設為透明電極21之LED元件1中，即使面積比r過小，或過大，流通0.1A電流所需之電壓也會變高之狀況。此結果與上述考察一致。
然後，於面積比r為0.2以上0.3以下的範圍內，可利用與將n側電極設為金屬電極63之先前的LED元件90同等的施加電壓，來流通0.1A電流。
圖7B係揭示相同電流下，n側電極與p側電 極的面積比與光輸出之關係的圖表。與圖7A相同，將橫軸設為面積比r。又，將縱軸設為光輸出，以消費電力設為0.4W之方式，調整施加電流與施加電壓。又，與圖7A相同，為了比較，關於r=0.2與r=0.3之狀況，也記載將n側電極設為金屬電極63之先前的LED元件90的資料。
依據圖7B，可知於將n側電極設為透明電極21之LED元件1中，在使消費電力為一定之狀態下，即使面積比r過小，或過大，光輸出都會變低。此係表示與圖7A對照的話，在此種面積比r的範圍中，無法於兩供電端子25及27之間流通充分的電流，無法獲得較高的光輸出。
另一方面，於面積比r為0.2以上0.3以下的範圍內，可知於相同消費電力下，可獲得比將n側電極設為金屬電極63之先前的LED元件90還高的光輸出。
依據以上內容，於LED元件1中，可知特別利用將面積比r設為0.2以上0.3以下，在較低之施加電壓下可獲得充分之光輸出的效果會更提升。
[ITO的退火溫度]
圖8係揭示ITO之退火溫度與ITO內之載體濃度的關係的圖表。
即使充分提升n型半導體層15的不純物濃度，構成透明電極21的材料之載體濃度也明顯較低之狀況中，無法降低n型半導體層15與透明電極21之間的電 阻值。依據圖8，作為透明電極21而使用ITO之狀況中，將ITO的退火溫度設為300℃時，可實現4.5×1020/cm3的ITO內載體濃度。在如此實現充分高之ITO載體濃度之狀況中，n型半導體層15與透明電極(ITO)21之間的電阻值，係相較於ITO的載體濃度，更依存於n型半導體層15的不純物濃度。
依據圖8，將透明電極21設為ITO時，可知於ITO內可確保充分的載體濃度。此係如圖4A、圖4B及圖5所示，成為表示可成功實現n型半導體層15與透明電極21之間的歐姆連接之狀況的其他根據。
[LED元件1的製造方法]
接著，針對本發明之LED元件1的製造方法之一例，參照圖9A~圖9F所示之工程剖面圖及圖1來進行說明。再者，在後述製造方法中說明的製造條件及膜厚等的尺寸，僅為一例，並不是限定於該等數值者。
(步驟S1)
如圖9A所示，於支持基板11上形成無摻雜層13及LED磊晶層40。例如，藉由以下的工程來進行。
<支持基板11的準備>
首先，作為支持基板11，使用藍寶石基板時，進行c面藍寶石基板的清洗。該清洗更具體來說，藉由例如於 MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)裝置的處理爐內配置c面藍寶石基板，一邊於處理爐內流通流量為10slm的氫氣，一邊將爐內溫度例如升溫至1150℃來進行。
<無摻雜層13的形成>
接著，於支持基板11(c面藍寶石基板)的表面，形成由GaN所成的低溫緩衝層，進而於其上層形成由GaN所成的基底層。該等低溫緩衝層及基底層對應無摻雜層13。
無摻雜層13的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為480℃。然後，一邊於處理爐內作為載體氣體，流通流量分別為5slm的氮氣及氫氣，一邊作為原料氣體，將流量為50μmol/min的三甲基鎵及流量為250000μmol/min的氨供給68秒間至處理爐內。藉此，於支持基板11的表面，形成厚度為20nm的由GaN所成的低溫緩衝層。
接著，將MOCVD裝置的爐內溫度升溫至1150℃。然後，一邊於處理爐內作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為100μmol/min的三甲基鎵及流量為250000μmol/min的氨供給30分間至處理爐內。藉此，於第1緩衝層的表面，形成厚度為1.7μm的由GaN所成的基底 層。
<n型半導體層15的形成>
接著，於無摻雜層13的上層，形成由AlnGa1-nN(0<n≦1)的組成所成電子供給層。該電子供給層對應n型半導體層15。
n型半導體層15的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力設為30kPa。然後，一邊於處理爐內作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為94μmol/min的三甲基鎵、流量為6μmol/min的三甲基鋁、流量為250000μmol/min的氨及流量為0.025μmol/min的四乙基矽烷供給30分鐘至處理爐內。藉此，將具有Al0.06Ga0.94N的組成，Si濃度為3×1019/cm3且厚度為1.7μm的高濃度電子供給層形成於無摻雜層13的上層。亦即，藉由此工程，至少關於上面的區域，會形成具有Si濃度為3×1019/cm3且厚度為1.7μm的高濃度電子供給層的n型半導體層15。
再者，作為包含於n型半導體層15的n型不純物，可使用矽(Si)、鍺(Se)、硫(S)、硒(Se)、錫(Sn)及碲(Te)等。在該等之中，尤其矽(Si)為佳。
<發光層17的形成>
接著，於n型半導體層15的上層，形成具有以GaInN構成之量子井層及以n型AlGaN構成之障壁層被週期性重複的多量子井結構的發光層17。
發光層17的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為830℃。然後，進行一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為1slm的氫氣，一邊作為原料氣體，將流量為10μmol/min的三甲基鎵、流量為12μmol/min的三甲基銦及流量為300000μmol/min的氨，48秒間供給至處理爐內的步驟。之後，進行將流量為10μmol/min的三甲基鎵、流量為1.6μmol/min的三甲基鋁、0.002μmol/min的四乙基矽烷及流量為300000μmol/min的氨，120秒間供給至處理爐內的步驟。以下，藉由重複該等兩個步驟，具有厚度為2nm的由GaInN所成之量子井層及厚度為7nm的由n型AlGaN所成之障壁層所致之15週期的多量子井結構的發光層17被形成於n型半導體層15的上面。
<p型半導體層19的形成>
接著，於發光層17的上層，形成由GaN的組成所成的電洞供給層。該電洞供給層對應p型半導體層19。
p型半導體層19的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力維持為100kPa，一邊對處理爐內，作為載體氣體，流通流量為 15slm的氮氣及流量為25slm的氫氣，一邊將爐內溫度升溫至1050℃。之後，作為原料氣體，將流量為35μmol/min的三甲基鎵、流量為250000μmol/min的氨及流量為0.1μmol/min的雙(環戊二烯)鎂，360秒間供給至處理爐內。藉此，於發光層17的表面，形成具有厚度為120nm之GaN的組成的電洞供給層。
進而之後，藉由將雙(環戊二烯)鎂的流量變更為0.2μmol/min，並20秒間供給原料氣體，形成厚度為5nm的由p型GaN所成的高濃度層(接觸層)。
在此，作為p型不純物，可使用鎂(Mg)、鈹(Be)、鋅(Zn)、碳(C)等。
如此一來，於支持基板11上，形成由無摻雜層13、n型半導體層15、發光層17及p型半導體層19所成的LED磊晶層40。
(步驟S2)
接著，對於在步驟S1中所得之晶圓，進行活性化處理。更具體來說，使用RTA(Rapid Thermal Anneal：快速加熱)裝置，在氮氣氛下以650℃進行15分鐘的活性化處理。
(步驟S3)
如圖9B所示，到n型半導體層15的一部分上面露出為止，藉由使用ICP裝置的乾式蝕刻來去除p型半導體層 19及發光層17。再者，於本步驟S3中，針對n型半導體層15，一部分蝕刻去除亦可。藉由此步驟S3，Si濃度為3×1019/cm3的高濃度的n型半導體層15會露出。
藉由本步驟S3，形成LED層20。
(步驟S4)
如圖9C所示，於p型半導體層19的一部分上面及露出之n型半導體層15的一部分上面，形成光阻45。即使於本步驟S4的結束時間點中，關於光阻45的非形成區域，p型半導體層19及n型半導體層15依然露出。
光阻45係形成於欲將在下個步驟S5中成膜的導電性透光性材料膜，藉由再下個步驟S6之剝離來予以去除之處。亦即，於下個步驟S5中利用殘存形成於光阻45的非形成區域上之導電性透光性材料膜，形成透明電極21及透明電極23。
(步驟S5)
如圖9D所示，以橫跨包含光阻44、露出之p型半導體層19的上面及露出之n型半導體層13的上面的整面之方式，藉由濺鍍法，以30nm~600nm的膜厚來成膜ITO、IZO等的導電性透光性材料膜24。
(步驟S6)
藉由使用丙酮等的藥物之光阻的剝離，去除光阻45 及位於該正上的導電性透光性材料膜24。藉此，如圖9E所示，導電性透光性材料膜24被分離成兩個，形成透明電極21與透明電極23。此時，於透明電極21與透明電極23之間，形成水平方向相關的間隔5。之後，為了促進作為該透明電極21、23的成膜之透光性材料的再結晶化，使用RTA裝置，在氮氣氛下以600℃進行5分鐘的活性化處理(接觸退火)。
(步驟S7)
如圖9F所示，於透明電極21的上面形成供電端子25，於透明電極23的上面形成供電端子27。更具體來說，將形成供電端子25、27的導電材料膜(例如由膜厚100nm的Cr與膜厚3μm的Au所成的材料膜)形成於整面後，藉由剝離來形成供電端子25、27。之後，在氮氣氛中進行250℃之1分鐘的燒結。
(步驟S8)
接著，使用電子束蒸鍍裝置(EB裝置)，於支持基板11的背面，將由Al或Ag所成的反射電極14，例如蒸鍍膜厚120nm程度(參照圖1)。執行步驟S8時，將基板整體上下反轉後，從上方蒸鍍反射電極14亦可，從背面側直接蒸鍍反射電極14亦可。
作為之後的工程，以高透光性的絕緣層覆蓋被露出之元件側面及供電端子25及27以外的元件上面。 更具體來說，利用EB裝置來形成SiO2膜。再者，形成SiN膜亦可。然後，藉由例如雷射切割裝置來分離各元件彼此，對於供電端子25及27進行引線接合。
[其他實施形態]
以下，針對其他實施形態進行說明。
<1>圖1所示之LED元件1，係將光線往紙面的上方(透明電極21、23側)取出的構造。相對於此，如圖10A所示之LED元件1A，設為將光線往紙面的下方(箭頭d2方向)取出的構造亦可。
圖10A所示之LED元件1A也與圖1所示之LED元件1相同，具備支持基板11、無摻雜層13、LED層20、透明電極21、透明電極23、供電端子25、供電端子27。然後，LED層20係藉由n型半導體層15、發光層17及p型半導體層19所構成，n型半導體層15係以接觸透明電極21的區域為n型不純物濃度大於1×1019/cm3，理想為成為3×1019/cm3以上之方式，藉由摻雜不純物的AlnGa1-nN(0<n≦1)所構成。
又，於透明電極21的上層，隔著反射電極31，形成供電端子25。同樣地，於透明電極23的上層，隔著反射電極33，形成供電端子27。然後，供電端子25係透過接合金屬37，電性連接於基板41，供電端子27係透過接合金屬39，電性連接於基板41。
在該構造中，從發光層17放射的光線中，往 上方進行的光線係透過透明電極23，照射至反射電極33，從反射電極33反射，往支持基板11側射出。在此，因為受到以藍寶石等實現之支持基板11與空氣之折射率的差的影響，一部分的光線不會從支持基板11放射至外部，而在其界面反射，在LED元件1A內重複多重反射。此時，該一部分的光線係往透明電極21側進行。在此，透射透明電極21的光線被照射至反射電極31，故從該反射電極31反射，可再次引導至支持基板11側。
亦即，如先前，作為n側電極，使用金屬電極63來代替透明電極21之狀況中，在支持基板11與空氣的界面被反射之光線中的一部分往n側電極方向進行時，會因為構成n側電極的金屬電極63，吸收掉該光線。因此，即使於本LED元件1A中，利用採用透明電極21來作為n側電極，可提升光線的取出效率。
再者，LED元件1A之狀況中，因為可將往上方進行之光線，藉由反射電極33朝下方反射，故不一定需要形成透明電極23(參照圖10B)。
<2>於LED元件1及1A中，以AlGaN構成p型半導體層19亦可。此時，例如可利用以下方法來形成。
首先，將MOCVD裝置的爐內壓力維持為100kPa，一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為25slm的氫氣，一邊將爐內溫度升溫至1050℃。之後，作為原料氣體，將流量為35μmol/ min的三甲基鎵、流量為20μmol/min的三甲基鋁、流量為250000μmol/min的氨及流量為0.1μmol/min的雙(環戊二烯)鎂，60秒間供給至處理爐內。藉此，於發光層33的表面，形成具有厚度為20nm之Al0.3Ga0.7N的組成的電洞供給層。之後，藉由將三甲基鋁的流量變更為9μmol/min，並360秒間供給原料氣體，形成具有厚度為120nm之Al0.13Ga0.87N的組成的電洞供給層。
進而之後，藉由停止三甲基鋁的供給，並且將雙(環戊二烯)鎂的流量變更為0.2μmol/min，並20秒間供給原料氣體，形成厚度為5nm的由p型GaN所成的接觸層。
1‧‧‧LED元件
5‧‧‧間隔
11‧‧‧支持基板
13‧‧‧無摻雜半導體層
14‧‧‧反射電極
15‧‧‧n型半導體層
17‧‧‧發光層
19‧‧‧p型半導體層
20‧‧‧LED層
21‧‧‧第1電極(透明電極)
23‧‧‧第2電極(透明電極)
25‧‧‧供電端子
27‧‧‧供電端子

Claims (4)

  1. 一種LED元件，其特徵為：具有：第1半導體層，係以n型氮化物半導體所構成；發光層，係底面接觸並形成於前述第1半導體層的一部分上面，且以氮化物半導體所構成；第2半導體層，係形成於前述發光層的上層，且以p型氮化物半導體所構成；第1電極，係底面接觸並形成於前述第1半導體層的一部分上面，且以透明電極所構成；及第2電極，係形成於前述第2半導體層的上層；前述第1半導體層，係至少與前述透明電極接觸的區域以AlnGa1-nN(0<n≦1)構成，n型不純物濃度大於1×1019/cm3。
  2. 如申請專利範圍第1項所記載之LED元件，其中，前述第2電極，係以形成於前述第2半導體層的上層之透明電極所構成。
  3. 如申請專利範圍第2項所記載之LED元件，其中，將前述第1電極與前述第1半導體層之接觸區域的面積設為S1，前述第2電極與前述第2半導體層之接觸區域的面積設為S2的話，可成立0.2≦S1/(S1+S2)≦0.3。
  4. 如申請專利範圍第1項至第3項中任一項所記載之LED元件，其中，前述發光層與前述第1電極，係在彼此於水平方向具有間隔之狀態下，形成於前述第2半導體層的上層。
TW103107422A 2013-03-21 2014-03-05 LED components TWI535062B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013058662A JP5811413B2 (ja) 2013-03-21 2013-03-21 Ｌｅｄ素子

Publications (2)

Publication Number Publication Date
TW201505210A TW201505210A (zh) 2015-02-01
TWI535062B true TWI535062B (zh) 2016-05-21

Family

ID=51580216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107422A TWI535062B (zh) 2013-03-21 2014-03-05 LED components

Country Status (4)

Country Link
US (1) US20160284937A1 (zh)
JP (1) JP5811413B2 (zh)
TW (1) TWI535062B (zh)
WO (1) WO2014148542A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153892A (ja) * 1994-09-30 1996-06-11 Rohm Co Ltd 半導体発光素子、およびその製造方法
JP3318698B2 (ja) * 1994-09-30 2002-08-26 ローム株式会社 半導体発光素子
TW493287B (en) * 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
JP4628651B2 (ja) * 2003-04-02 2011-02-09 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP2011018869A (ja) * 2009-06-09 2011-01-27 Nichia Corp 窒化物半導体素子

Also Published As

Publication number Publication date
WO2014148542A1 (ja) 2014-09-25
US20160284937A1 (en) 2016-09-29
TW201505210A (zh) 2015-02-01
JP2014183296A (ja) 2014-09-29
JP5811413B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
KR101039988B1 (ko) 발광 소자 및 그 제조방법
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
KR20150103291A (ko) 고성능 헤테로구조 발광 소자 및 방법
JP6094819B2 (ja) 半導体発光素子及びその製造方法
JP2006156590A (ja) 発光ダイオード
TWI488333B (zh) LED element and manufacturing method thereof
US20050224990A1 (en) High reflectivity p-contacts for group III-nitride light emitting diodes
JP2007073789A (ja) 半導体発光素子用電極
JP2021097148A (ja) 半導体発光素子
KR102099440B1 (ko) 발광 소자의 제조 방법
JP2005354040A (ja) 半導体発光素子およびその製法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
TWI585993B (zh) Nitride light emitting device and manufacturing method thereof
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5818031B2 (ja) Ｌｅｄ素子
KR100751632B1 (ko) 발광 소자
JP2014528179A (ja) 光電半導体チップ、及び、光電半導体チップの製造方法
WO2014203829A1 (ja) 透明導電膜用組成物、透明電極、半導体発光素子、太陽電池
TWI535062B (zh) LED components
TW201515259A (zh) 氮化物半導體發光元件及其製造方法
JP2014170815A (ja) Ｌｅｄ素子
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP2011035314A (ja) ＧａＮ系ＬＥＤ素子の製造方法
KR101675020B1 (ko) 발광다이오드 및 이의 제조방법
CN113823722A (zh) 发光元件及其制造方法