JP2015115460A - 抵抗素子及びその製造方法 - Google Patents

抵抗素子及びその製造方法 Download PDF

Info

Publication number
JP2015115460A
JP2015115460A JP2013256325A JP2013256325A JP2015115460A JP 2015115460 A JP2015115460 A JP 2015115460A JP 2013256325 A JP2013256325 A JP 2013256325A JP 2013256325 A JP2013256325 A JP 2013256325A JP 2015115460 A JP2015115460 A JP 2015115460A
Authority
JP
Japan
Prior art keywords
electrode
substrate
silver
resistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013256325A
Other languages
English (en)
Other versions
JP6386723B2 (ja
Inventor
壮平 幸田
Sohei Koda
壮平 幸田
裕也 竹上
Yuya TAKEUE
裕也 竹上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2013256325A priority Critical patent/JP6386723B2/ja
Priority to CN201480064692.4A priority patent/CN105765671B/zh
Priority to US15/102,711 priority patent/US9905340B2/en
Priority to PCT/JP2014/080573 priority patent/WO2015087670A1/ja
Priority to DE112014005690.1T priority patent/DE112014005690T5/de
Publication of JP2015115460A publication Critical patent/JP2015115460A/ja
Application granted granted Critical
Publication of JP6386723B2 publication Critical patent/JP6386723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】ウェッジボンディングによりアルミワイヤ等を電極に接続するのに適した緻密な電極を備えた抵抗器を提供する。【解決手段】基板と、前記基板上の抵抗体と、前記抵抗体の両端に接続された電極と、を備えるチップ抵抗素子の製造方法であって、前記基板上に前記電極を形成する電極形成工程を含み、前記電極形成工程は、銀を含む第1電極材料により前記基板上に第1電極層を形成する工程と、銀とパラジウムを含む第2電極材料により前記第1電極層上に第2電極層を形成する工程と、からなり、前記第1電極材料は、前記第2電極材料よりも、銀を多く含む材料を用いることを特徴するチップ抵抗素子の製造方法。【選択図】図5

Description

本発明は、抵抗素子及びその製造方法に関し、より詳細には、抵抗素子の電極形成技術に関する。
従来から、プリント基板などに形成される配線とワイヤボンディングにより接続する抵抗素子が用いられている。
例えば、特許文献1は、ワイヤボンディング可能な小型のチップ抵抗器及びその製造方法を開示する。特許文献1に記載のチップ抵抗器では、チップ基体上に離間して形成された第1の電極と第2の電極との間に跨るように抵抗体を形成している。そして、第1の電極上にワイヤを架けることで、電気的接続を得ることができる。チップ抵抗器を、はんだ実装した場合、はんだの融点以上になる環境において使用できない等の制約があるが、ワイヤボンディングによればそれを回避することもできる。
特許文献1では、電気絶縁性を有する基板であるアルミナ焼結体のチップ基体の上面の長手方向の両端部に、例えば銀(Ag)−パラジウム(Pd)−ガラスのメタルグレーズにより電極を形成し、電極間に、酸化ルテニウム(RuO)系酸化物により抵抗体を形成している。最終的には、電極にワイヤボンディングを行う(特許文献1の図10参照)。
特開平9−162002号公報
抵抗器にワイヤボンディングを行うことで電気的接続を得る場合には、抵抗器の電極とボンディングワイヤとの接続強度を如何に高めるかが問題となる。そのためには、表面を含めた電極を形成する電極層が緻密であることが必要となるが、従来の電極の緻密性には問題があった。
本発明は、ワイヤボンディングを行うことで電気的接続を得る抵抗器用の電極を緻密な導電性厚膜として形成する技術を提供することを目的とする。
また、ウェッジボンディングによりアルミワイヤ等を電極に接続するのに適した緻密な電極を備えた抵抗器を提供することを目的とする。
本発明の一観点によれば、基板と、前記基板上の抵抗体と、前記抵抗体の両端に接続された電極と、を備えたチップ抵抗素子の製造方法であって、前記基板上に前記電極を形成する電極形成工程を含み、前記電極形成工程は、銀を含む第1電極材料により前記基板上に第1電極層を形成する工程と、銀とパラジウムを含む第2電極材料により前記第1電極層上に第2電極層を形成する工程と、からなり、前記第1電極材料は、前記第2電極材料よりも、銀を多く含む、チップ抵抗素子の製造方法が提供される。
電極において下層の第1電極層の材料の銀が多いため、熱処理(焼成)等におけるAgの相互拡散時に上層の第2電極層への銀の拡散が支配的になるため、第2電極層に生じた気泡などを拡散する銀により埋めることで電極が緻密になる。
また、パラジウムにより、銀の抵抗体へのマイグレーションや硫化を防ぐことができる。
前記第1電極層を形成する工程は、前記第1電極材料として銀−白金系金属材とガラスとのペーストを前記基板に堆積する工程を含み、前記第2電極層を形成する工程は、前記第2電極材料として銀−パラジウム系金属材とガラスとのペーストを前記第1電極層に重ねて堆積し焼成する工程を含むことを特徴する。
電極は、第2電極材料の焼成後に融合されており、抵抗体は、その後に形成されるので、電極が緻密になり、抵抗体が電極に接触しない。
前記第1電極材料は、含まれる金属成分の比において銀を95wt%以上含み、前記第2電極材料は、含まれる金属成分の比において銀を90wt%以下含むことを特徴する。
前記第1電極材料は、含まれる金属成分(ガラス成分は除く)の比において銀を95wt%以上含み(95−99.5wt%)、前記第2電極材料は、含まれる金属成分の比において銀を90wt%以下含む(70−90wt%)ことで、銀の相互拡散が促進され、緻密な電極となる。
パラジウムは10−30wt%として硫化や銀のマイグレーションを防止し、白金は0.5−5wt%として、基板と電極との密着性を向上させる。
ここで、第1電極層は、第2電極層以上の厚みで形成されることで、銀の濃度が高い第1電極層から第2電極層への銀の拡散が促進する。
本発明の他の観点によれば、基板と、前記基板上の抵抗体と、前記抵抗体の両端に接続された電極と、を備えるチップ抵抗素子であって、前記電極は、銀を含み、前記電極における銀の濃度が、前記基板側から前記基板と反対側に向けて厚さ方向に傾斜する銀濃度傾斜層を有することを特徴とするチップ抵抗素子が提供される。
さらに、前記基板の反対側に、銀以外の金属の含有量としてパラジウムの含有量が高いパラジウムリッチ層を有することを特徴とする。
前記銀濃度傾斜層における銀濃度は、95wt%以上から90wt%以下まで傾斜することを特徴とする。
電極を緻密にしたことで、ワイヤボンディング工程や検測工程等などにおける電極へのダメージを低減し、接触強度を向上することができる。
本発明の一実施の形態によるチップ型抵抗素子の外観構成例を示す斜視図である。 本実施の形態によるチップ型抵抗素子の製造工程を示す上面図である。 本実施の形態によるチップ型抵抗素子の製造工程を示す上面図である。 本実施の形態によるチップ型抵抗素子の製造工程を示す上面図である。 本実施の形態によるチップ型抵抗素子の製造工程を示す断面図である。 本実施の形態によるチップ型抵抗素子の製造工程を示す断面図である。 本実施の形態によるチップ型抵抗素子の製造工程を示す断面図である。 電極を構成する第1電極層と第2電極層とのそれぞれの電極材料である第1電極材料と第2電極材料との金属成分、重量比、層厚の一例を示す図である。 第2電極層(上層電極)と第1電極層(下地電極)の焼成後のAg濃度の分布例を示す図である。 電極の構造を模式的に示す断面図である。 本実施の形態によるチップ抵抗器を用いた実装構造の一例を模式的に示す斜視図である。 2次分割したチップを、検測する様子を示す図である。 電極にワイヤボンディングを行う様子を示す図である。
以下に、本発明の実施の形態による抵抗素子及びその製造方法について図面を参照しながら詳細に説明する。
図1は、本発明の実施の形態によるチップ型抵抗素子(以下、「チップ抵抗器」と称する。)の外観構成例を示す斜視図である。図1(a)、(b)に示すように、本実施の形態によるチップ抵抗器1は、例えば電気絶縁性を有するチップ基板11であるアルミナ焼結体により形成され、側面11a、端面11b、上面11c、下面11dが露出するチップ基板11のうちの例えば上面11cにおいて、長手方向の両端部に電極15が形成され、電極15間に、抵抗体(図示せず。)が形成され、その抵抗体の上に保護膜17が形成された抵抗器の構造を有している。電極15には、例えば、工程の途中で抵抗値を調整するためにプローブを当てたプローブ痕23がついている。電極15の端面はチップ基板11の端面11bと面一になっている。
図1(b)に示すように、チップ基板11の下面11dには、下面電極(下面端子)13が形成されている。下面電極13は、基板やリードフレームに、はんだ接続するために設けられている。
以下、本実施の形態によるチップ抵抗器の製造方法について、図面を参照しながら、詳細に説明する。図2から図4までは、製造工程を示す上面図であり、図5から図7までは、製造工程を示す断面図である。
まず、図2(a)及び図5(a)に示すように、複数のチップ抵抗器を製造するためのアルミナ等の大判基板を準備し、その下面側(図1(b)の下面11d側に相当する。)に個々のチップ抵抗器の領域を画定し(以下、「チップ領域」と称する。)、最終的にチップ抵抗器毎に分割するために用いられる交差する2方向に並ぶスリット31a、31bを形成する。スリット31a、31bは、焼成前の基板に、型押し工程、レーザ照射工程などにより形成する。また、表面側の同じ位置にも、スリットを形成しておく。
その後、図5(a)にも示すように、チップ領域毎に、下面端子13を形成する。下面端子13は、Ag−Pd系金属材とガラスとからなるペーストを、例えばスクリーン印刷によりパターニングし、次いで、850℃で焼成することで形成する。
次いで、図2(b)及び図5(b)に示すように、大判基板の上面(図1(a)の上面11c)側に、例えば上面側のスリット31a’を跨ぐように第1電極(下層電極)15aを形成する。この際、例えば、Ag−Pt系の金属材とガラスとからなるペーストを第1電極材料として用いてスクリーン印刷によりパターニングし、乾燥処理を行った後に、850℃で焼成する。第1電極15aの形成されている領域はスリット31a’によりその領域を2分割する領域である。これにより、スリット31a’に沿って第1電極15aを2分割した場合に、チップ基板11の端面11bと第1電極15aの端面とが、ほぼ面一になる。
次いで、図2(c)及び図5(c)に示すように、第1電極15aに重なる位置及び領域に、第2電極(上層電極)15bを形成する。この際、例えば、Ag−Pd系の金属材とガラスとからなるペーストを第2電極材料として用いてスクリーン印刷によりパターニングし、乾燥処理を行った後に、850℃で焼成する。
これにより、図6(a)に示すように、チップ基板11の上面側に第1電極15aと第2電極15bとに基づいて融合された電極15が形成される。
電極の形成工程に関する詳細な内容は後述する。
図3(a)及び図6(b)に示すように、電極15が形成された基板の上面に、例えば、RuOからなる抵抗材とガラスとのペーストを用いて抵抗体を形成する。抵抗体の両端が電極15に接続するように、例えば上下に重なることにより電気的に接続するようにスクリーン印刷を行う。次いで、乾燥及び850℃での焼成工程を行うことと抵抗体41を形成する。尚、図では、高耐圧化のために、蛇行するパターンにより抵抗体41を形成しているが、形状は任意である。
図3(b)及び図7(a)に示すように、電極15と抵抗体41とが形成されたチップ基板11の上面に、ホウケイ酸ガラスペーストを塗布し、抵抗体41を覆うようにスクリーン印刷を行い、乾燥処理及び600℃での焼成処理を行うことで、1次保護膜43を形成する。この1次保護膜43は、以下で説明する、レーザートリミングによる抵抗体41への衝撃を緩和する機能も有する。
図3(c)及び図7(b)に示すように、レーザ加工技術により、抵抗体41の一部に切り込み45を入れることで、抵抗体41における抵抗値を調整する。この際、電極15にプローブを当てて電極15間の抵抗を測定しながら抵抗体41の抵抗値を調整することができる。
次いで、図3(d)及び図7(b)に示すように、電極15と抵抗体41とが形成され抵抗値が調整されたチップ基板11の上面に、ホウケイ酸ガラスペーストを塗布し、抵抗体41のレーザによる切り込み45を覆うようにスクリーン印刷を行い、乾燥処理及び600℃での焼成処理を行うことで、2次保護膜47を形成する。2次保護膜47は、樹脂系の材料で形成してもよい。尚、ホウケイ酸ガラスを用いることで、樹脂系の保護剤を用いた場合の加熱硬化処理時における、電極表面の樹脂成分が広がることに起因するボンディングへの悪影響を抑制することができる。
次いで、図4(a)に示すように、図3(d)の状態から、2次保護膜47に重ねてホウケイ酸ガラスペーストを用いた3次保護膜51を形成する。これにより、大判基板上に抵抗素子を多数形成することができる。なお、図4(a)の工程まで、スリット31a、31bが形成されていないチップ基板11を用い、その後、レーザースクライブにより、電極15をカットしつつスリット31a、31bを形成したり、ダイシングにより個片化してもよい。
次いで、図4(b)に示すように、スリット31a(図2(a))に沿って、大判基板を分割する。電極15は、Pdを比較的多く含むため、電極15は、スリット31aに沿って分割しやすいという利点がある。電極15にPdが少ないと、電極の欠けが発生しやすく、分割面の形状がばらつきやすいのに対して、電極15にPdが比較的多いと、電極の欠けが発生しにくく、分割面の形状がばらつきにくい。
次いで、図4(c)に示すように、スリット31b(図2(a))に沿って2次分割を行うことで、チップ抵抗器1を作成することができる。
以下に、電極の形成工程の詳細について説明する。電極15が、第1電極材料からなる第1電極層(下地電極)15aの上に、第2電極材料からなる第2電極層(上層電極)15bを重ねることにより形成されている。但し、焼成過程で両者は融合するので、完成状態で2層になっていない。
図8は、電極15を構成する第1電極層(下地電極)15aと第2電極層(上層電極)15bとのそれぞれの電極材料である第1電極材料と第2電極材料との金属成分、重量比、層厚の一例を示す図である。図8に示すように、第1電極材料は、例えば、AgとPtとからなり、その組成比は、Agが95−99.5wt%(95wt%以上)、Ptが0.5−5wt%である。層の厚みは、5−12μmであり、上層の第2電極層15bと同等かこれよりも厚い。第2電極材料は、例えば、AgとPdとからなり、Agが70−90wt%(90wt%以下)、Pdが10−30wt%である。層の厚みは、5−12μmであり、下層の第1電極層15aと同等かこれよりも薄い。
電極ペーストを焼成すると、ビヒクル、溶剤が揮発したり、ガラス成分が移動したり等することにより電極の表面状態が疎な状態になりやすい。するとボンディングの固着強度が得られない。
そこで、本実施の形態では、まずAg−Ptペーストを印刷・焼成して第1電極層15a(下地電極)を形成し、次いでAg−Pdペーストを印刷・焼成して第2電極層15b(上層電極)を形成する。第2電極層15b(上層電極)と第1電極層15a(下地電極)の焼成工程において、両者に含まれるAg成分が相互に拡散し、第1電極層15a(下地電極)から第2電極層15b(上層電極)へ拡散することで、緻密な電極層15が得られる。
図9は、第2電極層15b(上層電極)と第1電極層15a(下地電極)の焼成後のAg濃度の分布例を示す図である。第1電極材料のAg濃度が99%であり、第2電極材料のAg濃度が80%であるため、焼成時のAgの相互拡散において、Agの濃度勾配に基づいてAgの濃度分布が決められる。例えば、図9に示すように、より高濃度のAgを含む第1電極材料と第1電極材料よりも低濃度のAgを含む第2電極材料とを積層して焼成を行うと、Agの相互拡散工程において、Agの濃度勾配に基づいて第1電極材料から第2電極材料へ全体としてAgが移動することで、電極15において、基板側から電極上面に向けてAgの濃度は、深さ方向に高い領域から低い領域に傾斜する傾向となる。ガラス成分を含む第1電極材料と第2電極材料とを堆積し、Agが拡散する温度で焼成を行うことで、ガラス成分を含む電極ペーストを厚めに堆積して焼成した場合に生じやすい気泡などの空孔を、相互拡散するAgが埋めることで、最終的に緻密なAg系の電極を形成することができたものと推測される。
図10は、電極15の構造を模式的に示す断面図である。すなわち、電極15は、主としてAgで形成され、基板側から順番にPtを含有するPt含有層15−3、基板側からAg濃度が低くなるように傾斜するAg濃度傾斜層15−1、比較的Pdを多く含むPdリッチ層15−2を有する。Ag濃度傾斜層15−1におけるAg濃度は、95wt%以上から90wt%以下まで傾斜する。
ここで、Pdは電極の上側に分布するため、Agの抵抗体を形成するRuO側へのマイグレーションや、Agの硫化による絶縁性の硫化銀の生成を抑制することができる。Ptは電極15の下側、つまり基板11側に分布するため、電極15と基板との密着強度を確保する役割を果たす。尚、ガラス成分は基板側に分布しており、電極15と基板11との密着強度を良くすることに寄与する。
2次分割したチップは、検測、梱包した後に出荷される。尚、Niメッキ(電解メッキ)により、電極表面に、Ni膜、Ni−Au膜、Ni−Pd−Au膜等を形成しても良い。ここで、図12に示すように、検測に用いるプローブ61を、上記のように緻密に形成したチップ抵抗器1の電極15の角部に当てることで、チップ抵抗器1の抵抗値を検測する際のチップ抵抗器への、特に電極15への損傷やダメージ等を少なくすることができる。
(チップ抵抗器形成後の工程)
図11は、本実施の形態によるチップ抵抗器1を用いた実装構造の一例を模式的に示す斜視図である。図11に示すように、両端に電極15が露出するチップ抵抗器1と、ボンディングパッド81を有する回路等とを、ボンディングワイヤ71により電気的に接続している。尚、図3(c)の抵抗値調整工程において、抵抗値測定のためのプローブ痕23が、ボンディングワイヤ71が電極15に接続する位置から外れるように、プローブを電極15の中心から外れた位置に当てるようにすると良い。
図13は、電極15にワイヤボンディングを行う様子を示す図である。ワイヤボンディング用のプローブ91の孔の先から突出しているAlのボンディングワイヤ71を電極15の表面に押しつけて、超音波や熱圧着などを行うことで、Alのボンディングワイヤ71の先端部分を電極15表面に接着する。この場合に、ボンディング対象である電極15を緻密にすることで、特にウェッジボンディングを用いてAlのボンディングワイヤをチップ抵抗器1に接続する際の電極として適したものとすることができる。なお、Alのボンディングワイヤのほか、Auワイヤ等にしてもよい。また、ボールボンディング等も可能である。
上記の電極形成技術を用いると、電極を緻密にしたことで、ワイヤボンディング工程や検測工程等などにおける電極へのダメージを低減し、接触強度を向上することができる。
また、電極を形成する際に、2層で形成したため、ひび割れなどを防止して電極層を厚くするができ、電極層自体の抵抗値を低くすることができる。このため、電極層の電位分布のばらつきを少なくすることができる。
また、電極表面を緻密にし、この電極表面において抵抗体と接続する構成にした。このため、抵抗体と電極との接触抵抗を減らすことができ、耐パルス性を向上させることができる。また、電極を厚く形成できるため、抵抗体層も厚く形成することができる。このため、抵抗体層の耐パルス性を向上させることができる。
上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
本発明は、抵抗素子に利用可能である。
1…チップ抵抗器、11…チップ基板、13…下面電極(下面端子)、15…電極、15a…第1電極層、15b…第2電極層、15−1…Ag濃度傾斜層、15−2…Pdリッチ層、15−3…Pt含有層、17…保護膜、41…抵抗体。

Claims (8)

  1. 基板と、前記基板上の抵抗体と、前記抵抗体の両端に接続された電極と、を備えるチップ抵抗素子の製造方法であって、
    前記基板上に前記電極を形成する電極形成工程を含み、
    前記電極形成工程は、
    銀を含む第1電極材料により前記基板上に第1電極層を形成する工程と、
    銀とパラジウムを含む第2電極材料により前記第1電極層上に第2電極層を形成する工程と、からなり、
    前記第1電極材料は、前記第2電極材料よりも、銀を多く含む、チップ抵抗素子の製造方法。
  2. 前記第1電極層を形成する工程は、
    前記第1電極材料として銀−白金系金属材とガラスとのペーストを前記基板に堆積する工程を含み、
    前記第2電極層を形成する工程は、前記第2電極材料として銀−パラジウム系金属材とガラスとのペーストを前記第1電極層に重ねて堆積し焼成する工程を含むことを特徴する請求項1に記載のチップ抵抗素子の製造方法。
  3. 前記第1電極材料は、含まれる金属成分の比において銀を95wt%以上含み、
    前記第2電極材料は、含まれる金属成分の比において銀を90wt%以下含むことを特徴する請求項1又は2に記載のチップ抵抗素子の製造方法。
  4. 前記第1電極層を、第2電極層以上の厚みで形成することを特徴とする請求項1から3までのいずれか1項に記載のチップ抵抗素子の製造方法。
  5. 前記第1電極材料は、白金を含むことを特徴とする請求項1から4までのいずれか1項に記載のチップ抵抗素子の製造方法。
  6. 基板と、前記基板上の抵抗体と、前記抵抗体の両端に接続された電極と、を備えるチップ抵抗素子であって、
    前記電極は、銀を含み、
    前記電極における銀の濃度が、前記基板側から前記基板と反対側に向けて厚さ方向に傾斜する銀濃度傾斜層を有することを特徴とするチップ抵抗素子。
  7. さらに、前記基板の反対側に、銀以外の金属の含有量としてパラジウムの含有量が高いパラジウムリッチ層を有することを特徴とする請求項6に記載のチップ抵抗素子。
  8. 前記銀濃度傾斜層における銀濃度は、95wt%以上から90wt%以下まで傾斜することを特徴とする請求項6又は7に記載のチップ抵抗素子。
JP2013256325A 2013-12-11 2013-12-11 抵抗素子の製造方法 Active JP6386723B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013256325A JP6386723B2 (ja) 2013-12-11 2013-12-11 抵抗素子の製造方法
CN201480064692.4A CN105765671B (zh) 2013-12-11 2014-11-19 电阻元件及其制造方法
US15/102,711 US9905340B2 (en) 2013-12-11 2014-11-19 Resistive element and method for manufacturing the same
PCT/JP2014/080573 WO2015087670A1 (ja) 2013-12-11 2014-11-19 抵抗素子及びその製造方法
DE112014005690.1T DE112014005690T5 (de) 2013-12-11 2014-11-19 Widerstandselement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013256325A JP6386723B2 (ja) 2013-12-11 2013-12-11 抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015115460A true JP2015115460A (ja) 2015-06-22
JP6386723B2 JP6386723B2 (ja) 2018-09-05

Family

ID=53370984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013256325A Active JP6386723B2 (ja) 2013-12-11 2013-12-11 抵抗素子の製造方法

Country Status (5)

Country Link
US (1) US9905340B2 (ja)
JP (1) JP6386723B2 (ja)
CN (1) CN105765671B (ja)
DE (1) DE112014005690T5 (ja)
WO (1) WO2015087670A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205907A (zh) * 2016-08-26 2016-12-07 中国振华集团云科电子有限公司 芯片电阻器及其生产方法
US20180061536A1 (en) * 2016-08-26 2018-03-01 E I Du Pont De Nemours And Company Chip resistor
JP2019132790A (ja) * 2018-02-02 2019-08-08 ミネベアミツミ株式会社 ひずみゲージ
US11676746B2 (en) * 2019-02-08 2023-06-13 Lexmark International, Inc. Making an aluminum nitride heater
JP6987305B2 (ja) * 2019-09-04 2021-12-22 Semitec株式会社 抵抗器、その製造方法及び抵抗器を備えた装置
JP7476719B2 (ja) 2020-08-13 2024-05-01 Ube株式会社 ポリアミドの製造方法
JP2022109674A (ja) * 2021-01-15 2022-07-28 Koa株式会社 チップ抵抗器およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261701A (ja) * 1987-04-18 1988-10-28 株式会社デンソー 正特性磁器半導体
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法
JP2000077205A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003031405A (ja) * 2001-07-19 2003-01-31 Murata Mfg Co Ltd 抵抗体のトリミング方法
JP2013182932A (ja) * 2012-02-29 2013-09-12 Hitachi Metals Ltd Ptc素子の電極形成方法、及びptc素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996035218A2 (en) * 1995-05-03 1996-11-07 Philips Electronics N.V. Degaussing unit comprising one or two thermistors
JP3363295B2 (ja) 1995-12-07 2003-01-08 コーア株式会社 チップ電子部品
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
CN1822250A (zh) * 2006-03-06 2006-08-23 华新科技股份有限公司 晶片电阻的制造方法
US7982582B2 (en) * 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP4308884B2 (ja) * 2007-04-09 2009-08-05 パナソニック株式会社 抵抗変化型記憶装置、不揮発性スイッチング装置
JP2009246147A (ja) * 2008-03-31 2009-10-22 Panasonic Corp チップ抵抗器の製造方法
CN103392212B (zh) * 2011-02-24 2016-10-05 松下知识产权经营株式会社 片式电阻器及其制造方法
JP5812248B2 (ja) * 2011-03-03 2015-11-11 Koa株式会社 抵抗器の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261701A (ja) * 1987-04-18 1988-10-28 株式会社デンソー 正特性磁器半導体
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法
JP2000077205A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003031405A (ja) * 2001-07-19 2003-01-31 Murata Mfg Co Ltd 抵抗体のトリミング方法
JP2013182932A (ja) * 2012-02-29 2013-09-12 Hitachi Metals Ltd Ptc素子の電極形成方法、及びptc素子

Also Published As

Publication number Publication date
CN105765671B (zh) 2018-04-03
DE112014005690T5 (de) 2016-09-29
CN105765671A (zh) 2016-07-13
US9905340B2 (en) 2018-02-27
JP6386723B2 (ja) 2018-09-05
WO2015087670A1 (ja) 2015-06-18
US20160358701A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6386723B2 (ja) 抵抗素子の製造方法
JP4722318B2 (ja) チップ抵抗器
TW424245B (en) Resistor and its manufacturing method
TWI446390B (zh) 電路保護器及其製造方法
JP3967553B2 (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP2006310277A (ja) チップ型ヒューズ
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP5166140B2 (ja) チップ抵抗器及びその製造方法
JP5981389B2 (ja) 配線基板
JP6525563B2 (ja) 配線基板
JP6473732B2 (ja) アルミ端部電極のチップ抵抗の作製方法
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2017059597A (ja) チップ抵抗器
JP2019153712A (ja) チップ抵抗器
JP2019160992A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP4059967B2 (ja) チップ型複合機能部品
KR20180017842A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2000188204A (ja) 抵抗器およびその製造方法
JP2007173574A (ja) チップ抵抗器
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JPH02265207A (ja) チップ抵抗器
JP4350935B2 (ja) 電気部品の製造方法
TW202249038A (zh) 晶片零件
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180810

R150 Certificate of patent or registration of utility model

Ref document number: 6386723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250