JP4350935B2 - 電気部品の製造方法 - Google Patents

電気部品の製造方法 Download PDF

Info

Publication number
JP4350935B2
JP4350935B2 JP2002231027A JP2002231027A JP4350935B2 JP 4350935 B2 JP4350935 B2 JP 4350935B2 JP 2002231027 A JP2002231027 A JP 2002231027A JP 2002231027 A JP2002231027 A JP 2002231027A JP 4350935 B2 JP4350935 B2 JP 4350935B2
Authority
JP
Japan
Prior art keywords
glass layer
mark
glass
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002231027A
Other languages
English (en)
Other versions
JP2004071930A (ja
Inventor
英勝 阪根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002231027A priority Critical patent/JP4350935B2/ja
Publication of JP2004071930A publication Critical patent/JP2004071930A/ja
Application granted granted Critical
Publication of JP4350935B2 publication Critical patent/JP4350935B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明は、導電体を複数のガラス層で覆った構造を有する、たとえばチップ型抵抗器のような電気部品の製造方法に関する。
【0002】
【従来の技術】
図9は、従来の電気部品の一例であるチップ型抵抗器を示したものである。回路基板への実装密度の向上や電気特性の向上を目的として、多くの電気部品がこのようなチップ型のものに置き換えられている。
【0003】
図示されたチップ型抵抗器100は、基板101上に一対の電極102と導通した抵抗被膜103が設けられた構成を有している。この抵抗被膜103上には、アンダコートガラス層104、ミドルコートガラス層105、およびオーバコートガラス層106が積み重ねて形成されており、オーバコートガラス層106の表面にはガラス製の標印107が形成されている。
【0004】
上記した3つのガラス層104〜106および標印107は、ガラスのペーストの印刷、焼成により形成されるものであり、最後に形成される標印107は、オーバコートガラス層106の表面から突出している。
【0005】
【発明が解決しようとする課題】
上記従来の電気部品においては、次のような問題があった。
【0006】
すなわち、従来においては、上述したように、標印107がオーバコートガラス層106の表面から突出しているため、たとえば吸着コレットを使用して回路基板にチップ型抵抗器100を実装する場合に、標印107が吸着の邪魔となり、チップ型抵抗器100を吸着することが困難となったり、あるいはチップ型抵抗器100が傾いた姿勢で吸着される場合があった。また、チップ型抵抗器100の上面に吸着コレットを吸着させる際に、この吸着コレットが標印107に接触し易く、この接触に起因して、標印107やオーバコートガラス層106等にクラックが入る場合もあった。
【0007】
このように、従来においては、吸着コレットによる吸着が困難となって実装作業に支障を生じたり、クラックが発生し易くなるといった問題があった。このような問題を解消するための手段としては、標印107およびオーバコートガラス層106上にクリアガラス層を形成することが考えられる。ところが、このような手段では、作業工程数が増えるため、製造コストが高価となる不具合が生じる。
【0008】
本願発明は、このような事情のもとで考え出されたものであって、製造コストの上昇を抑制しつつ、実装作業を適切に行なうことができ、クラックが発生する虞も小さくすることが可能な電気部品を好適に製造することができる電気部品の製造方法を提供することを他の課題としている。
【0009】
【発明の開示】
上記の課題を解決するために、本願発明では、次の技術的手段を講じている。
【0010】
本願発明によって提供される電気部品の製造方法は、基板上に設けられた導電体を覆うように、この導電体上に最下層のガラス層を形成して焼成する工程と、上記最下層のガラス層に重ねて1または複数のガラス層を形成する工程と、上記1または複数のガラス層のうちの最上層のガラス層の表面に、ガラス製の標印を形成する工程と、上記最下層のガラス層に重ねて形成された1または複数のガラス層および上記標印を一括して焼成する工程と、を有する電気部品の製造方法であって、上記最下層のガラス層の軟化点が、それ以外のガラス層の軟化点および上記標印を形成するガラスの軟化点よりも低く設定されていることを特徴としている。
【0011】
このような方法によって製造された電子部品は、上記標印の直下領域において、上記最上のガラス層が上記凹部に沈み込んでいるため、上記最上のガラス層の表面からの上記標印の突出量は、従来技術よりも小さくなり、上記電気部品の上面は、従来技術よりも平滑化される。そのため、たとえば吸着コレットを使用して回路基板に実装作業を行なう場合には、吸着コレットによって上記電気部品を適切に吸着保持することができ、的確な実装作業を行なうことが可能となる。また、上記標印の突出量が小さいため、吸着コレットと上記標印とが接触し難くなり、上記標印や上記最上のガラス層等にクラックが入る虞も小さくすることが可能となる。
【0013】
また、本願発明方法によれば、この電気部品の製造過程において、最下層のガラス層の焼成後に形成された上記1または複数のガラス層および上記標印を焼成しようとして加熱した場合に、その焼成固化がなされる前には、上記1または複数のガラス層および上記標印は軟化するが、軟化点が最も低くされている最下層のガラス層は、最も早く軟化し、流動性をもつようになる。上記標印の直下領域においては、上記標印の重さによる力が下向きにかかっているため、流動性をもつように軟化した最下層のガラス層は、このような力によって陥没し、その表面に凹部を形成する。すると、この凹部よりも上方にあるガラス層が順次沈み込んでいくこととなる。このことにより、上記標印は、上記最上層のガラス層の表面に形成された凹部に沈み込んだような状態となる。
【0016】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【0017】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【0018】
図1は、本願発明方法によって製造される電気部品の一例のチップ型抵抗器Xを示している。図示されているように、セラミック製の基板1上には、互いに導通している電極被膜2および抵抗被膜3が形成されており、抵抗被膜3を覆うようにして、アンダコートガラス層4、ミドルコートガラス層5、およびオーバコートガラス層6が順次積層されている。オーバコートガラス層6の表面には、ガラス製の標印7が埋め込まれるようにして形成されている。また、基板1の側縁面ないし側縁面近傍の裏面には、電極被膜2と導通している電極部8が形成されている。
【0019】
アンダコートガラス層4は、抵抗被膜3を保護するとともに、チップ型抵抗器Xの製造過程において、レーザトリミングを適切に行なうのに役立っている。つまり、抵抗被膜3に対してレーザトリミングを行なう場合、レーザ光による熱で飛散する抵抗被膜材料がすでになされたトリミング部分に再付着することをアンダコートガラス層4によって抑制し、目標抵抗値を容易に得ることができるようになる。本実施形態においては、アンダコートガラス層4の裏面の大部分は、抵抗被膜3の表面と当接しており、アンダコートガラス層4の表面は、標印7の直下領域において凹部41を有しており、それ以外の部分は略平滑状となっている。
【0020】
ミドルコートガラス層5およびオーバコートガラス層6は、抵抗被膜3を適正に保護するために設けられたものである。標印7の直下領域において、ミドルコートガラス層5の裏面部分は、凹部41内に入り込んでおり、ミドルコートガラス層5の表面には、凹部51が形成されている。この凹部51を除くミドルコートガラス層5の表面は、略平滑状となっている。オーバコートガラス層6についてもミドルコートガラス層5と同様であり、オーバコートガラス層6の裏面部分は凹部51内に入り込んでいる。オーバコートガラス層6の表面は、凹部61と平面部62とを有している。標印7は、チップ型抵抗器Xの製造番号などを示すものであって、凹部61に埋め込まれたような状態となっており、その表面は、平面部62と略同一の高さとなっている。なお、凹部41,51,61が形成される作用については後述する。
【0021】
次に、上記したチップ型抵抗器Xの製造方法の一例について説明する。
【0022】
チップ型抵抗器Xを製造するにあたり、図2に示されているようなセラミック製の集合基板10を用いる。集合基板10の表面には、適当な幅および深さを有する複数ずつの横スリット10aおよび縦スリット10bが一定間隔で形成されている。横スリット10aおよび縦スリット10bによって囲まれた長矩形状の領域が、1つのチップ型抵抗器Xの基板1となる単位領域Aである。
【0023】
まず、このような集合基板10に対して、図3に示されているように、複数の電極被膜2を形成する。各電極被膜2は、ペースト状の電極材料を各単位領域Aの両端部に印刷し、その後焼成することにより形成される。続いて、複数の抵抗被膜3を各電極被膜2間に形成する。各抵抗被膜3も、各電極被膜2と同様に、ペースト状の抵抗材料を印刷し、その後焼成することにより形成される。
【0024】
次に、図4に示されているように、各抵抗被膜3を覆うようにして、複数のアンダコートガラス層4を形成する。アンダコートガラス層4は、ミドルコートガラス層5、オーバコートガラス層6、および標印7よりも、たとえば鉛の配合量を多くするなどして、軟化点が低くされている。本実施形態において、アンダコートガラス層4の軟化点は、約400℃である。各アンダコートガラス層4は、このようなガラスのペーストを、その表面が略平滑状となるように各抵抗被膜3上に印刷し、その後焼成することにより形成される。
【0025】
次に、各抵抗被膜3に対して、たとえばレーザトリミングを行なう。各電極被膜2に測定プローブをあてて抵抗値を測定しつつ、レーザ光を各アンダコートガラス層4の上から各抵抗被膜3に照射し、各抵抗被膜3に溝(図示略)を入れていくことにより、目標抵抗値を得ることができる。
【0026】
次に、図5および図6に示されているように、各アンダコートガラス層4上に、未焼成である複数のミドルコートガラス層5およびオーバコートガラス層6を形成する。これらの材質は、上述したように、アンダコートガラス層4よりも軟化点が高いものであり、たとえばいずれもその軟化点が約480℃のものである。これらのガラス層5,6の形成は、ガラスのペーストを印刷し、その後乾燥させることにより行われる。上記した乾燥は、たとえば150〜200℃程度で行われる。
【0027】
このように、アンダコートガラス層4上にミドルコートガラス層5およびオーバコートガラス層6を積層すると、次に述べるように、アンダコートガラス層4上にオーバコートガラス層6のみを積層した場合と比較して、オーバコートガラス層6の表面を平滑状に形成することが可能となる。つまり、チップ型抵抗器Xにおいては、ガラスコートによる十分な保護が必要である。そのため、抵抗被膜3上には必要かつ十分な厚さを有するガラス層を形成しなければならない。しかし、一度に多量のガラスのペーストを印刷すると、表面張力によりガラスの表面は凸曲面状になり易い。これに対し、本実施形態のように、アンダコートガラス層4上にミドルコートガラス層5およびオーバコートガラス層6の2層を積層する構造とすれば、それぞれのガラス層を薄状に印刷し、その表面を平滑状にすることができるとともに、全体として十分な厚みを確保することができる。
【0028】
次に、図7に示されているように、各オーバコートガラス層6の表面に、未焼成である複数の標印7を形成する。各標印7は、顔料を含むガラス製であり、その軟化点は、各ミドルコートガラス層5および各オーバコートガラス層6と同様に、たとえば約480℃である。
【0029】
次に、各縦スリット10bに沿って集合基板10を分割し、図8に示されているように、未焼成である複数の電極部8を形成する。各電極部8は、分割によって得られた各基板棒状片10′に、ペースト状の電極材料を印刷し、その後乾燥させることによって形成される。
【0030】
次に、各ミドルコートガラス層5、各オーバコートガラス層6、および各標印7を焼成する。この際、各電極部8も同時に焼成する。焼成は、たとえば約600℃で行われる。このことにより、軟化点が約400℃に設定されている各アンダコートガラス層4は、軟化して流動性をもち、軟化点が約480℃に設定されている各ミドルコートガラス層5、各オーバコートガラス層6、および各標印7は、大きく型くずれをしない程度に軟化する。すると、各標印7の直下領域においては、各標印7の重さによる力が下向きにかかっているため、この力によって、各アンダコートガラス層4は陥没する。この陥没により、図1に示されているチップ型抵抗器Xのように、各アンダコートガラス層4の表面には凹部41が形成され、各凹部41に、各ミドルコートガラス層5が沈み込む。その後逐次的に、各オーバコートガラス層6と、各標印7とが沈み込んでいくこととなる。
【0031】
より詳しくは、各ミドルコートガラス層5が各凹部41に沈み込むことによって、各ミドルコートガラス層5の表面にも凹部51が形成される。各凹部51が形成されるのと同時に、各オーバコートガラス層6が各凹部51に沈み込んでいき、その表面には凹部61が形成される。このことにより、各標印7は各凹部61に埋め込まれたような状態となる。つまり、各標印7の表面が、各オーバコートガラス層6の表面と略同一の高さとなる。このような状態において、各ミドルコートガラス層5、各オーバコートガラス層6、および各標印7は固化される。
【0032】
最後に、各基板棒状片10′を各横スリット10aに沿って分割する。このような一連の作業により、図1に示されているようなチップ型抵抗器Xの製造を完了することができる。
【0033】
上述した製造方法によれば、標印7をその直下領域のガラス層とともに下方に沈み込ませることができる。そのため、この製造方法によって製造されたチップ型抵抗器Xにおいて、標印7は、オーバコートガラス層6の平面部62からの突出量が、従来技術と比較して、小さくなっている。つまり、チップ型抵抗器Xの上面は、従来技術よりも平滑状となっている。したがって、たとえば吸着コレットを使用してチップ型抵抗器Xを回路基板に実装する際に、吸着コレットが標印7に接触し、標印7やオーバコートガラス層6等が破損することを防止することができ、不具合品の発生率を低減させることが可能となる。また、チップ型抵抗器Xの上面に対する吸着コレットの吸着性が向上されるため、上記した実装作業を適切に行なうことができる。このようなチップ型抵抗器Xは、従来技術と略同一の工程を経て製造されるため、製造コストを従来技術と同程度に抑えつつ、上記した効果を得ることができる。
【0034】
本願発明は、上述した実施形態の内容に限定されるものではない。たとえば、抵抗被膜を保護するガラス層は、アンダコートガラス層、ミドルコートガラス層、およびオーバコートガラス層の3層から構成されることに限定されず、アンダコートガラス層上にオーバコートガラス層を積層した2層構造であってもよい。また、軟化点をオーバコートガラス層よりも低くするガラス層は、アンダコートガラス層だけに限定されず、アンダコートガラス層およびミドルコートガラス層の両層であってもよい
【0035】
ガラス層および標印の軟化点や焼成温度等も上記した数値に限定されず、標印が最上のガラス層の凹部内に沈み込む状態となるように設定されていればよい。
【0036】
電極部の焼成は、ガラス層および標印と同時に行われることに限定されない。ガラス層および標印の焼成後において、基板に対してペースト状の電極材料を印刷し、その後焼成してもよい。このような製造方法であっても、上述した実施形態と同様なチップ型抵抗器を製造することができる。また、本願発明は、チップ型抵抗器に限定されず、表面に標印を有するガラス層をもつ種々の電気部品に適用することができる。その他、本願発明に係る電気部品の各部の具体的な構成は、種々に設計変更自在である。同様に、本願発明に係る電気部品の製造方法における各作業工程の具体的な構成も、種々に変更自在である。
【図面の簡単な説明】
【図1】 本願発明方法によって製造される電気部品の一例を示す断面図である。
【図2】 図1に示す電気部品を製造するのに用いる集合基板の平面図である。
【図3】 図1に示す電気部品の製造方法の工程を示す平面図である。
【図4】 図1に示す電気部品の製造方法の工程を示す断面図である。
【図5】 図1に示す電気部品の製造方法の工程を示す断面図である。
【図6】 図1に示す電気部品の製造方法の工程を示す断面図である。
【図7】 図1に示す電気部品の製造方法の工程を示す断面図である。
【図8】 図1に示す電気部品の製造方法の工程を示す断面図である。
【図9】 従来の電気部品の一例を示す断面図である。
【符号の説明】
1 基板
3 抵抗被膜(導電体)
4 アンダコートガラス層
5 ミドルコートガラス層(上から2層目のガラス層)
6 オーバコートガラス層(最上のガラス層)
7 標印
41,51,61 凹部

Claims (1)

  1. 基板上に設けられた導電体を覆うように、この導電体上に最下層のガラス層を形成して焼成する工程と、
    上記最下層のガラス層に重ねて1または複数のガラス層を形成する工程と、
    上記1または複数のガラス層のうちの最上層のガラス層の表面に、ガラス製の標印を形成する工程と、
    上記最下層のガラス層に重ねて形成された1または複数のガラス層および上記標印を一括して焼成する工程と、
    を有する電気部品の製造方法であって、
    記最下層のガラス層の軟化点が、それ以外のガラス層の軟化点および上記標印を形成するガラスの軟化点よりも低く設定されていることを特徴とする、電気部品の製造方法。
JP2002231027A 2002-08-08 2002-08-08 電気部品の製造方法 Expired - Lifetime JP4350935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002231027A JP4350935B2 (ja) 2002-08-08 2002-08-08 電気部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002231027A JP4350935B2 (ja) 2002-08-08 2002-08-08 電気部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004071930A JP2004071930A (ja) 2004-03-04
JP4350935B2 true JP4350935B2 (ja) 2009-10-28

Family

ID=32016904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002231027A Expired - Lifetime JP4350935B2 (ja) 2002-08-08 2002-08-08 電気部品の製造方法

Country Status (1)

Country Link
JP (1) JP4350935B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888530B2 (ja) * 2009-07-06 2012-02-29 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
JP2004071930A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
CN105765671B (zh) 电阻元件及其制造方法
WO2019087725A1 (ja) チップ抵抗器
JP3967553B2 (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JP5481675B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP4350935B2 (ja) 電気部品の製造方法
JP5663804B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2003124010A (ja) チップ型電子部品の製造方法、およびチップ型電子部品
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP7117116B2 (ja) チップ抵抗器
JP2780408B2 (ja) 角板型チップ抵抗器
JP2011222757A (ja) チップ抵抗器およびその製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2887581B2 (ja) チップ型電子部品
JPH0770365B2 (ja) チップ型電子部品
TW202249038A (zh) 晶片零件
JP2019153712A (ja) チップ抵抗器
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
JP2979290B2 (ja) チップ型抵抗器およびその製造方法
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP6674833B2 (ja) チップ抵抗器および部品内蔵型回路基板
JPH01270301A (ja) 小型感温低抗器およびその製造方法
JP2014204094A (ja) 抵抗器および抵抗器の製造方法
JPH11126701A (ja) チップ抵抗器
JP3435419B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4350935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term