JP2015104117A - 送信装置,受信装置および送受信システム - Google Patents
送信装置,受信装置および送受信システム Download PDFInfo
- Publication number
- JP2015104117A JP2015104117A JP2013246121A JP2013246121A JP2015104117A JP 2015104117 A JP2015104117 A JP 2015104117A JP 2013246121 A JP2013246121 A JP 2013246121A JP 2013246121 A JP2013246121 A JP 2013246121A JP 2015104117 A JP2015104117 A JP 2015104117A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transmission
- transistor
- input
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 148
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
Description
10A,10B,10C…送信装置、11…第1送信端、12…第2送信端、101…第1スイッチ、102…第2スイッチ、103…第3スイッチ、104…第4スイッチ、105…第5スイッチ、106…第6スイッチ、111…第1トランジスタ、112…第2トランジスタ、121…第1差動アンプ、122…第2差動アンプ、
20A,20C…受信装置、21…第1受信端、22…第2受信端、201…第1スイッチ、202…第2スイッチ、211…第1トランジスタ、212…第2トランジスタ、221…第1差動アンプ、222…第2差動アンプ、231…第1抵抗器、232…第2抵抗器、240…受信部、
30…差動対信号線、31…第1信号線、32…第2信号線、40…抵抗器。
Claims (7)
- 入力信号に応じた差動信号を第1送信端および第2送信端から送信する送信装置であって、
第1端子,第2端子および制御端子を有し、該第1端子に第1電源電位が与えられ、該制御端子に入力される電圧値に応じて該第1端子と該第2端子との間の抵抗値が設定される第1トランジスタと、
前記第1トランジスタの前記第2端子と前記第2送信端との間に設けられ、前記入力信号のレベルに応じて開状態および閉状態の何れかとなる第1スイッチと、
第1入力端子,第2入力端子および出力端子を有し、該第1入力端子が前記第1トランジスタの前記第2端子または前記第2送信端に接続され、該第2入力端子に第1基準電位が与えられ、該出力端子が前記第1トランジスタの前記制御端子に接続された第1差動アンプと、
第1端子,第2端子および制御端子を有し、該第1端子に前記第1電源電位より低い第2電源電位が与えられ、該制御端子に入力される電圧値に応じて該第1端子と該第2端子との間の抵抗値が設定される第2トランジスタと、
前記第2トランジスタの前記第2端子と前記第1送信端との間に設けられ、前記入力信号のレベルに応じて開状態および閉状態の何れかとなる第2スイッチと、
第1入力端子,第2入力端子および出力端子を有し、該第1入力端子が前記第2トランジスタの前記第2端子または前記第1送信端に接続され、該第2入力端子に前記第1基準電位より低い第2基準電位が与えられ、該出力端子が前記第2トランジスタの前記制御端子に接続された第2差動アンプと、
を備えることを特徴とする送信装置。 - 前記第1トランジスタの前記第2端子と前記第1送信端との間に設けられ、前記入力信号のレベルに応じて開状態および閉状態の何れかとなる第3スイッチと、
前記第2トランジスタの前記第2端子と前記第2送信端との間に設けられ、前記入力信号のレベルに応じて開状態および閉状態の何れかとなる第4スイッチと、
前記第1差動アンプの前記第1入力端子を前記第1トランジスタの前記第2端子および前記第2送信端の何れかに選択的に接続する第5スイッチと、
前記第2差動アンプの前記第1入力端子を前記第2トランジスタの前記第2端子および前記第1送信端の何れかに選択的に接続する第6スイッチと、
を更に備えることを特徴とする請求項1に記載の送信装置。 - 第1受信端および第2受信端に入力した差動信号を受信する受信装置であって、
第1基準電位が与えられる第1基準電位端と前記第1受信端との間に設けられた第1抵抗器と、
前記第1基準電位より低い第2基準電位が与えられる第2基準電位端と前記第2受信端との間に設けられた第2抵抗器と、
前記第1受信端および前記第2受信端それぞれの電圧値を入力して前記差動信号を受信する受信部と、
を備えることを特徴とする受信装置。 - 第1端子,第2端子および制御端子を有し、該第1端子に第1電源電位が与えられ、該第2端子が前記第1基準電位端に接続され、該制御端子に入力される電圧値に応じて該第1端子と該第2端子との間の抵抗値が設定される第1トランジスタと、
第1入力端子,第2入力端子および出力端子を有し、該第1入力端子が前記第1トランジスタの前記第2端子に接続され、該第2入力端子に前記第1基準電位が与えられ、該出力端子が前記第1トランジスタの前記制御端子に接続された第1差動アンプと、
第1端子,第2端子および制御端子を有し、該第1端子に前記第1電源電位より低い第2電源電位が与えられ、該第2端子が前記第2基準電位端に接続され、該制御端子に入力される電圧値に応じて該第1端子と該第2端子との間の抵抗値が設定される第2トランジスタと、
第1入力端子,第2入力端子および出力端子を有し、該第1入力端子が前記第2トランジスタの前記第2端子に接続され、該第2入力端子に前記第2基準電位が与えられ、該出力端子が前記第2トランジスタの前記制御端子に接続された第2差動アンプと、
を更に備えることを特徴とする請求項3に記載の受信装置。 - 前記第1基準電位端と前記第1抵抗器との間または前記第1抵抗器と前記第1受信端との間に設けられた第1スイッチと、
前記第2基準電位端と前記第2抵抗器との間または前記第2抵抗器と前記第2受信端との間に設けられた第2スイッチと、
を更に備えることを特徴とする請求項3または4に記載の受信装置。 - 請求項1または2に記載の送信装置と、
請求項3〜5の何れか1項に記載の受信装置と、
前記送信装置の第1送信端と前記受信装置の第1受信端とを接続する第1信号線と、
前記送信装置の第2送信端と前記受信装置の第2受信端とを接続する第2信号線と、
を備えることを特徴とする送受信システム。 - 請求項1または2に記載の複数の送信装置と、
請求項3〜5の何れか1項に記載の受信装置と、
前記複数の送信装置それぞれの第1送信端と前記受信装置の第1受信端とを接続する第1信号線と、
前記複数の送信装置それぞれの第2送信端と前記受信装置の第2受信端とを接続する第2信号線と、
を備えることを特徴とする送受信システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246121A JP6490339B2 (ja) | 2013-11-28 | 2013-11-28 | 送信装置,受信装置および送受信システム |
PCT/JP2014/077841 WO2015079827A1 (ja) | 2013-11-28 | 2014-10-20 | 送信装置,受信装置および送受信システム |
US15/039,647 US10044332B2 (en) | 2013-11-28 | 2014-10-20 | Transmission apparatus, reception apparatus, and transmission/reception system |
TW103138038A TWI643480B (zh) | 2013-11-28 | 2014-11-03 | Transmitting device, receiving device and receiving and transmitting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246121A JP6490339B2 (ja) | 2013-11-28 | 2013-11-28 | 送信装置,受信装置および送受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015104117A true JP2015104117A (ja) | 2015-06-04 |
JP6490339B2 JP6490339B2 (ja) | 2019-03-27 |
Family
ID=53198777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013246121A Expired - Fee Related JP6490339B2 (ja) | 2013-11-28 | 2013-11-28 | 送信装置,受信装置および送受信システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US10044332B2 (ja) |
JP (1) | JP6490339B2 (ja) |
TW (1) | TWI643480B (ja) |
WO (1) | WO2015079827A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158611U (ja) * | 1974-10-31 | 1976-05-08 | ||
JPS6094593A (ja) * | 1983-09-30 | 1985-05-27 | ミテル・コーポレーシヨン | インターフエイス回路、音声データインターフエイス回路および音声データ信号を回路内でインターフエイスする方法 |
JP2000068813A (ja) * | 1998-08-25 | 2000-03-03 | Oki Electric Ind Co Ltd | 出力回路と入力回路 |
JP2002509682A (ja) * | 1998-05-06 | 2002-03-26 | コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ | 対称な差分出力信号を持つcanバスドライバ |
JP2007116278A (ja) * | 2005-10-18 | 2007-05-10 | Nec Lcd Technologies Ltd | 空き端子処理方法及びインタフェース装置 |
US20110141829A1 (en) * | 2009-12-14 | 2011-06-16 | Ware Frederick A | Circuits for Reducing Power Consumption of Memory Components |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19654221B4 (de) * | 1996-12-23 | 2005-11-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsanschlußschaltkreis |
US6624670B2 (en) * | 2001-03-21 | 2003-09-23 | Texas Instruments Incorporated | High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization |
US6836149B2 (en) * | 2002-04-12 | 2004-12-28 | Stmicroelectronics, Inc. | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit |
JP3891185B2 (ja) * | 2003-09-05 | 2007-03-14 | セイコーエプソン株式会社 | レシーバ回路、インターフェース回路、及び電子機器 |
CN100505522C (zh) * | 2004-09-13 | 2009-06-24 | 罗姆股份有限公司 | 缓冲放大器、驱动器ic以及使用该驱动器ic的显示装置 |
US7911244B2 (en) * | 2007-11-30 | 2011-03-22 | Sony Corporation | Differential drive circuit and communication device |
US7979754B2 (en) * | 2008-01-30 | 2011-07-12 | Oracle America, Inc. | Voltage margin testing for proximity communication |
JP5197164B2 (ja) | 2008-06-02 | 2013-05-15 | 三菱電機株式会社 | 信号伝送装置 |
US20120013361A1 (en) * | 2009-02-24 | 2012-01-19 | Rambus Inc | Synthetic Pulse Generator for Reducing Supply Noise |
JP5065424B2 (ja) * | 2010-01-14 | 2012-10-31 | 株式会社日本自動車部品総合研究所 | リンギング抑制回路 |
-
2013
- 2013-11-28 JP JP2013246121A patent/JP6490339B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-20 WO PCT/JP2014/077841 patent/WO2015079827A1/ja active Application Filing
- 2014-10-20 US US15/039,647 patent/US10044332B2/en active Active
- 2014-11-03 TW TW103138038A patent/TWI643480B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158611U (ja) * | 1974-10-31 | 1976-05-08 | ||
JPS6094593A (ja) * | 1983-09-30 | 1985-05-27 | ミテル・コーポレーシヨン | インターフエイス回路、音声データインターフエイス回路および音声データ信号を回路内でインターフエイスする方法 |
JP2002509682A (ja) * | 1998-05-06 | 2002-03-26 | コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ | 対称な差分出力信号を持つcanバスドライバ |
JP2000068813A (ja) * | 1998-08-25 | 2000-03-03 | Oki Electric Ind Co Ltd | 出力回路と入力回路 |
JP2007116278A (ja) * | 2005-10-18 | 2007-05-10 | Nec Lcd Technologies Ltd | 空き端子処理方法及びインタフェース装置 |
US20110141829A1 (en) * | 2009-12-14 | 2011-06-16 | Ware Frederick A | Circuits for Reducing Power Consumption of Memory Components |
Also Published As
Publication number | Publication date |
---|---|
WO2015079827A1 (ja) | 2015-06-04 |
US10044332B2 (en) | 2018-08-07 |
TW201526581A (zh) | 2015-07-01 |
US20170026012A1 (en) | 2017-01-26 |
JP6490339B2 (ja) | 2019-03-27 |
TWI643480B (zh) | 2018-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101650928B (zh) | 计算机、双模式dp和hdmi传输装置及其使用方法 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
JP6215487B2 (ja) | コモンレベルシフティングためのシステム及び方法 | |
JP6133709B2 (ja) | 差動レシーバ、それを用いた電子機器、産業機器ならびに差動信号の受信方法 | |
JP2014504819A (ja) | プリエンファシスを備えた電圧モードドライバ | |
US9276779B2 (en) | System and method for providing a full fail-safe capability in signal transmission networks | |
US20170063354A1 (en) | Slope control circuit | |
JP6274320B2 (ja) | 送信回路及び半導体集積回路 | |
JP2017228920A (ja) | リンギング抑制回路 | |
KR101139633B1 (ko) | 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 | |
US20140210520A1 (en) | Low power low voltage differential driver | |
JP6490339B2 (ja) | 送信装置,受信装置および送受信システム | |
CN109644165B (zh) | 驱动器电路及其控制方法、以及发送/接收系统 | |
CN109565480A (zh) | 具有改进的共模瞬态拒绝的电气隔离的数据隔离器 | |
JP6464638B2 (ja) | 送信回路および半導体集積回路 | |
JP2007068169A (ja) | 信号伝送装置及び信号伝送方法 | |
JP5626240B2 (ja) | ドライバ回路 | |
CN105720934B (zh) | 运算放大器及其操作该运算放大器的方法 | |
WO2018075411A1 (en) | Virtual hybrid for full duplex transmission | |
CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 | |
US8866552B2 (en) | Current-mode line driver | |
KR20150134672A (ko) | 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 | |
JP2013009157A (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP5385578B2 (ja) | 送信装置 | |
WO2015087658A1 (ja) | 信号多重化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6490339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |