TW201526581A - 送訊裝置、收訊裝置及收送訊系統 - Google Patents

Abstract

收送訊系統(1)係具備送訊裝置(10A)及收訊裝置(20A)。送訊裝置(10A)係具備：第1開關(101)、第2開關(102)、第1電晶體(111)、第2電晶體(112)、第1差動放大器(121)及第2差動放大器(122)。收訊裝置(20A)係具備：第1電晶體(211)、第2電晶體(212)、第1差動放大器(221)、第2差動放大器(222)、第1電阻器(231)、第2電阻器(232)及收訊部(240)。

Description

送訊裝置、收訊裝置及收送訊系統

本發明係有關於送訊裝置、收訊裝置及收送訊系統。

從送訊裝置往收訊裝置傳輸差動訊號的收送訊系統，係相較於傳輸單端訊號的情況，在原理上具有對於共通模式雜訊有較強耐性之特徵。作為差動訊號之傳輸方式，係存在有各式各樣，其中有一種小振幅差動訊號方式(LVDS：Low-Voltage Differential Signaling)係為人所知。又，收送訊系統中，從1台送訊裝置往複數台收訊裝置傳輸訊號的多分支方式、或複數台送收訊裝置之間彼此收送訊號的多點方式之實現，有時候會被要求。

然而，於傳輸差動訊號的收送訊系統中，多分支方式或多點方式所致之訊號傳輸被實現的例子很少。這是因為，非意圖地由複數送訊裝置送出不同邏輯之訊號的情況下，收訊裝置所接收之訊號的振幅會變化而產生收訊錯誤，有時候可能會導致送訊裝置或收訊裝置中通過大電流而發生故障等等。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2009-290843號公報

為了解決如上記之問題點而研發的發明，揭露於專利文獻1。該文獻所揭露的發明，係使用電容器或電感器而將送訊裝置及收訊裝置與訊號線做DC上的相互分離，藉此以避免上記問題的發生。

本發明的目的在於提供一種，即使在進行多分支方式或多點方式所致之差動訊號傳輸時仍不需要使用電容器或電感器，以簡易的構成就可抑制收訊錯誤或故障之發生的送訊裝置、收訊裝置及收送訊系統。

本發明之送訊裝置，係屬於將相應於輸入訊號之差動訊號從第1送訊端及第2送訊端予以發送的送訊裝置，其特徵為，具備：(1)第1電晶體，係具有第1端子、第2端子及控制端子，對該第1端子係給予第1電源電位，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和(2)第1開關，係被設在第1電晶體之第2端子與第2送訊端之間， 隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和(3)第1差動放大器，係具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至第1電晶體之第2端子或第2送訊端，對該第2輸入端子係給予第1基準電位，該輸出端子係被連接至第1電晶體之控制端子；和(4)第2電晶體，係具有第1端子、第2端子及控制端子，對該第1端子係給予比第1電源電位還低的第2電源電位，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和(5)第2開關，係被設在第2電晶體之第2端子與第1送訊端之間，隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和(6)具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至第2電晶體之第2端子或第1送訊端，對該第2輸入端子係給予比第1基準電位還低的第2基準電位，該輸出端子係被連接至第2電晶體之控制端子第2差動放大器。此外，第1電晶體及第2電晶體係分別可與差動放大器獨立開來設置，也可是構成被設在差動放大器內之輸出段的驅動部。

本發明的送訊裝置係亦可還具備：(7)第3 開關，係被設在第1電晶體之第2端子與第1送訊端之間，隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和(8)第4開關，係被設在第2電晶體之第2端子與第2送訊端之間，隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和(8)第5開關，係將第 1差動放大器之第1輸入端子予以選擇性連接至第1電晶體之第2端子及第2送訊端之任一者；和(10)第6開關，係將第2差動放大器之第1輸入端子予以選擇性連接至第2電晶體之第2端子及第1送訊端之任一者。

本發明的收訊裝置，係屬於將輸入至第1收 訊端及第2收訊端的差動訊號予以接收的收訊裝置，其特徵為，具備：(1)第1電阻器，係被設在，被給予第1基準電位的第1基準電位端與第1收訊端之間；和(2)第2電阻器，係被設在，被給予比第1基準電位還低的第2基準電位的第2基準電位端與第2收訊端之間；和(3)收訊部，係將第1收訊端及第2收訊端各自的電壓值予以輸入而接收差動訊號。

本發明的收訊裝置係亦可還具備：(4)第1 電晶體，具有第1端子、第2端子及控制端子，對該第1端子係給予第1電源電位，該第2端子係被連接至第1基準電位端，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和(5)第1差動放大器，係具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至第1電晶體之第2端子，對該第2輸入端子係給予第1基準電位，該輸出端子係被連接至第1電晶體之控制端子；和(6)第2電晶體，係具有第1端子、第2端子及控制端子，對該第1端子係給予比第1電源電位還低的第2電源電位，該第2端子係被連接至第2基準電位端，隨應於被輸入至該控制端 子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和(7)第2差動放大器，係具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至第2電晶體之第2端子，對該第2輸入端子係給予第2基準電位，該輸出端子係被連接至第2電晶體之控制端子。

本發明的收訊裝置，係亦可還具備：(8)第 1開關，係被設在第1基準電位端與第1電阻器之間或第1電阻器與第1收訊端之間；和(9)第2開關，係被設在第2基準電位端與第2電阻器之間或第2電阻器與第2收訊端之間。

本發明的收送訊系統，其特徵為，具備：上 記本發明的送訊裝置；和上記本發明的收訊裝置；和第1訊號線，係連接送訊裝置之第1送訊端與收訊裝置之第1收訊端；和第2訊號線，係連接送訊裝置之第2送訊端與收訊裝置之第2收訊端。或者，本發明的收送訊系統，其特徵為，具備：上記本發明的複數送訊裝置；和上記本發明的收訊裝置；和第1訊號線，係連接複數送訊裝置之每一者的第1送訊端與收訊裝置之第1收訊端；和第2訊號線，係連接複數送訊裝置之每一者的第2送訊端與收訊裝置之第2收訊端。

若依據本發明，則即使在進行多分支方式或多點方式所致之差動訊號傳輸時，仍不需要使用電容器或 電感器，以簡易的構成就可抑制收訊錯誤或故障之發生。

1~3‧‧‧收送訊系統

10A、10B、10C‧‧‧送訊裝置

11‧‧‧第1送訊端

12‧‧‧第2送訊端

101‧‧‧第1開關

102‧‧‧第2開關

103‧‧‧第3開關

104‧‧‧第4開關

105‧‧‧第5開關

106‧‧‧第6開關

111‧‧‧第1電晶體

112‧‧‧第2電晶體

121‧‧‧第1差動放大器

122‧‧‧第2差動放大器

20A、20C‧‧‧收訊裝置

21‧‧‧第1收訊端

22‧‧‧第2收訊端

201‧‧‧第1開關

202‧‧‧第2開關

211‧‧‧第1電晶體

212‧‧‧第2電晶體

221‧‧‧第1差動放大器

222‧‧‧第2差動放大器

231‧‧‧第1電阻器

232‧‧‧第2電阻器

240‧‧‧收訊部

30‧‧‧差動對訊號線

31‧‧‧第1訊號線

32‧‧‧第2訊號線

40‧‧‧電阻器

[圖1]圖1係第1實施形態的收送訊系統1之構成的圖示。

[圖2]圖2係第1實施形態的收送訊系統1之動作的整理表。

[圖3]圖3係第2實施形態的收送訊系統2之構成的圖示。

[圖4]圖4係第2實施形態的收送訊系統2之動作的整理表。

[圖5]圖5係第3實施形態的收送訊系統3之構成的圖示。

以下，參照添附圖面，詳細說明用以實施本發明的形態。此外，於圖面的說明中，同一要素係標示同一符號，並省略重述說明。

圖1係第1實施形態的收送訊系統1之構成的圖示。第1實施形態的收送訊系統1，係具備送訊裝置10A及收訊裝置20A，從送訊裝置10A經由差動對訊號線30而向收訊裝置20A傳輸差動訊號。送訊裝置10A之第1送訊端11和收訊裝置20A之第1收訊端21，係藉由差 動對訊號線30的其中一方之第1訊號線31而被連接。送訊裝置10A之第2送訊端12和收訊裝置20A之第2收訊端22，係藉由差動對訊號線30的其中另一方之第2訊號線32而被連接。

送訊裝置10A，係相應於輸入訊號的差動訊 號，從第1送訊端11及第2送訊端12予以發送。送訊裝置10A係具備：第1開關101、第2開關102、第1電晶體111、第2電晶體112、第1差動放大器121及第2差動放大器122。第1開關101及第2開關102，係可由NMOS電晶體來構成。又，第1電晶體111及第2電晶體112，也可由NMOS電晶體來構成。

第1電晶體111係具有：第1端子(汲極端子)、第2端子(源極端子)及控制端子(閘極端子)。第1電晶體111之第1端子，係被給予第1電源電位VDD。隨著被輸入至第1電晶體111之控制端子上的電壓值，第1電晶體111之第1端子與第2端子之間的電阻值會被設定。第1開關101，係被設在第1電晶體111之第2端子與第2送訊端12之間，隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者。

第1差動放大器121係具有：第1輸入端子(反轉輸入端子)、第2輸入端子(非反轉輸入端子)及輸出端子。第1差動放大器121之第1輸入端子，係被連接至第2送訊端12。第1差動放大器121之第2輸入端子，係被給予第1基準電位VREFp。第1差動放大器121 之輸出端子，係被連接至第1電晶體111之控制端子。

第2電晶體112係具有：第1端子(源極端子)、第2端子(汲極端子)及控制端子(閘極端子)。第2電晶體112之第1端子，係被給予比第1電源電位VDD還低的第2電源電位(接地電位)。隨著被輸入至第2電晶體112之控制端子上的電壓值，第2電晶體112之第1端子與第2端子之間的電阻值會被設定。第2開關102，係被設在第2電晶體112之第2端子與第1送訊端11之間，隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者。

第2差動放大器122係具有：第1輸入端子(非反轉輸入端子)、第2輸入端子(反轉輸入端子)及輸出端子。第2差動放大器122之第1輸入端子，係被連接至第1送訊端11。第2差動放大器122之第2輸入端子，係被給予比第1基準電位VREFp還低的第2基準電位VREFn。第2差動放大器122之輸出端子，係被連接至第2電晶體112之控制端子。

此外，第1差動放大器121之第1輸入端子係亦可被連接至第1電晶體111之第2端子，第2差動放大器122之第1輸入端子係亦可被連接至第2電晶體112之第2端子。只不過，若考慮所被連接的送訊裝置及收訊裝置之數目對電流之大小所造成的影響，則如同圖所示般地設有第1開關101及第2開關102的構成，比較理想。

第1電晶體111係可與第1差動放大器121 獨立開來設置，也可是構成被設在第1差動放大器121內之輸出段的驅動部，後者的情況下，可以視為是由第1電晶體111及第1差動放大器121來構成差動放大器。同樣地，第2電晶體112係可與第2差動放大器122獨立開來設置，也可是構成被設在第2差動放大器122內之輸出段的驅動部，後者的情況下，可以視為是由第2電晶體112及第2差動放大器122來構成差動放大器。

收訊裝置20A，係將輸入至第1收訊端21及 第2收訊端22的差動訊號，予以接收。收訊裝置20A係具備：第1電晶體211、第2電晶體212、第1差動放大器221、第2差動放大器222、第1電阻器231、第2電阻器232及收訊部240。第1電晶體211及第2電晶體212，係可由NMOS電晶體來構成。

第1電晶體211係具有：第1端子(汲極端子)、第2端子(源極端子)及控制端子(閘極端子)。第1電晶體211之第1端子，係被給予第1電源電位VDD。隨著被輸入至第1電晶體211之控制端子上的電壓值，第1電晶體211之第1端子與第2端子之間的電阻值會被設定。第1電阻器231，係被設在第1電晶體211之第2端子與第1收訊端21之間。第1電阻器231，係將第1訊號線31上拉成H位準。

第1差動放大器221係具有：第1輸入端子(反轉輸入端子)、第2輸入端子(非反轉輸入端子)及輸出端子。第1差動放大器221之第1輸入端子，係被連 接至第1電晶體211之第2端子。第1差動放大器221之第2輸入端子，係被給予第1基準電位VREFp。第1差動放大器221之輸出端子，係被連接至第1電晶體211之控制端子。第1電晶體211之第2端子係為第1基準電位VREFp。

第2電晶體212係具有：第1端子(源極端子)、第2端子(汲極端子)及控制端子(閘極端子)。第2電晶體212之第1端子，係被給予比第1電源電位VDD還低的第2電源電位(接地電位)。隨著被輸入至第2電晶體212之控制端子上的電壓值，第2電晶體212之第1端子與第2端子之間的電阻值會被設定。第2電阻器232，係被設在第2電晶體212之第2端子與第2收訊端22之間。第2電阻器232，係將第2訊號線32下拉成L位準。

第2差動放大器222係具有：第1輸入端子(非反轉輸入端子)、第2輸入端子(反轉輸入端子)及輸出端子。第2差動放大器222之第1輸入端子，係被連接至第2電晶體212之第2端子。第2差動放大器222之第2輸入端子，係被給予比第1基準電位VREFp還低的第2基準電位VREFn。第2差動放大器222之輸出端子，係被連接至第2電晶體212之控制端子。第2電晶體212之第2端子係被設為第2基準電位VREFn。

收訊部240，係將第1收訊端21及第2收訊端22各自之電壓值予以輸入，將從送訊裝置10送出而經 由差動對訊號線30底達的差動訊號予以接收。

此外，亦可不設置第1電晶體211及第1差 動放大器221，而對第1電阻器231之一端給予第1基準電位VREFp。又，亦可不設置第2電晶體212及第2差動放大器222，而對第2電阻器232之一端給予第2基準電位VREFn。

送訊裝置10A及收訊裝置20A各自裡頭的第1基準電位VREFp，係可為相同電位，也可為不同電位。又，送訊裝置10A及收訊裝置20A各自裡頭的第2基準電位VREFn也是，可為相同電位，也可為不同電位。

圖2係第1實施形態的收送訊系統1之動作的整理表。該表中係圖示2個案例A、B。

案例A中，是將送訊裝置10A之第1開關101及第2開關102之雙方設成閉路狀態(ON狀態)。此時，從收訊裝置20A之第1電源電位VDD，經由收訊裝置20A之第1電晶體211及第1電阻器231、第1訊號線31、以及送訊裝置10A之第2開關102及第2電晶體112，往送訊裝置10A之第2基準電位(接地電位)，會有電流通過。又，從送訊裝置10A之第1電源電位VDD，經由送訊裝置10A之第1電晶體111及第1開關101、第2訊號線32、以及收訊裝置20A之第2電阻器232及第2電晶體212，往收訊裝置20A之第2基準電位(接地電位)，會有電流通過。如此電流通過的結果，第1訊號線31係變成L位準，第2訊號線32係變成H位 準，可從送訊裝置10A往收訊裝置20A傳輸L位準之差動訊號。

案例B中，是將送訊裝置10A之第1開關101及第2開關102之雙方設成開路狀態(OFF狀態)。此時，不像案例A的時候那樣會有電流通過。其結果為，在案例B中，第1訊號線31係變成H位準，第2訊號線32係變成L位準，可從送訊裝置10A往收訊裝置20A傳輸H位準之差動訊號。

圖3係第2實施形態的收送訊系統2之構成的圖示。第2實施形態的收送訊系統2，係具備送訊裝置10A、10B及收訊裝置20A，從送訊裝置10A或送訊裝置10B經由差動對訊號線30而向收訊裝置20A傳輸差動訊號。送訊裝置10A、10B各自之第1送訊端11和收訊裝置20A之第1收訊端21，係藉由差動對訊號線30的其中一方之第1訊號線31而被連接。送訊裝置10A、10B各自之第2送訊端12和收訊裝置20A之第2收訊端22，係藉由差動對訊號線30的其中另一方之第2訊號線32而被連接。第2實施形態中的送訊裝置10A、10B，係各自具有和第1實施形態中的送訊裝置10A相同的構成。第2實施形態中的收訊裝置20A，係具有和第1實施形態中的收訊裝置20A相同的構成。

圖4係第2實施形態的收送訊系統2之動作的整理表。該表中係圖示4個案例C~F。

在案例C中，將一方之送訊裝置10A之第1 開關101及第2開關102之雙方設成開路狀態(OFF狀態)，將另一方之送訊裝置10B之第1開關101及第2開關102之雙方設成閉路狀態(ON狀態)。此時，送訊裝置10A之送訊端11、12係變成高阻抗狀態，送訊裝置10B與收訊裝置20A之間的關係係變成和圖2中的案例A相同。因此，第1訊號線31係變成L位準，第2訊號線32係變成H位準，可從送訊裝置10B往收訊裝置20A傳輸L位準之差動訊號。

在案例D中，將一方之送訊裝置10A之第1 開關101及第2開關102之雙方設成開路狀態(OFF狀態)，將另一方之送訊裝置10B之第1開關101及第2開關102之雙方設成開路狀態(OFF狀態)。此時，送訊裝置10A之送訊端11、12係變成高阻抗狀態，送訊裝置10B之送訊端11、12也變成高阻抗狀態，和圖2中的案例B相同。因此，第1訊號線31係變成H位準，第2訊號線32係變成L位準，可從送訊裝置10A往收訊裝置20A傳輸H位準之差動訊號。

在案例E中，將一方之送訊裝置10A之第1 開關101及第2開關102之雙方設成閉路狀態(ON狀態)，將另一方之送訊裝置10B之第1開關101及第2開關102之雙方設成開路狀態(OFF狀態)。此時，送訊裝置10B之送訊端11、12係變成高阻抗狀態，送訊裝置10A與收訊裝置20A之間的關係係變成和圖2中的案例A相同。因此，第1訊號線31係變成L位準，第2訊號線 32係變成H位準，可從送訊裝置10B往收訊裝置20A傳輸L位準之差動訊號。

在案例F中，將一方之送訊裝置10A之第1 開關101及第2開關102之雙方設成閉路狀態(ON狀態)，將另一方之送訊裝置10B之第1開關101及第2開關102之雙方設成閉路狀態(ON狀態)。此時，送訊裝置10A與收訊裝置20A之間的關係也是，送訊裝置10B與收訊裝置20A之間的關係也是，都和圖2中的案例A相同。因此，第1訊號線31係變成L位準，第2訊號線32係變成H位準，可從送訊裝置10A、10B往收訊裝置20A傳輸L位準之差動訊號。

在案例C、E中，2個送訊裝置10A、10B是 送出不同邏輯之訊號，但其使在此情況下，仍可抑制收訊錯誤之發生。又，此情況下，電流會隔著電阻器231、232而流通，電流值係受到限制，因此可抑制送訊裝置10A、10B及收訊裝置20A之故障的發生。

此外，在以LVDS方式來連接複數送訊裝置 與收訊裝置的收送訊系統中，一旦複數送訊裝置是送出不同邏輯之訊號，則某送訊裝置之第1電源電位VDD與其他送訊裝置之第2電源電位(接地電位)是隔著訊號線而被直接連接，不只會有大電流通過，而且還會產生訊號線之電位不定的問題。本實施形態的收送訊系統，係可解決此種LVDS方式之收送訊系統所具有的問題點。

圖5係第3實施形態的收送訊系統3之構成 的圖示。第3實施形態的收送訊系統3，係具備送訊裝置10C及收訊裝置20C，從送訊裝置10C經由差動對訊號線30而向收訊裝置20C傳輸差動訊號。送訊裝置10C之第1送訊端11和收訊裝置20C之第1收訊端21，係藉由差動對訊號線30的其中一方之第1訊號線31而被連接。送訊裝置10C之第2送訊端12和收訊裝置20C之第2收訊端22，係藉由差動對訊號線30的其中另一方之第2訊號線32而被連接。

送訊裝置10C，係相應於輸入訊號的差動訊 號，從第1送訊端11及第2送訊端12予以發送。送訊裝置10C係具備：第1開關101、第2開關102、第3開關103、第4開關104、第5開關105、第6開關106、第1電晶體111、第2電晶體112、第1差動放大器121及第2差動放大器122。開關101~開關104，係可由NMOS電晶體來構成。第5開關105及第6開關106，係可由2個NMOS電晶體來構成。又，第1電晶體111及第2電晶體112，也可由NMOS電晶體來構成。

第3實施形態中的送訊裝置10C，係除了第1 實施形態中的送訊裝置10A之構成外，還具備有：第3開關103、第4開關104、第5開關105及第6開關106。 第3開關103，係被設在第1電晶體111之第2端子與第1送訊端11之間，隨應於輸入訊號之位準而變成開路狀態及閉路狀態之任一者。第4開關104，係被設在第2電晶體112之第2端子與第2送訊端12之間，隨應於輸入 訊號之位準而變成開路狀態及閉路狀態之任一者。第5開關105，係將第1差動放大器121之第1輸入端子，選擇性連接至第1電晶體111之第2端子及第2送訊端12之任一者。第6開關106，係將第2差動放大器122之第1輸入端子，選擇性連接至第2電晶體112之第2端子及第1送訊端11之任一者。

收訊裝置20C，係將輸入至第1收訊端21及 第2收訊端22的差動訊號，予以接收。收訊裝置20C係具備：第1開關201、第2開關202、第1電晶體211、第2電晶體212、第1差動放大器221、第2差動放大器222、第1電阻器231、第2電阻器232及收訊部240。第1開關201及第2開關202，係可由NMOS電晶體來構成。又，第1電晶體211及第2電晶體212，也可由NMOS電晶體來構成。

第3實施形態中的收訊裝置20C，係除了第1 實施形態中的收訊裝置20A之構成以外，還具備：第1開關201及第2開關202。第1開關201係被設在，被給予第1基準電位VREFp的第1電晶體211之第2端子與第1電阻器231之間。第2開關202係被設在，被給予第2基準電位VREFn的第2電晶體212之第2端子與第2電阻器232之間。此外，第1開關201係亦可被設在第1電阻器231與第1收訊端21之間，第2開關202亦可被設在第2電阻器232與第2收訊端22之間。

第3實施形態的收送訊系統3係可有2種動 作態樣。在收送訊系統3之第1動作態樣下，係於送訊裝置10C中，第3開關103及第4開關104是被設成開路狀態(OFF狀態)，藉由第5開關105而使第1差動放大器121之第1輸入端子被連接至第2送訊端12，藉由第6開關106而使第2差動放大器122之第1輸入端子被連接至第1送訊端11。又，於收訊裝置20C中，第1開關201及第2開關202係被設成閉路狀態(ON狀態)。此外，在第1動作態樣中，同圖中之電阻器40係未被設置。

收送訊系統3，係於第1動作態樣下，藉由如 此設定開關103~106、201、202之各狀態，而成為和圖1所示之第1實施形態的收送訊系統1之構成等價之構成，可進行和使用圖2所說明之第1實施形態的收送訊系統1之動作相同的動作。此外，此情況下，亦可替換送訊裝置10C改用送訊裝置10A，替換收訊裝置20C而改用收訊裝置20A。

在收送訊系統3之第2動作態樣下，係於送 訊裝置10C中，藉由第5開關105而使第1差動放大器121之第1輸入端子被連接至第1電晶體111之第2端子，藉由第6開關106而使第2差動放大器122之第1輸入端子被連接至第2電晶體112之第2端子。於收訊裝置20C中，第1開關201及第2開關202係被設成開路狀態(OFF狀態)。又，在收訊端21與收訊端22之間，設有電阻器40。

收送訊系統3，係於第2動作態樣中，藉由如 此設定開關105、106、201、202之各狀態，並且設置有電阻器40，就可進行LVDS方式所致之動作。亦即，於送訊裝置10C中，藉由將開關101、102設成閉路狀態(ON狀態)，並且，將開關103、104設成開路狀態(OFF狀態)，以使第1訊號線31變成L位準，第2訊號線32變成H位準，可從送訊裝置10C往收訊裝置20C傳輸L位準之差動訊號。又，於送訊裝置10C中，藉由將開關101、102設成開路狀態(OFF狀態)，並且，將開關103、104設成閉路狀態(ON狀態)，以使第1訊號線31變成H位準，第2訊號線32變成L位準，可從送訊裝置10C往收訊裝置20C傳輸H位準之差動訊號。

在本實施形態的收送訊系統中，即使複數送 訊裝置送出不同邏輯之訊號，仍可抑制過大的電流通過，在收訊裝置之收訊端中，不會造成邏輯性不定之狀態。因此，在本實施形態的收送訊系統中，不必使用具有集線器機構的機器來做中繼，又，不必使用電容器或電感器，可以簡易之構成，進行多分支方式或多點方式所致之差動訊號傳輸。

[產業上利用之可能性]

可適用於，即使在進行多分支方式或多點方式所致之差動訊號傳輸時仍不需要使用電容器或電感器，以簡易的構成就可抑制收訊錯誤或故障之發生的送訊裝置、收訊裝置及收送訊系統之用途。

1‧‧‧收送訊系統

10A‧‧‧送訊裝置

11‧‧‧第1送訊端

12‧‧‧第2送訊端

101‧‧‧第1開關

102‧‧‧第2開關

111‧‧‧第1電晶體

112‧‧‧第2電晶體

121‧‧‧第1差動放大器

122‧‧‧第2差動放大器

20A‧‧‧收訊裝置

21‧‧‧第1收訊端

22‧‧‧第2收訊端

211‧‧‧第1電晶體

212‧‧‧第2電晶體

221‧‧‧第1差動放大器

222‧‧‧第2差動放大器

231‧‧‧第1電阻器

232‧‧‧第2電阻器

240‧‧‧收訊部

30‧‧‧差動對訊號線

31‧‧‧第1訊號線

32‧‧‧第2訊號線

Claims (7)

1. 一種送訊裝置，係屬於將相應於輸入訊號之差動訊號從第1送訊端及第2送訊端予以發送的送訊裝置，其特徵為，具備：第1電晶體，係具有第1端子、第2端子及控制端子，對該第1端子係給予第1電源電位，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和第1開關，係被設在前記第1電晶體之前記第2端子與前記第2送訊端之間，隨應於前記輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和第1差動放大器，係具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至前記第1電晶體之前記第2端子或前記第2送訊端，對該第2輸入端子係給予第1基準電位，該輸出端子係被連接至前記第1電晶體之前記控制端子；和第2電晶體，係具有第1端子、第2端子及控制端子，對該第1端子係給予比前記第1電源電位還低的第2電源電位，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和第2開關，係被設在前記第2電晶體之前記第2端子與前記第1送訊端之間，隨應於前記輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和第2差動放大器，係具有第1輸入端子、第2輸入端 子及輸出端子，該第1輸入端子係被連接至前記第2電晶體之前記第2端子或前記第1送訊端，對該第2輸入端子係給予比前記第1基準電位還低的第2基準電位，該輸出端子係被連接至前記第2電晶體之前記控制端子。
2. 如請求項1所記載之送訊裝置，其中，還具備：第3開關，係被設在前記第1電晶體之前記第2端子與前記第1送訊端之間，隨應於前記輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和第4開關，係被設在前記第2電晶體之前記第2端子與前記第2送訊端之間，隨應於前記輸入訊號之位準而變成開路狀態及閉路狀態之任一者；和第5開關，係將前記第1差動放大器之前記第1輸入端子予以選擇性連接至前記第1電晶體之前記第2端子及前記第2送訊端之任一者；和第6開關，係將前記第2差動放大器之前記第1輸入端子予以選擇性連接至前記第2電晶體之前記第2端子及前記第1送訊端之任一者。
3. 一種收訊裝置，係屬於將輸入至第1收訊端及第2收訊端的差動訊號予以接收的收訊裝置，其特徵為，具備：第1電阻器，係被設在，被給予第1基準電位的第1基準電位端與前記第1收訊端之間；和第2電阻器，係被設在，被給予比前記第1基準電位還低的第2基準電位的第2基準電位端與前記第2收訊端 之間；和收訊部，係將前記第1收訊端及前記第2收訊端各自的電壓值予以輸入而接收前記差動訊號。
4. 如請求項3所記載之收訊裝置，其中，還具備：第1電晶體，具有第1端子、第2端子及控制端子，對該第1端子係給予第1電源電位，該第2端子係被連接至前記第1基準電位端，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和第1差動放大器，係具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至前記第1電晶體之前記第2端子，對該第2輸入端子係給予前記第1基準電位，該輸出端子係被連接至前記第1電晶體之前記控制端子；和第2電晶體，係具有第1端子、第2端子及控制端子，對該第1端子係給予比前記第1電源電位還低的第2電源電位，該第2端子係被連接至前記第2基準電位端，隨應於被輸入至該控制端子的電壓值，該第1端子與該第2端子之間的電阻值會被設定；和第2差動放大器，係具有第1輸入端子、第2輸入端子及輸出端子，該第1輸入端子係被連接至前記第2電晶體之前記第2端子，對該第2輸入端子係給予前記第2基準電位，該輸出端子係被連接至前記第2電晶體之前記控制端子。
5. 如請求項3或4所記載之收訊裝置，其中，還具備：第1開關，係被設在前記第1基準電位端與前記第1電阻器之間或前記第1電阻器與前記第1收訊端之間；和第2開關，係被設在前記第2基準電位端與前記第2電阻器之間或前記第2電阻器與前記第2收訊端之間。
6. 一種收送訊系統，其特徵為，具備：如請求項1或2所記載之送訊裝置；和如請求項3~5之任1項所記載之收訊裝置；和第1訊號線，係連接前記送訊裝置之第1送訊端與前記收訊裝置之第1收訊端；和第2訊號線，係連接前記送訊裝置之第2送訊端與前記收訊裝置之第2收訊端。
7. 一種收送訊系統，其特徵為，具備：如請求項1或2所記載之複數送訊裝置；和如請求項3~5之任1項所記載之收訊裝置；和第1訊號線，係連接前記複數送訊裝置之每一者的第1送訊端與前記收訊裝置之第1收訊端；和第2訊號線，係連接前記複數送訊裝置之每一者的第2送訊端與前記收訊裝置之第2收訊端。