JP2015080062A - １８０度移相器 - Google Patents

Abstract

【課題】高域通過フィルタや低域通過フィルタを実装することなく、１８０度の位相差がある２つの信号を出力することができる小型の１８０度移相器を得ることを目的とする。【解決手段】入力端子１から入力された高周波単相信号を位相差が１８０度の差動信号に変換するアクティブバラン２を設け、出力信号切替部４が、アクティブバラン２により変換された差動信号のうち、いずれか一方の信号を制御端子３により入力された制御信号にしたがって出力端子５に出力するように構成する。これにより、１８０度の位相差がある２つの信号を出力することができる。【選択図】図１

Description

この発明は、高周波単相信号を差動信号に変換し、制御信号したがって差動信号の一方の信号を出力する１８０度移相器に関するものである。

図５は非特許文献１に開示されている１８０度移相器を示す構成図である。
以下、図５の１８０度移相器の処理内容を簡単に説明する。
スイッチング用ＦＥＴ１０１，１０２は、制御端子１１４から入力された制御信号にしたがってオン状態又はオフ状態に遷移する。
制御端子１１４とスイッチング用ＦＥＴ１０３，１０４のゲート端子の間には、インバータ１１１が接続されているため、スイッチング用ＦＥＴ１０３，１０４は、制御端子１１４から入力された制御信号の反転信号にしたがってオン状態又はオフ状態に遷移する。
したがって、スイッチング用ＦＥＴ１０１，１０２がオン状態であるときは、スイッチング用ＦＥＴ１０３，１０４がオフ状態になり、スイッチング用ＦＥＴ１０１，１０２がオフ状態であるときは、スイッチング用ＦＥＴ１０３，１０４がオン状態になる。
このため、入力端子１１２から入力された高周波信号は、スイッチング用ＦＥＴ１０１，１０２又はスイッチング用ＦＥＴ１０３，１０４を通って、出力端子１１３から出力される。

ここで、スイッチング用ＦＥＴ１０１，１０２には、インダクタ１０５，１０６及びキャパシタ１０８からなる低域通過フィルタが接続されており、スイッチング用ＦＥＴ１０３，１０４には、インダクタ１０７及びキャパシタ１０９，１１０からなる高域通過フィルタが接続されている。
このため、入力端子１１２から入力された高周波信号がスイッチング用ＦＥＴ１０１，１０２を通る際には、低域通過フィルタの作用で、所望の通過位相遅れを与えられて出力端子１１３から出力される。
一方、入力端子１１２から入力された高周波信号がスイッチング用ＦＥＴ１０３，１０４を通る際には、高域通過フィルタの作用で、所望の通過位相進みを与えられて出力端子１１３から出力される。
よって、所望周波数におけるそれぞれのフィルタの通過位相を適切に設定することで、上記の高域通過フィルタ及び低域通過フィルタの違いによって、１８０度の移相量を得ることができる。

Y. Shen，T. Chen，L. Lin，X. Chen and J. Lin，"A X-Band Five-Bit MMIC Phase Shifter，"Microwave and Millimeter Wave Technology，2nd International Conference on. ICMMT 2000，Sept. 2000，pp.200-202.

従来の１８０度移相器は以上のように構成されているので、高域通過フィルタ及び低域通過フィルタの通過位相を適切に設定することで、１８０度の位相差がある２つの信号を出力することができる。しかし、高域通過フィルタ及び低域通過フィルタを構成するためには、複数のインダクタ１０５，１０６，１０７を実装する必要があり、大きな実装面積を確保しなければならない課題があった。特に、モノリシックマイクロ波集積回路（ＭＭＩＣ）上に構成する場合には、実装面積の増加に伴ってコスト高になる問題がある。

この発明は上記のような課題を解決するためになされたもので、高域通過フィルタや低域通過フィルタを実装することなく、１８０度の位相差がある２つの信号を出力することができる小型の１８０度移相器を得ることを目的とする。

この発明に係る１８０度移相器は、単相の入力信号を位相差が１８０度の差動信号に変換するアクティブバランを設け、出力信号切替部が、アクティブバランにより変換された差動信号のうち、いずれか一方の信号を制御信号にしたがって出力するようにしたものである。

この発明によれば、単相の入力信号を位相差が１８０度の差動信号に変換するアクティブバランを設け、出力信号切替部が、アクティブバランにより変換された差動信号のうち、いずれか一方の信号を制御信号にしたがって出力するように構成したので、高域通過フィルタや低域通過フィルタを実装することなく、１８０度の位相差がある２つの信号を出力することができる小型の１８０度移相器が得られる効果がある。

この発明の実施の形態１による１８０度移相器を示す構成図である。 図１の１８０度移相器におけるアクティブバラン２の内部を示す構成図である。 この発明の実施の形態２による１８０度移相器を示す構成図である。 この発明の実施の形態３による１８０度移相器を示す構成図である。 非特許文献１に開示されている１８０度移相器を示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１による１８０度移相器を示す構成図である。
図１において、入力端子１は高周波単相信号（単相の入力信号）を入力する端子である。
アクティブバラン２は入力端子１から入力された高周波単相信号を位相差が１８０度の差動信号に変換する処理を実施する。
制御端子３は出力対象の信号を指示する制御信号を入力する端子である。
出力信号切替部４は例えば切替スイッチなどから構成されており、アクティブバラン２により変換された差動信号のうち、いずれか一方の信号を制御端子３により入力された制御信号にしたがって出力端子５に出力する処理を実施する。

図２は図１の１８０度移相器におけるアクティブバラン２の内部を示す構成図である。
図２において、バイアス端子１１はバイアス電圧を入力する端子である。
ゲート接地（ＣＧ：Ｃｏｍｍｏｎ Ｇａｔｅ）ＦＥＴ（電界効果トランジスタ）１２は入力端子１から入力された高周波単相信号がソース端子に入力され、バイアス端子１１から入力されたバイアス電圧がゲート端子に印加され、ドレイン端子が負荷抵抗１３（第１の抵抗）を介して電源１４と接続されている。
ソース接地（ＣＳ：Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ）ＦＥＴ（電界効果トランジスタ）１５は入力端子１から入力された高周波単相信号がゲート端子に入力され、ドレイン端子が負荷抵抗１６（第２の抵抗）を介して電源１４と接続されている。

バイアス抵抗１７及びＤＣカット用キャパシタ１８はゲート接地ＦＥＴ１２及びソース接地ＦＥＴ１５に適切なバイアス電圧を印加するために接続されている。
図１の１８０度移相器におけるアクティブバラン２は、ＣＧ−ＣＳ型アクティブバランであり、図２に示すように、ＦＥＴや抵抗から構成されて、インダクタを用いていないため、小型化を図ることができる。

次に動作について説明する。
アクティブバラン２は、入力端子１から高周波単相信号が入力されると、その高周波単相信号を位相差が１８０度の差動信号に変換する。
即ち、アクティブバラン２のゲート接地ＦＥＴ１２は、ソース端子から高周波単相信号が入力されると、その高周波単相信号を増幅し、ドレイン端子から入力信号と同相の高周波単相信号を出力する。

また、アクティブバラン２のソース接地ＦＥＴ１５は、ゲート端子から高周波単相信号が入力されると、その高周波単相信号を増幅するとともに、その高周波単相信号の位相を反転し、ドレイン端子から入力信号と逆相の高周波単相信号を出力する。
これにより、ゲート接地ＦＥＴ１２のドレイン端子から出力された高周波単相信号（例えば、位相０度の信号）と、ソース接地ＦＥＴ１５のドレイン端子から出力された高周波単相信号（例えば、位相１８０度の信号）とが差動信号として、出力信号切替部４に出力される。

出力信号切替部４は、制御端子３により入力された制御信号が、例えば、位相０度の信号を選択する旨を示していれば、アクティブバラン２により変換された差動信号のうち、ゲート接地ＦＥＴ１２のドレイン端子から出力された高周波単相信号を選択して、その高周波単相信号を出力端子５に出力する。
また、出力信号切替部４は、制御端子３により入力された制御信号が、例えば、位相１８０度の信号を選択する旨を示していれば、アクティブバラン２により変換された差動信号のうち、ソース接地ＦＥＴ１５のドレイン端子から出力された高周波単相信号を選択して、その高周波単相信号を出力端子５に出力する。

この実施の形態１では、ゲート接地ＦＥＴ１２とソース接地ＦＥＴ１５のサイズ比を１：Ｎ（Ｎは１以上の整数）として、負荷抵抗１３と負荷抵抗１６の抵抗比をＮ：１としている。
ＦＥＴのサイズ比及び負荷抵抗の抵抗比を上記のように設定することで、ゲート接地ＦＥＴ１２で発生するノイズと、ソース接地ＦＥＴ１５で発生するノイズとが互いに打ち消し合うようにすることができる。これにより、低雑音特性を有する１８０度移相器を得ることができる。
なお、ゲート接地ＦＥＴ１２のサイズを調整することで、広帯域な入力整合を実現することができる。

以上で明らかなように、この実施の形態１によれば、入力端子１から入力された高周波単相信号を位相差が１８０度の差動信号に変換するアクティブバラン２を設け、出力信号切替部４が、アクティブバラン２により変換された差動信号のうち、いずれか一方の信号を制御端子３により入力された制御信号にしたがって出力端子５に出力するように構成したので、高域通過フィルタや低域通過フィルタを実装することなく、１８０度の位相差がある２つの信号を出力することができる小型の１８０度移相器が得られる効果を奏する。

実施の形態２．
図３はこの発明の実施の形態２による１８０度移相器を示す構成図であり、図において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
カスコードカレントミラー回路２１はゲート接地ＦＥＴ１２とバイアス用ＦＥＴ２２，２３，２４から構成されており、バイアス電圧をゲート接地ＦＥＴ１２及びソース接地ＦＥＴ１５のゲート端子に印加する処理を実施する。
なお、２５はバイアス抵抗である。

次に動作について説明する。
この実施の形態２では、ゲート接地ＦＥＴ１２及びソース接地ＦＥＴ１５に適切なバイアス電圧を印加するために、アクティブバラン２がゲート接地ＦＥＴ１２とバイアス用ＦＥＴ２２，２３，２４からなるカスコードカレントミラー回路２１を実装している。
図３のアクティブバラン２では、電源１４からの電源電圧とバイアス抵抗２５によって決定される参照電流と等しい電流が、ゲート接地ＦＥＴ１２のソース−ドレイン間に流れることになる。

また、ソース接地ＦＥＴ１５のゲート電圧は、バイアス用ＦＥＴ２４のゲート電圧と等しくなるため、ソース接地ＦＥＴ１５にも、ゲート接地ＦＥＴ１２と等しいドレイン電流が流れる。
これにより、ゲート接地ＦＥＴ１２及びソース接地ＦＥＴ１５のバイアス条件が決定されるため、ソース接地ＦＥＴ１５のゲート端子側に、図２に示すようなＤＣカット用キャパシタ１８を接続する必要がなくなる。
この実施の形態２では、ＤＣカット用キャパシタ１８が持つ通過位相の周波数特性によって発生する差動出力のアンバランス（位相誤差）が無くなるため、広帯域に亘って高精度に動作する１８０度移相器が得られる。

実施の形態３．
図４はこの発明の実施の形態３による１８０度移相器を示す構成図であり、図において、図３と同一符号は同一または相当部分を示すので説明を省略する。
この実施の形態３では、ゲート接地ＦＥＴ１２、ソース接地ＦＥＴ１５及びバイアス用ＦＥＴ２２，２３，２４のソース端子に対して、抵抗３１〜３５がそれぞれ接続されている。
ゲート接地ＦＥＴ１２のサイズを大きくすることで、相互コンダクタンスを増加させた場合でも、ゲート接地ＦＥＴ１２のソース端子に接続されている抵抗３１の値を調整することで、広帯域に入力整合を取ることができる。

ゲート接地ＦＥＴ１２の相互コンダクタンスの増加に合わせて、ソース接地ＦＥＴ１５の相互コンダクタンスを増加させることで、ゲート接地ＦＥＴ１２及びソース接地ＦＥＴ１５のドレイン電流が増加する。
上記の動作により、ゲート接地ＦＥＴ１２のドレイン電流によって制限されていた線形性を改善する効果が得られる。これにより、高線形特性を持つ１８０度移相器を得ることができる。

この実施の形態３では、図３の１８０度移相器において、各ＦＥＴのソース端子に対して、抵抗３１〜３５を接続しているものを示したが、図２の１８０度移相器において、ゲート接地ＦＥＴ１２及びソース接地ＦＥＴ１５のソース端子に対して抵抗３１，３２を接続するようにしてもよく、同様の効果を得ることができる。

実施の形態４．
上記実施の形態１〜５では、アクティブバラン２がゲート接地ＦＥＴ１２とソース接地ＦＥＴ１５から構成されているものを示したが、ゲート接地ＦＥＴ１２とソース接地ＦＥＴ１５をバイポーラトランジスタに置き換えるようにしてもよく、同様の効果を得ることができる。

ゲート接地ＦＥＴ１２をバイポーラトランジスタ（ベース接地バイポーラトランジスタ）に置き換える場合、そのベース接地バイポーラトランジスタは、入力端子１から入力された高周波単相信号がエミッタ端子に入力され、バイアス端子１１から入力されたバイアス電圧がベース端子に印加され、コレクタ端子が負荷抵抗１３を介して電源１４と接続される。
また、ソース接地ＦＥＴ１５をバイポーラトランジスタ（エミッタ接地バイポーラトランジスタ）に置き換える場合、そのエミッタ接地バイポーラトランジスタは、入力端子１から入力された高周波単相信号がベース端子に入力され、コレクタ端子が負荷抵抗１６を介して電源１４と接続される。
この場合、ベース接地バイポーラトランジスタ及びエミッタ接地バイポーラトランジスタのコレクタ端子から差動信号が出力信号切替部４に出力される。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 入力端子、２ アクティブバラン、３ 制御端子、４ 出力信号切替部、５ 出力端子、１１ バイアス端子、１２ ゲート接地ＦＥＴ、１３ 負荷抵抗（第１の抵抗）、１４ 電源、１５ ソース接地ＦＥＴ、１６ 負荷抵抗（第２の抵抗）、１７ バイアス抵抗、１８ ＤＣカット用キャパシタ、２１ カスコードカレントミラー回路、２２，２３，２４ バイアス用ＦＥＴ、２５ バイアス抵抗、３１〜３５ 抵抗、１０１，１０２，１０３，１０４ スイッチング用ＦＥＴ、１０５，１０６，１０７ インダクタ、１０８，１０９，１１０ キャパシタ、１１１ インバータ、１１２ 入力端子、１１３ 出力端子、１１４ 制御端子。

Claims (6)

1. 単相の入力信号を位相差が１８０度の差動信号に変換するアクティブバランと、
   前記アクティブバランにより変換された差動信号のうち、いずれか一方の信号を制御信号にしたがって出力する出力信号切替部と
   を備えた１８０度移相器。
2. 前記アクティブバランは、
   前記単相の入力信号がソース端子に入力され、バイアス電圧がゲート端子に印加され、ドレイン端子が第１の抵抗を介して電源と接続されているゲート接地ＦＥＴと、
   前記単相の入力信号がゲート端子に入力され、ドレイン端子が第２の抵抗を介して前記電源と接続されているソース接地ＦＥＴとを備えており、
   前記ゲート接地ＦＥＴ及び前記ソース接地ＦＥＴのドレイン端子から差動信号が前記出力信号切替部に出力されることを特徴とする請求項１記載の１８０度移相器。
3. 前記ゲート接地ＦＥＴと前記ソース接地ＦＥＴとのサイズ比が１対Ｎ（Ｎは１以上の整数）で、前記第１の抵抗と前記第２の抵抗との抵抗比がＮ対１であることを特徴とする請求項２記載の１８０度移相器。
4. 前記ゲート接地ＦＥＴと複数のバイアス用ＦＥＴからカスコードカレントミラー回路が構成されており、
   前記カスコードカレントミラー回路は、バイアス電圧を前記ゲート接地ＦＥＴ及び前記ソース接地ＦＥＴのゲート端子に印加することを特徴とする請求項２または請求項３記載の１８０度移相器。
5. 前記ゲート接地ＦＥＴ及び前記ソース接地ＦＥＴのソース端子に抵抗がそれぞれ接続されており、前記ゲート接地ＦＥＴのソース端子に接続されている抵抗の値が調整されることで、入力整合が行われることを特徴とする請求項２から請求項４のうちのいずれか１項記載の１８０度移相器。
6. 前記アクティブバランは、
   前記単相の入力信号がエミッタ端子に入力され、バイアス電圧がベース端子に印加され、コレクタ端子が第１の抵抗を介して電源と接続されているベース接地バイポーラトランジスタと、
   前記単相の入力信号がベース端子に入力され、コレクタ端子が第２の抵抗を介して前記電源と接続されているエミッタ接地バイポーラトランジスタとを備えており、
   前記ベース接地バイポーラトランジスタ及び前記エミッタ接地バイポーラトランジスタのコレクタ端子から差動信号が前記出力信号切替部に出力されることを特徴とする請求項１記載の１８０度移相器。

Images