JP2015049731A - 画像形成装置、画像形成装置の制御方法、及びプログラム - Google Patents

画像形成装置、画像形成装置の制御方法、及びプログラム Download PDF

Info

Publication number
JP2015049731A
JP2015049731A JP2013181349A JP2013181349A JP2015049731A JP 2015049731 A JP2015049731 A JP 2015049731A JP 2013181349 A JP2013181349 A JP 2013181349A JP 2013181349 A JP2013181349 A JP 2013181349A JP 2015049731 A JP2015049731 A JP 2015049731A
Authority
JP
Japan
Prior art keywords
cpu
forming apparatus
image forming
board
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013181349A
Other languages
English (en)
Other versions
JP6218510B2 (ja
JP2015049731A5 (ja
Inventor
保 高谷
Tamotsu Takatani
保 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013181349A priority Critical patent/JP6218510B2/ja
Priority to US14/468,207 priority patent/US9349084B2/en
Publication of JP2015049731A publication Critical patent/JP2015049731A/ja
Publication of JP2015049731A5 publication Critical patent/JP2015049731A5/ja
Application granted granted Critical
Publication of JP6218510B2 publication Critical patent/JP6218510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/40Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
    • G06K15/408Handling exceptions, e.g. faults
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/50Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
    • G03G15/5016User-machine interface; Display panels; Control console
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/55Self-diagnostics; Malfunction or lifetime display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/40Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32561Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
    • H04N1/32571Details of system components
    • H04N1/32587Controller
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32561Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
    • H04N1/32593Using a plurality of controllers, e.g. for controlling different interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Facsimiles In General (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】メインボードがサブボードのデータ処理が正常でない状態に遷移したことを確実に認知して、サブボードを含むシステム全体の再起動処理を開始できる仕組みを提供する。
【解決手段】第1のCPUを備えるメインボードと、第2のCPUを備えるサブボードとが通信して画像処理を制御する画像形成装置において、監視手段は第2のCPUが実行する処理が正常かどうかを監視する。第2のCPUが実行する処理が正常でないと判断した場合、第1のCPUに割込要求を行う。割込要求に従い、第1のCPUがサブボードをリセットし、システム全体の再起動処理を開始する。
【選択図】図2

Description

本発明は、画像形成装置、画像形成装置の制御方法、及びプログラムに関するものである。
メイン、サブのそれぞれのボードにCPUを搭載する画像形成装置において、サブ側はリアルタイム制を要求されるデバイス制御、画像処理などを行う。サブ側で制御を行うデバイスにはプリンタ、スキャナ、FAX等があげられる。デバイス制御中にサブ側のソフトに動作不具合が生じた場合、デバイスの制御が意図したタイミングで行えなくなる。
デバイスの動作中に制御不能な状態となった場合に、直ちにデバイスを止める必要がある。デバイスを停止するため、サブ側に搭載されるウォッチドッグタイマの機能を用いる。ウォッチドッグタイマはソフトから定められた時間内に定期的にクリアを行う。ソフトに不具合が生じた際にこのクリア動作ができなくなり、定められた時間を経過するとハードウェアにリセットが入る。リセットが入ることにより、デバイス制御用のモジュールがリセット状態となり、デバイス動作を停止させることができる。
このようにメイン、サブから成るマルチCPUシステムにおいて、サブ側のCPUの暴走を検知した際に自動リブートする技術が開示されている(特許文献1参照)。
特開平4−33138号公報
しかしながら、ウォッチドッグタイマを用いてサブ側をリセット状態とした際に、メイン側はサブ側が存在しなくなったように見え、エラー状態となってしまう。このような場合において、メイン側では予想できないサブ側のソフト不具合なので事前通知をサブ側から受け取ることもできず、適切な処理を実行できない等の課題があった。
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、メインボードがサブボードのデータ処理が正常でない状態に遷移したことを確実に認知して、サブボードを含むシステム全体の再起動処理を開始できる仕組みを提供することである。
上記目的を達成する本発明の画像形成装置は以下に示す構成を備える。
第1のCPUを備える第1のボードと、第2のCPUを備える第2のボードとが通信して画像処理を制御する画像形成装置であって、前記第2のCPUが実行する処理が正常かどうかを監視する監視手段と、前記監視手段が前記第2のCPUが実行する処理が正常でないと判断した場合、前記第1のCPUに割込要求を行う要求手段と、を備え、前記要求手段からの割込要求に従い、前記第1のCPUが前記第2のボードをリセットすることを特徴とする。
本発明によれば、メインボードがサブボードのデータ処理が正常でない状態に遷移したことを確実に認知して、サブボードを含むシステム全体の再起動処理を開始できる。
画像形成装置の構成を説明する図である。 画像形成装置の制御方法を説明するフローチャートである。 図1に示した操作部に表示されるUI画面の一例を示す図である。
次に本発明を実施するための最良の形態について図面を参照して説明する。
<システム構成の説明>
〔第1実施形態〕
図1は、本実施形態を示す画像形成装置の構成を説明する図である。本例は、メインボード100とサブボード120とが通信して画像形成処理を行うデバイスを制御する画像形成装置の例である。なお、本画像形成装置は、プリント機能、スキャナ機能、コピー機能、センド機能等を行うMFP(Multi Function Printer)の例を示す。
図1において、100はメインボードで、いわゆる汎用的なCPUシステムで構成される。101はCPUで、メインボード100全体を制御する。102はLANコントローラで、外部機器とネットワークを通して通信を行う。103はメモリで、CPU101がワークメモリとして使用する。104はバスコントローラで、外部バスとのブリッジ機能を持つ。105は不揮発性メモリで、電源断された場合でも画像形成装置において設定された各種の情報を記憶している。110はリアルタイムクロック(RTC)で、電源が切られても電池で時間を保持し続ける。
106はディスクコントローラで、ストレージ装置への読込み、書き込みを制御する。107はフラッシュディスク(SSD等)で、半導体デバイスで構成された比較的小容量なストレージ装置である。108はUSBコントローラで、USBとのデータアクセスを制御する。
メインボード100には外部に、USBメモリ9、操作部5、ハードディスク装置6、が接続される。ハードディスク装置6は記憶装置であればハードディスクである必要は必ずしも無く、不揮発デバイスであればその種を問わない。
サブボード120は、比較的小さな汎用CPUシステムと、画像処理ハードウェアから構成される。
サブボード120において、121はCPUで、サブボード全体を制御する。123はメモリで、CPU121がワークメモリとして使用する。124はバスコントローラで、外部バスとのブリッジ機能をする。125はウォッチドッグタイマ(WDT)で、サブボード120のCPU121がプログラム実行中にタイマアップするかどうかを監視して、タイマアップした場合には、メインボード100へ割込要求を通知する。127は画像処理プロセッサで、メモリ123を利用してプリンタ装置4やスキャナ装置2、FAX装置7に適応した所定の画像処理を行う。126A、126Bはデバイスコントローラで、デバイスコントローラ126Aはプリンタ装置4と接続され、デバイスコントローラ126Bはスキャナ装置2と接続される。
スキャナ装置2とプリンタ装置4はデバイスコントローラ126を介してデジタル画像データの受け渡しを行う。FAX装置7はCPU121が直接制御を行う。
8は電源装置で、メインボード100とサブボード120の電源を給電する。109、128は電力制御部で、それぞれ対応するメインボード100、サブボード120上の電力が必要な各部への給電を管理する。
10は電源スイッチで、ユーザの電源Off、ON操作を受けるもので、電源スイッチが操作されるとCPU101へ割り込みが入る。CPU101は割り込みを検知すると状態に合わせて、電力制御部109を制御する。また、CPU121は、バスコントローラ104、124を介して電源スイッチ10の操作を検知し、電力制御部128を制御する。
なお、図1に示すブロック図において、例えばCPU101、CPU121等にはチップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアが多数含まれているが、説明の粒度的に不必要であるため簡略化している。また、本発明の適用は、図1に示す構成を備える場合にのみ制限されるものではない。
以下、本実施形態を示す画像形成装置におけるコントローラ1の動作について、プリンタ装置4が給紙するシートにスキャナ装置2から読み込む原稿の画像を複写する画像処理時の動作を説明する。
ユーザが操作部5から画像複写を指示すると、CPU101がCPU121を介してスキャナ装置2に画像読み取り命令を送る。スキャナ装置2は紙原稿を光学スキャンしデジタル画像データに変換してデバイスコントローラ126を介して画像処理プロセッサ127に入力する。画像処理プロセッサはCPU121を介してメモリ123にDMA転送を行いデジタル画像データの一時保存を行う。
CPU101は、デジタル画像データがメモリ123に一定量もしくは全て入ったことが確認できると、CPU121を介してプリンタ装置4に画像出力指示を出す。CPU121は画像処理プロセッサ127にメモリ123の画像データの位置(アドレス)を通知する。プリンタ装置4からの同期信号に従ってメモリ123上の画像データは画像処理プロセッサとデバイスコントローラ126を介してプリンタ装置4に送信され、プリンタ装置4にてシートにデジタル画像データが印刷される。なお、プリンタ装置4は、各種のプリント方式があり、電子写真方式やインクジェット方式等のいずれであっても本発明を適用可能である。
ここで、ユーザが操作部5を用いて複数部印刷を行うことを設定している場合、CPU101がメモリ123の画像データをハードディスク装置6に対して保存を行い、2部目以降はスキャナ装置2から画像をもらわずともプリンタ装置4に画像を送ることが可能である。
画像形成装置を構成するコントローラ3のブロックの待機中は、プリント動作、スキャナ動作を伴うジョブをユーザから受け付けるまでプリンタ装置4,スキャナ装置2への給電は停止している。ユーザ操作を受け付け、そのジョブがプリンタ機能を必要とするジョブと判断された際に、電力制御部128の制御の下で、プリンタ装置4への給電が開始され、プリンタ装置4の初期化動作が実行される。初期化が完了するとユーザ操作によって入力されたジョブが実行される。ジョブ終了後、一定時間が経過すると再びコントローラ1は待機状態となり、実行時に給電が開始されたプリンタ装置4、スキャナ装置2への給電が停止される。
図2は、本実施形態を示す画像形成装置の制御方法を説明するフローチャートである。本例は、図1に示した画像形成装置のメインボード100とサブボード120とのデータ処理例である。本図を用いて本発明の具体的な処理の内容について述べる。なお、各Sは、メインボード100については、CPU101がメモリ103にロードされる制御プログラムを実行することで実現される。同様に、サブボード120については、CPU121がメモリ123にロードされる制御プログラムを実行することで実現される。
S201では、CPU101がウォッチドッグタイマ125が、予め規定しているカウント時間を満了しているか判断する。ここで、カウント時間を満了しているとCPU101が判断した場合はS202へ、満了していないとCPU101が判断した場合はS201を繰り返す。なお、サブボード120のCPU121が正常に動作しているときは、ウォッチドッグタイマ125のタイマを定期的にクリアするためカウント時間を満了しない。
一方、サブボード120のCPU121が何らかの要因で正常動作していないときは、ウォッチドッグタイマ(WDT)125のタイマをクリアできないため規定している時間を満了する状態になる。
ここで、通常のWDTであれば、WDT125のタイマが満了した時点で、サブボード120のCPU121のリセットを行う。これにより、メインボード100、サブボード120の構成になっている画像形成装置では、サブボード120からメインボード100側にその旨が事前に通知を行うことができずエラーとなってしまう。
そこで、本実施形態では、S202において、ウォッチドッグタイマ125が、バスコントローラ124、104を介してメインボード100のCPU101へ通知を行う。なお、当該通知の方法はハードウェアによる割り込みが一般的だが形式は問わない。次に、S203では、CPU121がウェイト状態となる。そして、メインボード100側からリセットの通知が入ると(S203)、ウェイト状態から抜けてS207へ進む。
次に、S204では、メインボード100のCPU101が、S202でサブボード120側から送られる割込み要求を受信したかを判断する。ここで、割込み要求を受信しているとCPU101が判断した場合、S205へ進み、受信していなとCPU101が判断した場合、S204を繰り返す。
そして、S205では、メインボード100側のCPU101が、システム全体のエラー検知機能を抑制する。通常、CPU121で動作するソフトに不具合があった場合、その動作をCPU101が検知しエラーとするが、S204以降ではそのようなエラーによる処理を抑制する。エラーの抑制の一例としては、操作部5にエラー表示を行わないことと、内部的にエラー履歴を残さないことにより行う。
次に、S206では、メインボード100側のCPU101が、電力制御部109、128を介して電源供給を停止することでサブボード120をハードリセット状態とするためのリセット指示を出力する。ここで、サブボード120側のCPU121が制御していたデバイスコントローラ126もリセット状態となり、デバイスコントローラ126先に接続するデバイスを停止することができる。そして、S207では、電力制御部128が、サブボード120をリセット状態とする。
これにより、メインボードがサブボードのデータ処理が正常でない状態に遷移したことを確実に認知して、サブボードを含むシステム全体の再起動処理を開始できる。
S208では、メインボード100側のCPU101が、CPU121で動作するソフトに何らかの不具合が生じ、ウォッチドッグタイマ125が満了したことの警告を、不揮発性メモリ105等に確保される領域に登録する。これにより、サービスマンが後ほど、この履歴を参照することによって不具合が発生したことを確認することができる。
そして、S209では、メインボード100側のCPU101がコントローラ1全体を再起動(システムリブート)する。これにより、S210で、サブボード120側のCPU101がS209で行った再起動によってサブボード120も正常に再起動することが可能となる。つまり、メインボード100は、サブボード120がプログラム実行中に暴走するような状態が発生した場合、サブボード120の状態を認識して、サブボード120を安全にリセットさせ、かつ、システム全体として適切な再起動処理を開始できる。
図3は、図1に示した操作部5に表示されるUI画面の一例を示す図である。本例は、図2のフローチャートを実行した際にCPU101が操作部5に表示する画面例である。
図3に示すように、サブボード120側のCPU121上で動作するソフト不具合のため、ユーザは何が起こったのか把握することが難しい。そのため、操作部5にその旨を通知する必要がある。
〔第2実施形態〕
上記実施形態では、図2のS208において、メインボード100側のCPU101がシステム全体を再起動する場合について説明した。これはシステムを正常に戻すための動作で、メインボード100、サブボード120全体を再起動しないとシステムが復旧できないシステムの動作のためである。
しかしながら、サブボード120のみで再起動してシステム全体が復旧する場合は、S204でサブボード120のみを再起動するように制御してもよい。
これにより、サブボード120側において、CPU121が実行した、図2に示したS207の動作は不要とすることも可能となる。
本発明の各工程は、ネットワーク又は各種記憶媒体を介して取得したソフトウエア(プログラム)をパソコン(コンピュータ)等の処理装置(CPU、プロセッサ)にて実行することでも実現できる。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形(各実施形態の有機的な組合せを含む)が可能であり、それらを本発明の範囲から除外するものではない。
100 メインボード
120 サブボード

Claims (8)

  1. 第1のCPUを備える第1のボードと、第2のCPUを備える第2のボードとが通信して画像処理を制御する画像形成装置であって、
    前記第2のCPUが実行する処理が正常かどうかを監視する監視手段と、
    前記監視手段が前記第2のCPUが実行する処理が正常でないと判断した場合、前記第1のCPUに割込要求を行う要求手段と、を備え、
    前記要求手段からの割込要求に従い、前記第1のCPUが前記第2のボードをリセットすることを特徴とする画像形成装置。
  2. 前記第2のボードをリセットした後、前記第1のCPUは前記第1のボードを再起動することを特徴とする請求項1記載の画像形成装置。
  3. 前記第1のボードが再起動することにより、前記第2のボードも再起動することを特徴とする請求項2記載の画像形成装置。
  4. 前記監視手段は、ウォッチドッグタイマであることを特徴とする請求項1記載の画像形成装置。
  5. 前記第1のCPUは、前記第2のCPUへの電源供給を停止してハードリセットすることを特徴とする請求項1記載の画像形成装置。
  6. 前記第1のCPUは、前記第2のCPUが実行する処理が正常でないと判断した場合、システムを停止して画像形成装置を再起動することを操作部に通知することを特徴とする請求項1記載の画像形成装置。
  7. 第1のCPUを備える第1のボードと、第2のCPUを備える第2のボードとが通信して画像処理を制御する画像形成装置の制御方法であって、
    前記第2のCPUが実行する処理が正常かどうかを監視する監視工程と、
    前記監視工程が前記第2のCPUが実行する処理が正常でないと判断した場合、前記第1のCPUに割込要求を行う要求工程と、を備え、
    前記要求工程からの割込要求に従い、前記第1のCPUが前記第2のボードをリセットすることを特徴とする画像形成装置の制御方法。
  8. 請求項7に記載の画像形成装置の制御方法をコンピュータに実行させることを特徴とするプログラム。
JP2013181349A 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム Active JP6218510B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013181349A JP6218510B2 (ja) 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム
US14/468,207 US9349084B2 (en) 2013-09-02 2014-08-25 Image forming apparatus, non-transitory computer-readable storage medium and method for monitoring error in central processing unit and performs resetting process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181349A JP6218510B2 (ja) 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム

Publications (3)

Publication Number Publication Date
JP2015049731A true JP2015049731A (ja) 2015-03-16
JP2015049731A5 JP2015049731A5 (ja) 2016-10-13
JP6218510B2 JP6218510B2 (ja) 2017-10-25

Family

ID=52582825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013181349A Active JP6218510B2 (ja) 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム

Country Status (2)

Country Link
US (1) US9349084B2 (ja)
JP (1) JP6218510B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208453A (ja) * 2015-04-28 2016-12-08 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
US10387260B2 (en) 2015-11-26 2019-08-20 Ricoh Company, Ltd. Reboot system and reboot method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9914059B2 (en) 2014-06-16 2018-03-13 Beat Your Mark Group Limited Virtual league platform of a sport activity
US9948793B2 (en) 2015-04-22 2018-04-17 Kabushiki Kaisha Toshiba Abnormality notification apparatus, image forming apparatus and abnormality notification method
JP6498043B2 (ja) * 2015-05-29 2019-04-10 キヤノン株式会社 電子機器
JP6597417B2 (ja) * 2016-03-09 2019-10-30 株式会社リコー 電子機器、復旧方法およびプログラム
US11109016B2 (en) 2016-03-17 2021-08-31 Semiconductor Components Industries, Llc Methods and apparatus for error detection in an imaging system
JP2021149436A (ja) * 2020-03-18 2021-09-27 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP2022060789A (ja) * 2020-10-05 2022-04-15 株式会社リコー 電子機器、電子機器の制御方法および電子機器の制御プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472242A (en) * 1987-09-14 1989-03-17 Hitachi Ltd Self-diagnosing device for computer for control
JP2001282302A (ja) * 2000-04-03 2001-10-12 Toyota Motor Corp 原動機を用いた移動体の制御装置におけるcpuの異常監視
JP2005219247A (ja) * 2004-02-03 2005-08-18 Ricoh Co Ltd 画像形成装置および自動リブート方法
JP2007058787A (ja) * 2005-08-26 2007-03-08 Canon Inc ブリッジ及びそのエラー通知方法
JP2012155534A (ja) * 2011-01-26 2012-08-16 Canon Inc 電子機器及びその制御方法、並びにプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0433138A (ja) 1990-05-30 1992-02-04 Fujitsu Ltd Cpu暴走監視方式
JP5780769B2 (ja) * 2011-01-26 2015-09-16 キヤノン株式会社 データ処理装置、その制御方法およびプログラム、並びに記憶媒体
JP5793011B2 (ja) * 2011-07-06 2015-10-14 キヤノン株式会社 印刷装置、その制御方法、プログラム、及び記憶媒体
JP2013041458A (ja) * 2011-08-17 2013-02-28 Canon Inc データ処理装置及びその制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472242A (en) * 1987-09-14 1989-03-17 Hitachi Ltd Self-diagnosing device for computer for control
JP2001282302A (ja) * 2000-04-03 2001-10-12 Toyota Motor Corp 原動機を用いた移動体の制御装置におけるcpuの異常監視
JP2005219247A (ja) * 2004-02-03 2005-08-18 Ricoh Co Ltd 画像形成装置および自動リブート方法
JP2007058787A (ja) * 2005-08-26 2007-03-08 Canon Inc ブリッジ及びそのエラー通知方法
JP2012155534A (ja) * 2011-01-26 2012-08-16 Canon Inc 電子機器及びその制御方法、並びにプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208453A (ja) * 2015-04-28 2016-12-08 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
US10387260B2 (en) 2015-11-26 2019-08-20 Ricoh Company, Ltd. Reboot system and reboot method

Also Published As

Publication number Publication date
US9349084B2 (en) 2016-05-24
US20150062614A1 (en) 2015-03-05
JP6218510B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
JP6218510B2 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
US11067932B2 (en) Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium
US8922805B2 (en) Image processing apparatus having updatable firmware, method for controlling image processing apparatus, and program
JP4820271B2 (ja) 画像処理装置及び画像処理方法
JP2015222909A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP6489751B2 (ja) データ処理装置とその制御方法、及びプログラム
US9378441B2 (en) Information processing apparatus, method for controlling the same, and program
JP5939896B2 (ja) 画像形成装置
JP6597417B2 (ja) 電子機器、復旧方法およびプログラム
JP2013041458A (ja) データ処理装置及びその制御方法
JP6160931B2 (ja) 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム
JP2018025943A (ja) 画像形成装置、その制御方法、及びプログラム
US20160165085A1 (en) Information processing apparatus and image forming apparatus
US10228645B2 (en) Image forming apparatus, power control method of image forming apparatus, and storage medium
JP2015123650A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2013035153A (ja) 画像形成装置、画像形成方法、画像形成プログラム
US11330132B2 (en) Information processing apparatus capable of resetting system, method of controlling same, and storage medium
JP7419683B2 (ja) 動作管理装置、動作管理方法、動作管理プログラム及び画像形成装置
JP6459543B2 (ja) 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム
US11754953B2 (en) Image forming apparatus, control method for the image forming apparatus, and a storage medium
JP6398858B2 (ja) 電子機器およびリブートプログラム
US11451684B2 (en) Processor having a plurality of cores and a controller that switches power states based on cores state
JP2024035488A (ja) 画像形成装置、その制御方法及びプログラム
JP2024047696A (ja) 画像形成装置、画像形成装置の制御方法
JP2023160058A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160825

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R151 Written notification of patent or utility model registration

Ref document number: 6218510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151