JP2015049731A5 - 画像処理装置、画像処理装置の制御方法、及びプログラム - Google Patents

画像処理装置、画像処理装置の制御方法、及びプログラム Download PDF

Info

Publication number
JP2015049731A5
JP2015049731A5 JP2013181349A JP2013181349A JP2015049731A5 JP 2015049731 A5 JP2015049731 A5 JP 2015049731A5 JP 2013181349 A JP2013181349 A JP 2013181349A JP 2013181349 A JP2013181349 A JP 2013181349A JP 2015049731 A5 JP2015049731 A5 JP 2015049731A5
Authority
JP
Japan
Prior art keywords
cpu
image processing
board
processing apparatus
notification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013181349A
Other languages
English (en)
Other versions
JP6218510B2 (ja
JP2015049731A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013181349A priority Critical patent/JP6218510B2/ja
Priority claimed from JP2013181349A external-priority patent/JP6218510B2/ja
Priority to US14/468,207 priority patent/US9349084B2/en
Publication of JP2015049731A publication Critical patent/JP2015049731A/ja
Publication of JP2015049731A5 publication Critical patent/JP2015049731A5/ja
Application granted granted Critical
Publication of JP6218510B2 publication Critical patent/JP6218510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上記目的を達成する本発明の画像形成装置は以下に示す構成を備える。
第1のCPUであって、第2のCPUに対して画像処理に関する指示を送信する第1のCPUを備える第1のボードと、前記第1のCPUからの前記指示に従って、スキャナ又はプリンタを用いて画像処理を行う前記第2のCPUを備える第2のボードとが通信して画像処理を制御する画像処理装置であって、前記第2のCPUが正常に動作しているかどうかを監視する監視手段と、前記監視手段が前記第2のCPUが正常に動作していないと判断した場合、前記第2のCPUをリセットせずに、前記第1のCPUに通知を行う通知手段と、前記第1のCPUは、前記通知手段からの通知に従い、前記第2のCPUへの電力供給を停止することにより前記第2のボードをリセットすることを特徴とする。
本発明は、画像処理装置、画像処理装置の制御方法、及びプログラムに関するものである。

Claims (9)

  1. 第1のCPUであって、第2のCPUに対して画像処理に関する指示を送信する第1のCPUを備える第1のボードと、前記第1のCPUからの前記指示に従って、スキャナ又はプリンタを用いて画像処理を行う前記第2のCPUを備える第2のボードとが通信して画像処理を制御する画像処理装置であって、
    前記第2のCPUが正常に動作しているかどうかを監視する監視手段と、
    前記監視手段が前記第2のCPUが正常に動作していないと判断した場合、前記第2のCPUをリセットせずに、前記第1のCPUに通知を行う通知手段と、
    前記第1のCPUは、前記通知手段からの通知に従い、前記第2のCPUへの電力供給を停止することにより前記第2のボードをリセットすることを特徴とする画像処理装置。
  2. 前記第1のCPUは、前記第2のボードをリセットした後、前記第1のボードを再起動することを特徴とする請求項1記載の画像処理装置。
  3. 前記第1のボードが再起動することにより、前記第2のボードも再起動することを特徴とする請求項2記載の画像処理装置。
  4. 前記監視手段は、ウォッチドッグタイマであることを特徴とする請求項1記載の画像処理装置。
  5. 前記第1のCPUは、前記第2のCPUが正常に動作していないと判断した場合、前記画像処理装置を再起動することを表示する表示手段を備えることを特徴とする請求項1記載の画像処理装置。
  6. 前記通知手段は、割り込み要求を前記第1のCPUに送信することを特徴とする請求項1に記載の画像処理装置。
  7. 前記第1のCPUは、前記通知手段による通知を受信したときはエラー処理を抑制し、前記第2のボードをリセットしてから前記第2のCPUに不具合が発生したことを記憶することを特徴とする請求項1記載の画像処理装置。
  8. 第1のCPUであって、第2のCPUに対して画像処理に関する指示を送信する第1のCPUを備える第1のボードと、前記第1のCPUからの前記指示に従って、スキャナ又はプリンタを用いて画像処理を行う前記第2のCPUを備える第2のボードとが通信して画像処理を制御する画像処理装置の制御方法であって、
    前記第2のCPUが正常に動作しているかどうかを監視する監視工程と、
    前記監視工程において前記第2のCPUが正常に動作していないと判断した場合、前記第2のCPUをリセットせずに、前記第1のCPUに通知を行う通知工程と、
    前記第1のCPUは、前記通知工程からの通知に従い、前記第2のCPUへの電力供給を停止することにより前記第2のボードをリセットすることを特徴とする画像処理装置の制御方法。
  9. 請求項8に記載の画像形成装置の制御方法をコンピュータに実行させることを特徴とするプログラム。
JP2013181349A 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム Active JP6218510B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013181349A JP6218510B2 (ja) 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム
US14/468,207 US9349084B2 (en) 2013-09-02 2014-08-25 Image forming apparatus, non-transitory computer-readable storage medium and method for monitoring error in central processing unit and performs resetting process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181349A JP6218510B2 (ja) 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム

Publications (3)

Publication Number Publication Date
JP2015049731A JP2015049731A (ja) 2015-03-16
JP2015049731A5 true JP2015049731A5 (ja) 2016-10-13
JP6218510B2 JP6218510B2 (ja) 2017-10-25

Family

ID=52582825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013181349A Active JP6218510B2 (ja) 2013-09-02 2013-09-02 画像処理装置、画像処理装置の制御方法、及びプログラム

Country Status (2)

Country Link
US (1) US9349084B2 (ja)
JP (1) JP6218510B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9914059B2 (en) 2014-06-16 2018-03-13 Beat Your Mark Group Limited Virtual league platform of a sport activity
US9948793B2 (en) 2015-04-22 2018-04-17 Kabushiki Kaisha Toshiba Abnormality notification apparatus, image forming apparatus and abnormality notification method
JP2016208453A (ja) * 2015-04-28 2016-12-08 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
JP6498043B2 (ja) * 2015-05-29 2019-04-10 キヤノン株式会社 電子機器
US10387260B2 (en) 2015-11-26 2019-08-20 Ricoh Company, Ltd. Reboot system and reboot method
JP6597417B2 (ja) * 2016-03-09 2019-10-30 株式会社リコー 電子機器、復旧方法およびプログラム
US11109016B2 (en) 2016-03-17 2021-08-31 Semiconductor Components Industries, Llc Methods and apparatus for error detection in an imaging system
JP2021149436A (ja) * 2020-03-18 2021-09-27 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP2022060789A (ja) * 2020-10-05 2022-04-15 株式会社リコー 電子機器、電子機器の制御方法および電子機器の制御プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472242A (en) * 1987-09-14 1989-03-17 Hitachi Ltd Self-diagnosing device for computer for control
JPH0433138A (ja) 1990-05-30 1992-02-04 Fujitsu Ltd Cpu暴走監視方式
JP3617407B2 (ja) * 2000-04-03 2005-02-02 トヨタ自動車株式会社 原動機を用いた移動体の制御装置におけるcpuの異常監視
JP4458866B2 (ja) * 2004-02-03 2010-04-28 株式会社リコー 画像形成装置および自動リブート方法
JP4630766B2 (ja) * 2005-08-26 2011-02-09 キヤノン株式会社 プライマリシステムとセカンダリシステムを有するシステム
JP2012155534A (ja) * 2011-01-26 2012-08-16 Canon Inc 電子機器及びその制御方法、並びにプログラム
JP5780769B2 (ja) * 2011-01-26 2015-09-16 キヤノン株式会社 データ処理装置、その制御方法およびプログラム、並びに記憶媒体
JP5793011B2 (ja) * 2011-07-06 2015-10-14 キヤノン株式会社 印刷装置、その制御方法、プログラム、及び記憶媒体
JP2013041458A (ja) * 2011-08-17 2013-02-28 Canon Inc データ処理装置及びその制御方法

Similar Documents

Publication Publication Date Title
JP2015049731A5 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
JP2014147219A5 (ja) 給電装置、給電方法及びプログラム
JP2015176442A5 (ja) 印刷装置及びその制御方法、並びにプログラム
JP2016533567A5 (ja)
JP2012257026A5 (ja)
JP2013159028A5 (ja)
JP2012230490A5 (ja) 情報処理装置、及びその制御方法、並びにプログラム
JP2014201039A5 (ja) 画像形成装置、電源制御システム、電源制御方法、及びプログラム
JP2013137835A5 (ja)
JP2013020606A5 (ja)
JP2015119540A5 (ja) 電力制御システム、電力制御装置、電力制御方法及びプログラム
JP2013183352A5 (ja)
JP2016095417A5 (ja)
JP2014115776A5 (ja)
JP2015030197A5 (ja)
JP2014130451A5 (ja)
JP2012170005A5 (ja)
JP2013242680A5 (ja)
JP2013255197A5 (ja) 画像処理装置、制御方法及びプログラム
JP2014106884A5 (ja)
JP2013168827A5 (ja)
JP2015072671A5 (ja)
JP2013041458A5 (ja) 画像形成装置及びその制御方法、プログラム並びに記憶媒体
JP2010011423A5 (ja)
JP2015104836A5 (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム