JP2015031690A - 高速フェイルメモリデータ取得装置およびその方法 - Google Patents
高速フェイルメモリデータ取得装置およびその方法 Download PDFInfo
- Publication number
- JP2015031690A JP2015031690A JP2014153396A JP2014153396A JP2015031690A JP 2015031690 A JP2015031690 A JP 2015031690A JP 2014153396 A JP2014153396 A JP 2014153396A JP 2014153396 A JP2014153396 A JP 2014153396A JP 2015031690 A JP2015031690 A JP 2015031690A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- pattern
- data
- recording data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】高速フェイルメモリデータ取得装置およびその方法を提供する。
【解決手段】本発明の高速フェイルメモリデータ取得装置は、被測定メモリ(DUT)に記録するためのパターンを発生させ、被測定メモリ(DUT)から記録されたDUT記録データを受信するパターン発生器(1)と、パターン発生器(1)から印加を受けたDUT記録データおよび該DUT記録データに対応するように既に発生したパターンを不良分析器(3)へ伝送するデータ伝送装置(2)と、データ伝送装置(2)から受信したDUT記録データおよび該DUT記録データに対応するように既に発生したパターンを分析して不良分析情報を生成する不良分析器(3)と、を備えている。
【選択図】図2
Description
この際、不良データの分析では、 正確な不良分析および復旧過程の情報を知るためには単にデータの一致/不一致だけでなく、該当メモリの不良アドレス情報およびデータを知らなければならない。
すなわち、不良を分析するためには、パターン発生器1のパターン発生を終了した後に接近が可能である。よって、パターン発生器1のパターンプログラム終了後の不良分析作業が行われることになり、パターン発生器1のパターン遂行時間および不良分析時間が最終不良分析時間となる。
この際、データ伝送装置2は、FIFO(First In First Out)制御に基づいて、パターン発生器1から印加を受けた被測定メモリ(DUT)に記録するためのパターン、および該パターンに対応して記録されたDUT記録データを順序通り不良分析器3側へ伝送する。
この際、不良分析器3は、PCのハードディスクの形態をとり、従来のFM(フェイルメモリ:Fail Memory)に比べて高容量のデータ格納装置から構成される。
まず、パターン発生器1が、被測定メモリ(DUT)に記録するためのパターンを発生させ、被測定メモリ(DUT)から記録されたDUT記録データを受信する(S10)。
次いで、データ伝送装置2が、パターン発生器1から印加を受けたDUT記録データおよび該DUT記録データに対応するように既に発生したパターンを不良分析器3へ伝送する(S20)。
また、不良分析器3が、データ伝送装置2から受信したDUT記録データおよび該DUT記録データに対応するように既に発生したパターンを分析し、不良分析情報を生成する(S30)。
S20段階の後、不良分析器3が、データ伝送装置2から受信したパターン発生器1のパターンと、被測定メモリ(DUT)のDUT記録データとを比較して一致するか否かを判断する(S31)。
S31段階で判断した結果、パターン発生器1のパターンとDUT記録データとが一致しない場合、不良分析器3が、一致しないDUT記録データおよび該DUT記録データに対応するメモリ不良アドレスを抽出して不良情報を生成する(S32)。
1 パターン発生器
2 データ伝送装置
3 不良分析器
Claims (6)
- フェイルメモリデータ取得装置において、
被測定メモリ(DUT)に記録するためのパターンを発生させ、前記被測定メモリから記録されたDUT記録データを受信するパターン発生器と、
前記パターン発生器から印加を受けたDUT記録データ、および該DUT記録データに対応するように既に発生したパターンを不良分析器へ伝送するデータ伝送装置と、
前記データ伝送装置から受信したDUT記録データ、および該DUT記録データに対応するように既に発生したパターンを分析して不良分析情報を生成する不良分析器と、を備えていることを特徴とする、高速フェイルメモリデータ取得装置。 - 前記パターン発生器が、
前記被測定メモリ(DUT)に記録するためのパターンを発生させて前記被測定メモリへ伝送し、
前記被測定メモリ(DUT)から記録されたDUT記録データを受信し、既に発生させたパターンと共に前記データ伝送装置へ印加することを特徴とする、請求項1に記載の高速フェイルメモリデータ取得装置。 - 前記データ伝送装置は、
前記パターン発生器から前記被測定メモリに記録するためのパターン、および該パターンに対応して記録されたDUT記録データの印加を受けて前記不良分析器へ伝送し、
FIFO(First In First Out)制御に基づいて、前記パターン発生器から印加を受けた前記被測定メモリに記録するためのパターン、および該パターンに対応して記録されたDUT記録データを順序通り前記不良分析器側へ伝送することを特徴とする、請求項1に記載の高速フェイルメモリデータ取得装置。 - 前記不良分析器が、
前記データ伝送装置から受信した前記パターン発生器のパターンと、前記被測定メモリ(DUT)のDUT記録データとを比較して一致するか否かを判断し、
前記パターン発生器のパターンと前記DUT記録データとが一致しない場合、一致しないDUT記録データおよび該DUT記録データに対応するメモリ不良アドレスを抽出して不良情報を生成することを特徴とする、請求項1に記載の高速フェイルメモリデータ取得装置。 - フェイルメモリデータ取得方法において、
(a)パターン発生器が、被測定メモリに記録するためのパターンを発生させ、前記被測定メモリ(DUT)から記録されたDUT記録データを受信する段階と、
(b)データ伝送装置が、前記パターン発生器から印加を受けたDUT記録データおよび該DUT記録データに対応するように既に発生したパターンを不良分析器へ伝送する段階と、
(c)前記不良分析器が、前記データ伝送装置から受信したDUT記録データおよび該DUT記録データに対応するように既に発生したパターンを分析し、不良分析情報を生成する段階と、を備えていることを特徴とする、高速フェイルメモリデータ取得方法。 - 前記(c)段階は、
(c−1)前記不良分析器が、前記データ伝送装置から受信した前記パターン発生器のパターンと前記被測定メモリ(DUT)のDUT記録データとを比較して一致するか否かを判断する段階と、
(c−2)前記(c−1)段階で判断した結果、前記パターン発生器のパターンと前記DUT記録データとが一致しない場合、前記不良分析器が、一致しないDUT記録データおよび該DUT記録データに対応するメモリ不良アドレスを抽出して不良情報を生成する段階と、を含むことを特徴とする、請求項5に記載の高速フェイルメモリデータ取得方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130090906A KR101530587B1 (ko) | 2013-07-31 | 2013-07-31 | 고속 Fail Memory 데이터 취득 장치 및 그 방법 |
KR10-2013-0090906 | 2013-07-31 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016108477A Division JP2016164577A (ja) | 2013-07-31 | 2016-05-31 | 高速フェイルメモリデータ取得装置およびその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015031690A true JP2015031690A (ja) | 2015-02-16 |
Family
ID=52428820
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014153396A Pending JP2015031690A (ja) | 2013-07-31 | 2014-07-29 | 高速フェイルメモリデータ取得装置およびその方法 |
JP2016108477A Pending JP2016164577A (ja) | 2013-07-31 | 2016-05-31 | 高速フェイルメモリデータ取得装置およびその方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016108477A Pending JP2016164577A (ja) | 2013-07-31 | 2016-05-31 | 高速フェイルメモリデータ取得装置およびその方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9312030B2 (ja) |
JP (2) | JP2015031690A (ja) |
KR (1) | KR101530587B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101522292B1 (ko) * | 2013-07-31 | 2015-05-21 | 주식회사 유니테스트 | 메모리 테스트 동시 판정 시스템 |
KR102013643B1 (ko) * | 2018-04-13 | 2019-10-21 | 주식회사 엑시콘 | 고속 번인 테스트 장치 및 방법 |
CN109346119B (zh) * | 2018-08-30 | 2021-07-23 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试核心板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63265181A (ja) * | 1987-04-22 | 1988-11-01 | Nec Corp | フアンクシヨンテスタ |
JPH05144295A (ja) * | 1991-11-25 | 1993-06-11 | Ando Electric Co Ltd | メモリ試験装置 |
JPH07147100A (ja) * | 1993-11-22 | 1995-06-06 | Ando Electric Co Ltd | 不良判定データ書き込み装置 |
JP2005010095A (ja) * | 2003-06-20 | 2005-01-13 | Advantest Corp | 半導体試験装置 |
US20080034265A1 (en) * | 2006-08-01 | 2008-02-07 | Unitest Inc. | Tester For Testing Semiconductor Device |
JP2010061777A (ja) * | 2008-09-08 | 2010-03-18 | Yokogawa Electric Corp | メモリテスト装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0503545B1 (en) * | 1991-03-08 | 1997-06-11 | Matsushita Electric Industrial Co., Ltd. | Data transfer device |
GB0026849D0 (en) * | 2000-11-03 | 2000-12-20 | Acuid Corp Ltd | DDR SDRAM memory test system with fault strobe synchronization |
JP4241157B2 (ja) * | 2003-04-16 | 2009-03-18 | 株式会社アドバンテスト | 試験装置 |
KR100540506B1 (ko) | 2004-08-03 | 2006-01-11 | 주식회사 유니테스트 | 메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를이용한 메모리 테스터 |
TWI252397B (en) * | 2004-09-17 | 2006-04-01 | Ind Tech Res Inst | Method and apparatus of built-in self-diagnosis and repair in a memory with syndrome identification |
JP5194067B2 (ja) * | 2010-07-08 | 2013-05-08 | アンリツ株式会社 | 誤り率測定装置及び誤り率測定方法 |
-
2013
- 2013-07-31 KR KR1020130090906A patent/KR101530587B1/ko active IP Right Grant
-
2014
- 2014-07-29 JP JP2014153396A patent/JP2015031690A/ja active Pending
- 2014-07-30 US US14/446,462 patent/US9312030B2/en active Active
-
2016
- 2016-05-31 JP JP2016108477A patent/JP2016164577A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63265181A (ja) * | 1987-04-22 | 1988-11-01 | Nec Corp | フアンクシヨンテスタ |
JPH05144295A (ja) * | 1991-11-25 | 1993-06-11 | Ando Electric Co Ltd | メモリ試験装置 |
US5291449A (en) * | 1991-11-25 | 1994-03-01 | Ando Electric Co., Ltd. | IC memory testing apparatus |
JPH07147100A (ja) * | 1993-11-22 | 1995-06-06 | Ando Electric Co Ltd | 不良判定データ書き込み装置 |
JP2005010095A (ja) * | 2003-06-20 | 2005-01-13 | Advantest Corp | 半導体試験装置 |
US20080034265A1 (en) * | 2006-08-01 | 2008-02-07 | Unitest Inc. | Tester For Testing Semiconductor Device |
JP2010061777A (ja) * | 2008-09-08 | 2010-03-18 | Yokogawa Electric Corp | メモリテスト装置 |
Also Published As
Publication number | Publication date |
---|---|
KR101530587B1 (ko) | 2015-06-23 |
KR20150015189A (ko) | 2015-02-10 |
JP2016164577A (ja) | 2016-09-08 |
US9312030B2 (en) | 2016-04-12 |
US20150039951A1 (en) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016106605A1 (zh) | 一种fpga功能模块仿真验证方法及其系统 | |
US8996928B2 (en) | Devices for indicating a physical layer error | |
US9384117B2 (en) | Machine and methods for evaluating failing software programs | |
US8412991B2 (en) | Scan chain fault diagnosis | |
JP6387182B2 (ja) | 情報処理方法、装置及びコンピュータ記憶媒体 | |
US9946638B1 (en) | System and method for end to end performance response time measurement based on graphic recognition | |
CN110196801B (zh) | 一种基于代码覆盖率的测试方法及装置 | |
JP2016164577A (ja) | 高速フェイルメモリデータ取得装置およびその方法 | |
US20220253375A1 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
KR101976629B1 (ko) | 커미트 민감도 테스트들 | |
KR101421909B1 (ko) | 기준 스캔 체인 테스트 데이터를 생성하는 테스트 장치 및 테스트 시스템 | |
CN109901962B (zh) | 一种Linux下AEP内存的同步混合压力测试方法及系统 | |
US8341579B2 (en) | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits | |
CN107273296A (zh) | 一种软件的测试方法及测试装置 | |
US10481969B2 (en) | Configurable system wide tests | |
CN109634842A (zh) | 基于qt应用程序的测试方法和系统 | |
Grinevich et al. | Formal methods in industrial software standards enforcement | |
Karnane et al. | Automating root-cause analysis to reduce time to find bugs by up to 50% | |
CN105701002A (zh) | 一种基于测试的执行路径的记录方法和装置 | |
US8656235B2 (en) | Verifying and detecting boundary scan cells to input/output mapping | |
Hwang et al. | Black-box testing tool of railwaysignalling system software with a focus on user convenience | |
JP2024000999A (ja) | 試験測定システム及び方法 | |
Zhang et al. | Optimization and selection of diagnosis-oriented fault-insertion points for system test | |
Parvathi et al. | AN ADAPTIVE BASED TESTING FOR SOFTWARE RELIABILITY USING RELAI | |
Venhoek | Building the Trigger Partition Testbed |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160209 |