JP2015028668A - 高密度opc - Google Patents

高密度opc Download PDF

Info

Publication number
JP2015028668A
JP2015028668A JP2014228022A JP2014228022A JP2015028668A JP 2015028668 A JP2015028668 A JP 2015028668A JP 2014228022 A JP2014228022 A JP 2014228022A JP 2014228022 A JP2014228022 A JP 2014228022A JP 2015028668 A JP2015028668 A JP 2015028668A
Authority
JP
Japan
Prior art keywords
contour curve
edge segment
item
layout
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014228022A
Other languages
English (en)
Inventor
ビー. コブ ニコラス
B Cobb Nicholas
ビー. コブ ニコラス
ドゥダー ドラゴス
Duda Dragos
ドゥダー ドラゴス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mentor Graphics Corp
Original Assignee
Mentor Graphics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mentor Graphics Corp filed Critical Mentor Graphics Corp
Publication of JP2015028668A publication Critical patent/JP2015028668A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Image Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】レイアウト設計に対して、光学補正およびプロセス補正(OPC)または他の解像度向上技術を行うために、プロセス条件を計算する方法を提供すること。
【解決手段】プロセス条件が、実質的に均一なグリッドによって、レイアウトデータベース上において推定される。等高S曲線が、推定されたプロセス条件から作成される。次に、等高曲線は、レイアウト内の形態と比較されて、エッジ配置誤差を決定する。エッジ配置誤差から、形態に対するOPCまたは他の補正が行われ得る。
【選択図】なし

Description

本発明は、フォトリソグラフィプロセスに関し、特に、光学補正およびプロセス補正に関する。
従来のフォトリソグラフィプロセスにおいて、集積回路は、マスクまたはレチクル上にプリントされた形態のパターンを用いてウェアを露光することによって半導体ウェハに作成される。形態のパターンはウェハ上の感光性の化学物質を選択的に露光し、次に、該ウェハは、化学的かつ機械的にさらに処理され、集積回路の層を築き上げる。
マスク上の形態が小さくなれば小さくなるほど、光学的なゆがみが生じ得、それによってウェハ上の露光パターンはマスク上の形態のパターンに一致しなくなる。これを補正するために、準解像度補助形態の追加、移相マスク、ならびに光学補正およびプロセス補正(OPC)などの多数の解像度向上技術が、ウェハ上に画像化されたパターンが、対応する、マスク上の形態のパターンにより忠実に一致するように、画像の忠実度を改善するために利用され得る。
OPCにおいて、マスク形態のエッジがウェハ上のどこにプリントされるかが、推定される。次に、見込まれたプリンティング位置が所望の位置と比較され、エッジ配置誤差(EPE)が決定される。ウェハ上の見込みの誤差に対して事前に補償するために、フォトリソグラフィマスク上のエッジの対応する位置が動かされなければならない場合には、EPEから、決定が行われる。
図1は、半導体ウェハ上に対応する対象を作成するレイアウト設計の単純化された目標の形態10を例示する。形態10は、一般的に、GDS−IIまたはOASISTMのような標準的なレイアウトデータベース言語で、多角形と定義される。形態がウェハ上に作成される方法をシミュレーションするために、形態10がコンピュータプログラムによって解析され、該コンピュータプログラムは、形態の周辺を多数のフラグメンテーションのエンドポイント12で分割する。フラグメンテーションのエンドポイント12は、対応するエッジセグメント14、16、18などを定義し、該エッジセグメント14、16、18は、形態10を定義する多角形の周辺の一部分を表す。次に、シミュレーション部位20が、1つ以上のエッジセグメントに対して定義される。シミュレーション部位20は、画像強度の値または他のプロセスパラメータが計算される多数のポイントを定義する。シミュレーション部位における計算された画像強度から、対応するエッジセグメントに対するEPEが計算される。EPEから、OPCソフトウェアツールは、レイアウト内の1つ以上のエッジセグメントが、ウェハ上のプリンティングの忠実度を改善するために動かされるべきか否かを決定する。1つ以上のエッジセグメントを動かしたあとに、EPEが再計算され、他の調整が反復して行われ得る。全てのEPEが許容可能な誤差の範囲内にあると、補正された形態のパターンが、対応する集積回路を作成する際に使用するフォトリソグラフィマスク上にプリントされる。
図2Aは、レイアウト設計のパターンと対応するシミュレーション部位のパターンとのより現実的な例を例示する。設計形態30のパターンは、エッジセグメントにフラグメント化され、対応するシミュレーション部位32に割り当てられ、該シミュレーション部位32において、対応するエッジセグメントに対するプロセスパラメータが計算される。図2Aに示された例において、個々のシミュレーション部位間の空間は、レイアウト形態によって占められた範囲に対して比較的に大きい。しかしながら、図2Bは、図2Aに示された設計形態40と同じレイアウトを例示しているが、形態が半分のサイズである点で異なる。形態40が図2Aにおける形態と同じ波長の光にさらされた場合には、シミュレーション部位のサイズは、概ね同じままであるべきである。理解され得るように、シミュレーション部位42のパターンは、様々なシミュレーションがレイアウト内の非常に近接したほぼ同じ位置で行われるということを要求する。シミュレーションは、一部の範囲では重なり得るが、他の範囲では存在しないことがあり得、それにより、形態をプリントする方法を推定することが非効率的で時間のかかるプロセスという結果をもたらす。
これらの問題を考慮すると、小さい形態に対する光学補正およびプロセス補正または他の解像度の向上を計算するために、プロセス条件の推定を単純化する方法がある。
上記の問題に対処するために、本発明は、OPCまたは他の解像度向上技術を行う際に使用するプロセス条件を計算する方法である。レイアウト内のプロセス条件が、サンプルポイントの実質的に均一なグリッドを使用して推定される。各グリッドポイントにおいて行われるシミュレーションから、一定の値を有するプロセスパラメータの等高線が計算される。等高線から、レイアウト設計のエッジセグメントに対するエッジ配置誤差の推定が演算され、OPC補正または他の解像度の向上が行われ得る。
例えば、本発明は以下の項目を提供する。
(項目1)
フォトリソグラフィプロセスにより作成される形態におけるプリンティングのゆがみを補正する方法であって、
レイアウト設計範囲に対応する形態のパターンを受信することと、
1つ以上の形態を多数のエッジセグメントにフラグメント化することと、
該レイアウト設計の該範囲の少なくとも一部分において実質的に均一なパターンのサンプリングポイントでプロセス条件を推定することと、
該推定されたプロセス条件から決定されたポイントの等高曲線を演算することと、
該形態と該等高曲線を比較することと、
フォトリソグラフィのプリンティングのゆがみに対して該形態を補正するために、該等高曲線と該形態との比較を使用することと
を包含する、方法。
(項目2)
前記プロセス条件は、画像の強度である、項目1に記載の方法。
(項目3)
前記プロセス条件は、画像のコントラストである、項目1に記載の方法。
(項目4)
前記プロセス条件は、画像の傾斜である、項目1に記載の方法。
(項目5)
前記等高曲線は、実質的に同一の推定されたプロセス条件を有する、項目1に記載の方法。
(項目6)
前記等高曲線と前記形態とは、形態のエッジセグメントと等高曲線との間の距離を決定することによって比較される、項目1に記載の方法。
(項目7)
距離は、前記エッジセグメントと前記等高曲線との間の複数のポイントにおいて測定される、項目6に記載の方法。
(項目8)
前記複数の決定された距離の測定から、前記エッジセグメントのエッジ配置誤差を決定することをさらに包含する、項目7に記載の方法。
(項目9)
前記複数の決定された距離の測定の最大距離から、前記エッジセグメントのエッジ配置誤差を決定することをさらに包含する、項目8に記載の方法。
(項目10)
前記複数の決定された距離の測定の最小距離から、エッジ配置誤差を決定することをさらに包含する、項目8に記載の方法。
(項目11)
前記複数の決定された距離の測定の関数から、エッジ配置誤差を決定することをさらに包含する、項目8に記載の方法。
(項目12)
前記関数は、代表である、項目11に記載の方法。
(項目13)
前記関数は、前記複数の距離の平均である、項目11に記載の方法。
(項目14)
高密度である前記レイアウト設計の範囲内で、均一なパターンのサンプルポイントの密度を増加させることをさらに包含する、項目1に記載の方法。
(項目15)
前記レイアウト設計で作成される回路を動作する上で重要な範囲内で、均一なパターンのサンプルポイントの密度を増加させることをさらに包含する、項目1に記載の方法。
(項目16)
前記実質的に均一なパターンのサンプリングポイントは、前記フォトリソグラフィプロセスのナイキスト周波数の関数である間隔を有する、項目1に記載の方法。
(項目17)
前記等高曲線とエッジセグメントとの間の距離は、前記フォトリソグラフィプロセスの前記ナイキスト周波数に対応する間隔を有する該エッジセグメント上の多数の位置において決定される、項目1に記載の方法。
(項目18)
形態と等高曲線とが比較されない該形態内の1つ以上の範囲を決定することをさらに包含する、項目1に記載の方法。
(項目19)
等高曲線と比較されない形態内の前記範囲は、
該等高曲線に対する正接線と形態のエッジセグメントの方向との間の角度を決定することと、
該角度が最大の角度を上回る場合には、該等高曲線と形態の該エッジセグメントとを比較しないことと
によって決定される、項目18に記載の方法。
(項目20)
前記フォトリソグラフィのプリンティングのゆがみに対して該形態を補正するために、製造することが現実的であるように形態の範囲を再定義し、等高曲線と該再定義された範囲とを比較することをさらに包含する、項目6に記載の方法。
(項目21)
レイアウト設計の範囲に対応する形態のパターンを受信することと、
1つ以上の形態を多数のエッジセグメントにフラグメント化することと、
該レイアウト設計の該範囲内の実質的に均一なパターンのサンプリングポイントにおけるプロセス条件を推定することと、
該推定されたプロセス条件から決定されたポイントの等高曲線を演算することと、
該形態と該等高曲線を比較することと、
フォトリソグラフィのプリンティングのゆがみに対して該形態を補正するために、該等高曲線と該形態との比較を使用することと
によって、コンピュータによって実行されたときに、フォトリソグラフィプロセスを介して作成される形態内のプリンティングのゆがみを補正する方法をコンピュータに行わせる、一連の命令を含むコンピュータで読み取り可能なメディア。
(項目22)
フォトリソグラフィプロセスにより作成される形態内のプリンティングのゆがみを補正する方法であって、
レイアウト設計の範囲に対応する形態のパターンを受信することと、
遠隔に位置されるコンピュータに該形態のパターンを送信することであって、該遠隔に位置されるコンピュータは、
1つ以上の形態を多数のエッジセグメントにフラグメント化する行為と、
該レイアウト設計の該範囲内の実質的に均一なパターンのサンプリングポイントにおけるプロセス条件を推定する行為と、
該推定されたプロセス条件から決定されたポイントの等高曲線を演算する行為と、
該形態と該等高曲線を比較することと、
フォトリソグラフィのプリンティングのゆがみに対して該形態を補正するために、該等高曲線と該形態との比較を使用する行為と
を行う、ことと
を包含する、方法。
図1は、エッジセグメントの範囲内のプロセス条件を計算する従来の技術の単純化された例示である。 図2Aは、90ナノメートルのレイアウトにおけるプロセス条件を計算する従来の方法を例示する。 図2Bは、図2Aに示されたシミュレーション技術が45ナノメートルのレイアウトに適用されたときに生じる問題を例示する。 図3Aは、本発明の一実施形態に従って、プロセス条件を計算する技術を例示する。 図3Bは、エッジセグメントのエッジ配置誤差が、本発明の実施形態に従って決定される方法を例示する。 図3Cは、エッジセグメントのエッジ配置誤差が、本発明の実施形態に従って計算される方法のさらなる詳細を例示する。 図4は、本発明の別の局面に従って、エッジセグメントと等高曲線との間の距離を演算する1つの技術を例示する。 図5は、本発明の別の実施形態に従って、エッジ配置誤差を計算するときに、誤りを回避する技術を例示する。 図6は、本発明の実施形態に従って、エッジ配置誤差を演算する際に、誤りを回避する別の技術を例示する。 図7は、本発明の別の実施形態に従って、エッジ配置誤差を演算する際に、誤りを回避するさらに別の技術を例示する。 図8は、本発明の実施形態に従って、エッジ配置誤差を計算するのに先立ち、目標のレイアウトを変更する技術を例示する。 図9は、本発明の実施形態に従って、エッジ配置誤差の計算を制限する技術を例示する。 図10は、本発明を実装する代表的なコンピュータシステムを例示する。
本発明は添付の図面と共に以下の詳細な記述を参照することによってさらに理解され、本発明の上記の局面および多数の付随する利点が、さらに容易に理解される。
本発明は、半導体ウェハ上に作成される目標の形態レイアウト設計に対する光学補正およびプロセス補正(OPC)または他の解像度向上技術を行うために、プロセス条件を計算する技術である。
図3Aに示されているように、目標の形態レイアウト設計は多数の形態100を含み、該多数の形態100は、半導体ウェア上に作成される回路素子に対応する。一実施形態において、各形態100は、標準的なレイアウトデータベース言語、例えば、GDS−IIまたはOASISTMで多角形として定義される。形態100のパターンが半導体ウェハ上に作成され得る忠実度を改善するために、1つ以上のプロセス条件のシミュレーションが、グリッド110のサンプルポイント112において行われる。グリッド110はレイアウト全体に渡って均一であり得る。あるいは、グリッドは、より少なく形態または回路動作にとって重要ではない形態の領域においては、より幅の広い間隔でサンプルポイント112を有し得る。あるいは、高密度の配置にあるか、または回路動作にとって重要であるそれらの形態は、小さな間隔のサンプルポイントでシミュレーションされ得る。グリッド110におけるサンプルポイント112の間隔は、ユーザによって決定され得るか、または照明波長λ、ソースパターン、開口数NAなどを含むフォトリソグラフィ動作パラメータに従ったルールまたはモデルによって選択され得る。一実施形態において、プロセス条件のサンプリングがフォトリソグラフィプロセスシステムに対するナイキスト周波数の関数であるように選択されたピッチを、サンプルポイント112は有する。例えば、サンプリングは、ナイキスト周波数の1x、2x、3x、4x、1/2x、1/3x、1/4xで生じ得る。
シミュレーションのサンプルポイント112のそれぞれにおいて獲得された結果から、実質的に同じプロセスパラメータ値を有する領域の境界線を定義する等高曲線が演算される。一実施形態において、等高曲線は、サンプルポイントのそれぞれにおいて獲得されたシミュレーション結果から演算され、レイアウトデータベースに多角形として格納される。等高曲線は、グリッドのサンプルポイントにおいて獲得された結果を補間すること、または他の数学手法を使用することによって演算され得る。このような等高はまた、例えば、航空画像に適用される「定数閾値」を使用して生成され得る。等高曲線は、レイアウト内に、同一の演算された画像強度を有する多数のポイントを定義する。しかしながら、等高曲線は、他の演算されたプロセス条件、例えば、コントラスト、画像強度勾配などに対して作成され得るか、または非定数モデル、例えば、可変閾値のレジスト(VTR)モデルを使用して作成され得る。例示的な等高曲線150が図3Bに示されている。等高曲線150の位置は、エッジセグメント上の1つ以上の点において、ウェハ上に作成される形態160の所望の位置と比較される。比較から、形態のエッジセグメントに対するEPEの計算値が決定され、対応するOPC補正または他の解像度向上が行われ得る。
図3Cは、エッジセグメント170と、近くの等高曲線180とを有する形態のさらなる詳細を例示する。示された実施形態において、エッジフラグメンテーションのエンドポイント172および174によって定義されるエッジセグメント170と等高曲線180とは、エッジセグメント170と等高曲線180との間の距離を計算することによって比較される。距離の測定が、ポイント182、184、186、および188において行われる。各測定は、エッジセグメントのその部分に対するEPEを表す。エッジセグメント170と等高曲線180との間の距離におけるポイントの数は、固定され得るか、または可変であり得る。さらに、測定ポイント182〜188の間の間隔Sは、ユーザによって選択され得るか、またはプロセス条件、例えば、照明波長λ、開口数NAなどに従ったルールまたはモデルによって決定され得る。
サンプリング間隔Sは、フォトリソグラフィプロセスシステムのナイキスト周波数の関数であるということが概して好ましい。例えば、レイアウトはナイキスト周波数の2倍でサンプリングされ得る。しかしながら、他の倍数、例えば、2x、3x、4x、1/2x、1/3x、1/4xなどが使用され得る。他のサンプリング間隔がまた、画像化される状態および形態に依存して使用され得、レイアウト全体を通して一定である必要はない。高密度の領域において、高密度のサンプリングが使用され得る。疎領域に対して、疎な間隔が使用され得る。サンプリング間隔は、局所的な密度か、強度、勾配、コントラストなどの画像特性か、形態に対するタグの識別子か、または当業者には公知の他の特質により、選択され得る。
ポイント182〜186において行われる測定から、エッジセグメント170に対する「擬似EPE」または組み合わせEPEが計算される。擬似EPEは、エッジセグメントに対して計算された個々のEPEの平均であり得る。あるいは、擬似EPEは、計算された最大のEPE、計算された最小のEPE、計算された中間のEPE、またはユーザ、ルールもしくはモデルによって定義された別の関数として定義され得る。エッジセグメント170に対する擬似EPEが計算されると、エッジセグメント170に対する補正が、従来のOPCプロセスにおいて使用された方法で計算され得るか、または他の解像度向上技術がエッジセグメントに適用され得る。
一部の例においては、エッジフラグメントと対応する等高曲線との間の距離の演算が、不明確であり得る。図4は、一対の形態190および210を含むレイアウトを例示している。等高曲線200は、概ね形態190を覆って配置されており、等高曲線220は、概ね形態210を覆って配置され得る。形態210は、エッジセグメント212を含み、該エッジセグメント212から、エッジセグメントとその対応する等高曲線との間の距離を測定することが所望される。示されているように、左側方向に伸びて、測定が行われる場合には、等高曲線220の代わりに、等高曲線200に対して測定が行われる。従って、誤った等高曲線に対する測定が行われないということを確実にするように、ステップが取られるべきである。
本発明の一実施形態において、レイアウト内の全ての多角形と等高曲線とが一定の方向を有するように定義される。本発明の一実施形態において、全ての多角形と等高曲線とが時計回りの方向を有するように定義される。つまり、各形態または等高曲線は、レイアウトデータベース内において、一連の頂点として定義される。従って、時計回りの方向で形態または等高曲線の周辺をたどる順序で、形態または等高曲線を定義する頂点は格納される。
エッジセグメントが等高曲線の内側にある場合には、エッジセグメントから外側に描かれた線が、当エッジセグメントと同じ方向に向けられている等高曲線と交差する。図4に描かれている例において、エッジセグメント212から外側に伸びている線215は、エッジセグメント212の方向に対して反対方向に伸びるように定義されている等高曲線200と交差する。従って、等高曲線200は、エッジセグメント212のEPEを決定する上で誤った等高曲線であると考えられる。逆に、線がエッジセグメント212から内側方向に描かれている場合には、エッジセグメント212と同じ方向になるように定義されたポイントにおいて、線は等高曲線220に交差する。従って、このポイントは、エッジセグメント212のEPEを測定する上で正しい等高曲線であると考えられる。形態210はまた、形態210と関連する等高曲線のどの部分とも連携しないエッジセグメント214を含む。つまり、エッジセグメント214から内側方向に行われる測定は、等高曲線220に遭遇しない。本発明の一実施形態において、エッジセグメントからの所定の最大距離の範囲内で、等高曲線に遭遇しなかった場合には、最大のEPEがエッジセグメントに割り当てられる。
図5は、一対の形態240、250を例示する。等高曲線270が、一対の形態240および250の周囲に定義される。形態240はエッジセグメント260を含み、該エッジセグメント260から等高曲線までの距離が決定される。示された例においては、等高曲線270の一部分に交差する前に、エッジセグメント260から外側に伸びる測定が、形態250のエッジセグメントを通過する。エッジセグメント260と等高曲線270上の交差ポイントとは同じ方向に定義されるが、測定が、間にある形態250のエッジセグメントを通過するという事実が、等高曲線270に対する測定が誤りであるということを示す。従って、エッジセグメント260に対して、最大のEPEを適用すること、またはEPEを適用しないことなどのルールが利用され得る。
一部のレイアウト構成において、エッジセグメントと等高曲線との間の距離を測定することが、誤った結果を生じ得る。図6は、エッジセグメント292と等高曲線294とを含む形態290の一部分を例示する。理解され得るように、エッジセグメント292は、等高曲線294の方向に対して概ね垂直な方向に向けられている。エッジセグメント292に対して内側または外側方向に、測定が行われる場合には、等高曲線294に対して概ね平行な方向に、測定が行われ、非常に大きい擬似EPEが演算され得る。本発明の一実施形態において、1つ以上のルールが定義されることにより、近くの等高曲線に対して垂直なエッジセグメントは考慮から排除され得る。本発明の代替の実施形態において、他の測定基準が使用され、誤差が生じ得るエッジセグメント、例えば、エッジセグメント292を識別し得る。例えば、本発明の一実施形態において、当エッジセグメントの方向と等高曲線に対する正接線との間の角度が決定される。角度が、90°またはある他の所定の値に近づく場合には、その位置における測定は省略され得る。
図7は、エッジセグメント312と等高曲線314とを含む形態300の一部分を例示する。エッジセグメント312と一定の等高曲線314との間の測定が、エッジセグメント上の多数のポイント、例えばポイント315および316において行われる。ポイント315において、等高曲線314に対する正接線317とエッジセグメント312に対して平行な線との間との間の角度は、比較的に小さく、擬似EPEが適切に演算され得る。ポイント316において、一定の等高曲線314に対する正接線とエッジセグメント312に対して平行な線との間の角度は90°に近づく。この場合、適切な擬似EPEは、求めることが困難である。従って、本発明の一実施形態において、そのような角度が90°に近づくときには、エッジセグメントと等高曲線との間で、測定は行われない。
本発明の一部の実施形態において、等高曲線に対して測定が行われる形態の定義は、達成可能なフォトリソグラフィの結果に従って変更され得る。図8は、コーナー領域352を有する形態350の一部分を例示する。フォトリソグラフィプロセスを用いて、小さな形態内に完全なコーナーを作成することは、事実上不可能であるので、コーナーと等高曲線360との間で行われたどの測定も、補正することが困難である大きな擬似EPEを示す。従って、例えば、コーナー領域を新たなより達成可能なコーナー領域356に丸めることと、新たに定義されたコーナー領域356と等高曲線360との間で測定を行うこととによって、コーナー領域352は再定義され得る。形態の再定義は、ユーザ定義され得るか、ルールによって定義され得るか、所定のタグを使用して定義され得るか、または形態のレイアウトおよび使用されるプロセスパラメータに従って、モデルを基にしたシミュレーションによって定義され得る。
図9は、擬似EPEを演算する際の誤りを回避する別の技術を例示する。示された例において、形態370は、多数のコーナー領域372を含む。コーナー領域372における誤った測定を引き起こすことを回避するために、それらの領域におけるセグメントは、等高曲線に対する測定が凹状または凸状の領域の範囲内に生じないように識別され、タグ付けされ得る。別の実施形態において、別の「困難」な範囲が識別され得、形態と対応する等高曲線との間の測定は、その領域内では行われ得ない。
図10は、本発明を実行するために有用なコンピュータシステムの一実施形態を例示する。コンピュータ400は、コンピュータで読み取り可能なメディア410上で、または有線またはワイヤレスの通信リンクを介して実行可能な一組の命令を受信する。実行可能な命令は、コンピュータシステム400をレイアウトデータベース412にアクセスさせ、目標のレイアウトを引き出させる。目標のレイアウトは、上に記述されたような一連のOPC補正または他の解像度の向上を演算するために、コンピュータシステム400によって解析される。次に、補正されたレイアウトは、コンピュータで読み取り可能なメディア420上で、または有線またはワイヤレスの通信リンク440を介してのいずれかで、マスク書き込みツール450に送信され、該マスク書き込みツール450は、半導体ウェハ上に集積回路を作成する際に使用する多数のフォトリソグラフィマスクを生成する。あるいは、コンピュータシステム400は、米国内または米国外にあり得る1つ以上の遠隔に位置されるコンピュータ480に、目標のレイアウトの全てまたは一部分を送信し得る。遠隔に位置されるコンピュータ480は、コンピュータシステム400にかまたは直接的にマスク書き込みツール450にかのいずれかで返信する補正されたマスクレイアウトのデータまたはその一部分を生成するように動作し得る。コンピュータシステム400は、スタンドアロンの単一のまたはマルチプロセッサのデバイスであり得るか、またはネットワークに接続されたコンピュータシステムであり得る。一実施形態において、コンピュータシステム400または遠隔に位置されるコンピュータ480は、画像の補正および/または解像度向上の補正の演算を加速するように特に設計されている回路網を含む、ハードウェアの加速基板を提供され得る。
本発明の実施形態が例示されかつ記述されてきたが、本発明の範囲を逸脱することなく、様々な変更が行われ得るということが理解される。例えば、記述された本発明の実施形態は、集積回路に対するレイアウトデータの補正を生成するために使用されるが、本発明は、フォトリソグラフィプロセスによって作成される任意のデバイスに適用可能である。このようなデバイスの例は、限定するものではないが、微小電気機械システム(MEMS)、光結晶、集積光学デバイス、磁気格納のためのヘッドなどを含む。従って、本発明の範囲は、添付の特許請求の範囲およびその均等物から決定されるということが意図されている。
排他的な所有権または特権が請求される本発明の実施形態は、添付の特許請求の範囲のように定義される。

Claims (1)

  1. 明細書に記載の方法。
JP2014228022A 2005-09-27 2014-11-10 高密度opc Pending JP2015028668A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/236,208 US7434199B2 (en) 2005-09-27 2005-09-27 Dense OPC
US11/236,208 2005-09-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012022898A Division JP2012088745A (ja) 2005-09-27 2012-02-06 高密度opc

Publications (1)

Publication Number Publication Date
JP2015028668A true JP2015028668A (ja) 2015-02-12

Family

ID=35695842

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008533315A Pending JP2009510517A (ja) 2005-09-27 2005-10-13 高密度opc
JP2012022898A Withdrawn JP2012088745A (ja) 2005-09-27 2012-02-06 高密度opc
JP2014228022A Pending JP2015028668A (ja) 2005-09-27 2014-11-10 高密度opc

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008533315A Pending JP2009510517A (ja) 2005-09-27 2005-10-13 高密度opc
JP2012022898A Withdrawn JP2012088745A (ja) 2005-09-27 2012-02-06 高密度opc

Country Status (5)

Country Link
US (1) US7434199B2 (ja)
EP (1) EP1929373A1 (ja)
JP (3) JP2009510517A (ja)
TW (1) TWI370956B (ja)
WO (1) WO2007040544A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
WO2005111874A2 (en) 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7240305B2 (en) 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7712068B2 (en) * 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
JP4832201B2 (ja) * 2006-07-24 2011-12-07 大日本スクリーン製造株式会社 基板処理装置
JP4866683B2 (ja) * 2006-08-25 2012-02-01 富士通セミコンダクター株式会社 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
US8056022B2 (en) * 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7966585B2 (en) 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US7739650B2 (en) * 2007-02-09 2010-06-15 Juan Andres Torres Robles Pre-bias optical proximity correction
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7805699B2 (en) * 2007-10-11 2010-09-28 Mentor Graphics Corporation Shape-based photolithographic model calibration
NL2003716A (en) * 2008-11-24 2010-05-26 Brion Tech Inc Harmonic resist model for use in a lithographic apparatus and a device manufacturing method.
US8321818B2 (en) * 2009-06-26 2012-11-27 International Business Machines Corporation Model-based retargeting of layout patterns for sub-wavelength photolithography
US8146026B2 (en) * 2009-11-17 2012-03-27 International Business Machines Corporation Simultaneous photolithographic mask and target optimization
US8230372B2 (en) * 2009-12-03 2012-07-24 International Business Machines Corporation Retargeting for electrical yield enhancement
US8331646B2 (en) * 2009-12-23 2012-12-11 International Business Machines Corporation Optical proximity correction for transistors using harmonic mean of gate length
JP5460479B2 (ja) * 2010-06-21 2014-04-02 株式会社日立ハイテクノロジーズ パターン寸法測定装置及び輪郭線形成装置
US8415077B2 (en) 2010-08-13 2013-04-09 International Business Machines Corporation Simultaneous optical proximity correction and decomposition for double exposure lithography
JP5501161B2 (ja) * 2010-08-31 2014-05-21 株式会社日立ハイテクノロジーズ 画像処理装置、及びコンピュータプログラム
CN102486606B (zh) * 2010-12-03 2013-03-27 中芯国际集成电路制造(上海)有限公司 光刻方法
CN103105726B (zh) * 2011-11-11 2015-04-01 中芯国际集成电路制造(上海)有限公司 布局图形校正方法
US8510687B1 (en) * 2012-03-01 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Error diffusion and grid shift in lithography
US9646220B2 (en) * 2013-11-25 2017-05-09 GlobalFoundries, Inc. Methods and media for averaging contours of wafer feature edges
CN103605265B (zh) * 2013-11-26 2015-11-18 上海宏盾防伪材料有限公司 一种基于矢量曲线路径的象元可变角度的曲线光刻加工系统及光刻方法
US8881070B1 (en) * 2014-02-18 2014-11-04 Mentor Graphics Corporation Optical proximity correction based on edge fragment correlation
CN106483758B (zh) * 2015-09-02 2019-08-20 无锡华润上华科技有限公司 光学邻近效应修正方法和系统
KR102481295B1 (ko) 2015-11-12 2022-12-27 삼성전자주식회사 광 근접 보정을 수행하여 마스크를 제작하는 방법
CN108319113B (zh) * 2018-01-31 2021-01-08 宁波大学 一种玻璃毛细管中加工微结构的变形矫正方法
CN112433441A (zh) * 2019-08-26 2021-03-02 长鑫存储技术有限公司 Opc修正方法及opc修正装置
KR20210028326A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법
CN111367149B (zh) * 2020-04-10 2021-04-20 联合微电子中心有限责任公司 曲线图形光学邻近修正方法
CN112015045B (zh) * 2020-08-31 2023-11-17 东方晶源微电子科技(北京)有限公司 一种掩模优化方法及电子设备

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532650A (en) 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
FR2590376A1 (fr) 1985-11-21 1987-05-22 Dumant Jean Marc Procede de masquage et masque utilise
IL99823A0 (en) 1990-11-16 1992-08-18 Orbot Instr Ltd Optical inspection method and apparatus
JP2531114B2 (ja) 1993-10-29 1996-09-04 日本電気株式会社 光強度分布解析方法
US5646870A (en) 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
US5682323A (en) 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JP3409493B2 (ja) 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3934719B2 (ja) 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5723233A (en) 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
US6269472B1 (en) 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
JP3551660B2 (ja) 1996-10-29 2004-08-11 ソニー株式会社 露光パターンの補正方法および露光パターンの補正装置および露光方法
KR100257710B1 (ko) 1996-12-27 2000-06-01 김영환 리소그라피 공정의 시물레이션 방법
US6016357A (en) 1997-06-16 2000-01-18 International Business Machines Corporation Feedback method to repair phase shift masks
US6370679B1 (en) 1997-09-17 2002-04-09 Numerical Technologies, Inc. Data hierarchy layout correction and verification method and apparatus
US6453452B1 (en) 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6243855B1 (en) 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
US6499003B2 (en) 1998-03-03 2002-12-24 Lsi Logic Corporation Method and apparatus for application of proximity correction with unitary segmentation
US6128067A (en) 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
US6120952A (en) 1998-10-01 2000-09-19 Micron Technology, Inc. Methods of reducing proximity effects in lithographic processes
US6263299B1 (en) 1999-01-19 2001-07-17 Lsi Logic Corporation Geometric aerial image simulation
US6467076B1 (en) 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6301697B1 (en) 1999-04-30 2001-10-09 Nicolas B. Cobb Streamlined IC mask layout optical and process correction through correction reuse
US6249904B1 (en) 1999-04-30 2001-06-19 Nicolas Bailey Cobb Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion
US6187483B1 (en) 1999-05-28 2001-02-13 Advanced Micro Devices, Inc. Mask quality measurements by fourier space analysis
US6317859B1 (en) 1999-06-09 2001-11-13 International Business Machines Corporation Method and system for determining critical area for circuit layouts
US6643616B1 (en) 1999-12-07 2003-11-04 Yuri Granik Integrated device structure prediction based on model curvature
US6792159B1 (en) 1999-12-29 2004-09-14 Ge Medical Systems Global Technology Company, Llc Correction of defective pixels in a detector using temporal gradients
US6665845B1 (en) 2000-02-25 2003-12-16 Sun Microsystems, Inc. System and method for topology based noise estimation of submicron integrated circuit designs
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6792590B1 (en) 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6453457B1 (en) 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US7013439B2 (en) 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
JP4152647B2 (ja) 2002-03-06 2008-09-17 富士通株式会社 近接効果補正方法及びプログラム

Also Published As

Publication number Publication date
US7434199B2 (en) 2008-10-07
EP1929373A1 (en) 2008-06-11
WO2007040544A1 (en) 2007-04-12
JP2009510517A (ja) 2009-03-12
TW200720851A (en) 2007-06-01
TWI370956B (en) 2012-08-21
JP2012088745A (ja) 2012-05-10
US20070074143A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP2015028668A (ja) 高密度opc
US11119401B2 (en) Simulating near field image in optical lithography
JP5680588B2 (ja) 費用関数ベースの同時opc及びsbar最適化のための方法及び装置
JP5960953B2 (ja) 単一のプロセスウィンドウモデルを生成するためのシステム
US9910348B2 (en) Method of simultaneous lithography and etch correction flow
US20100313173A1 (en) Dual Metric OPC
JP5436487B2 (ja) フォトリソグラフィマスクの検出方法
KR20090085651A (ko) 점진적 모델링 정밀도에 의한 인쇄적성 검증
US20210072635A1 (en) Multilayer optical proximity correction (opc) model for opc correction
WO2015023610A1 (en) An edge-based full chip mask topography modeling
US20070111112A1 (en) Systems and methods for fabricating photo masks
US11080458B2 (en) Lithography simulation method
US7805699B2 (en) Shape-based photolithographic model calibration
US20200096876A1 (en) Dose Map Optimization for Mask Making
JP5052625B2 (ja) マスクのレイアウトを設計する方法及びプログラム
TW202022485A (zh) 對微影最佳化之黑塞矩陣及向量之乘積的黑塞自由運算
CN114326288A (zh) 增大光刻工艺窗口的方法、电子设备和存储介质
JP2000214577A (ja) パタ―ン歪検出方法、パタ―ン歪検出装置およびその記録媒体
US20040218831A1 (en) Cell library that can automatically avoid forbidden pitches
US20100082313A1 (en) Optical Lithographic Process Model Calibration
KR100989746B1 (ko) 광학 파라미터와 리스크 함수를 이용한 광학적 근접 보정 검증 방법
CN117311080B (zh) 用于拆分版图图案的方法、设备和介质
US11899358B2 (en) Method for measuring photomasks
KR20240031314A (ko) 소스 마스크 최적화 및 타겟 최적화를 위한 패턴 선택
CN117313648A (zh) 获取opc中雅可比矩阵的方法、实现opc的方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160502