CN103105726B - 布局图形校正方法 - Google Patents

布局图形校正方法 Download PDF

Info

Publication number
CN103105726B
CN103105726B CN201110358302.2A CN201110358302A CN103105726B CN 103105726 B CN103105726 B CN 103105726B CN 201110358302 A CN201110358302 A CN 201110358302A CN 103105726 B CN103105726 B CN 103105726B
Authority
CN
China
Prior art keywords
layout
correction
segmentation
graph
layout graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110358302.2A
Other languages
English (en)
Other versions
CN103105726A (zh
Inventor
王伟斌
王辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110358302.2A priority Critical patent/CN103105726B/zh
Publication of CN103105726A publication Critical patent/CN103105726A/zh
Application granted granted Critical
Publication of CN103105726B publication Critical patent/CN103105726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种布局图形校正方法,包括:提供布局图形;对所述布局图形各边进行第一分割;对第一分割后的分割边进行第一光学邻近校正,得到布局中间图形,所述布局中间图形模拟形成的实际图形与目标图形之间存在预定误差;对所述布局中间图形各边进行第二分割;对第二分割后的分割边进行第二光学邻近校正,得到布局校正图形。本技术方案可以使实际形成的图形的特征尺寸、形状、位置较容易控制。

Description

布局图形校正方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种布局图形校正方法。
背景技术
在半导体制造过程中,光刻工艺处于中心地位,是集成电路生产中最重要的工艺步骤。随着半导体制造技术的发展,特征尺寸越来越小,对光刻工艺技术中分辨率的要求就越来越高。光刻分辨率是指通过光刻机在硅片表面能曝光的最小特征尺寸(critical dimension,CD),是光刻技术中重要的性能指标之一。
为了实现微小的CD,必须使光掩模版上更加精细的图像聚焦在光刻胶上,并且必须增强光刻分辨率,以制造接近光掩模版工艺中光刻分辨率极限的半导体器件。分辨率增强技术包括利用短波长光源、相移掩模方法、利用轴外照射(OAI,Off-Axis Illumination)的方法等。理论上讲,在利用OAI的情况下,分辨率大约比利用传统照射时的分辨率高约1.5倍,并且能够增强聚焦深度(DOF,depth of focus)。通过OAI技术,由光学系统印制在半导体衬底上的器件的CD的最小空间周期可以被进一步缩短,但是会产生光学邻近效应(OPE,Optical Proximity Effect)。
为了消除光学邻近效应的影响,实际的光掩膜版上的图形与所希望得到的光刻图形并不相同,光掩膜版上的图形经过光学邻近校正(OPC,OpticalProximity Correction)处理。此外随着特征尺寸进入90nm以及更小范围,掩膜版上的图形的线宽甚至只有光波长的1/3,除上述必要的光学邻近校正处理以外,通常还需要在曝光图形的周围辅以设置次分辨率辅助图形(SRAF,Sub-resolution assistant feature)。这些次分辨率辅助图形仅设置于光刻掩膜版上,在实际曝光后其图形并不会转移至半导体器件,仅仅起到增加邻近曝光图形的聚焦深度,提高曝光精确度的作用。
图1~图4为现有技术中对布局图形进行光学邻近校正方法的示意图,参考图1,提供布局通孔图形11,在图1所示的版图中,具有多个布局通孔图形11,该多个布局通孔图形11的排布位置根据电路设计而定,图中只是起示意作用,该布局通孔图形11是希望在光刻胶上形成的图形。参考图2,在布局通孔图形11的周边添加次分辨率辅助图形12。参考图3,对布局通孔图形11各边进行分割,将布局通孔图形11分割成多个分割边111,在布局通孔图形11的特征尺寸为70nm时,布局通孔图形11的四个顶点111为分割点,布局通孔图形的四个边分别为一个分割边,图3中仅显示了图2中方框13区域的图形,并为了清楚显示对该区域内的图形进行了放大。参考图4,将布局通孔图形11进行分割后,对各个分割边进行光学邻近校正,光学邻近校正的迭代次数为30次,形成校正通孔图形14。图4中仅显示了图3中椭圆虚线区域的图形,并为了清楚显示对该区域内的图形进行了放大。
在将校正通孔图形14写入掩膜版,以具有该校正通孔图形14的掩膜板为掩膜在介质层中形成通孔时,发现各个通孔的特征尺寸、位置以及形状会与实际情况发生偏差,有的通孔的位置会发生偏移。例如,图5为显示4所示的两个校正通孔图形14形成在介质层中的示意图,其中,图5所示的两虚线方框表示实际期望形成的图形,两个校正通孔图形14在介质层中形成通孔161、162,其中通孔161的特征尺寸和形状均基本符合实际通孔图形,而通孔162的位置与实际通孔图形相差较大。现有技术的光学邻近校正方法较难控制实际形成的通孔的特征尺寸、形状、位置。
现有技术中有许多关于光学邻近校正的方法,例如2002年1月3日公开的公开号为“2002/0001758A1”公开的美国专利申请文件,然而均没有解决以上技术问题。
发明内容
本发明解决的问题是现有技术的布局图形校正方法,较难控制实际形成的通孔的特征尺寸、形状、位置。
为解决上述问题,本发明提供一种光学邻近校正方法,包括:
提供布局图形;
对所述布局图形各边进行第一分割;
对第一分割后的分割边进行第一光学邻近校正,得到布局中间图形,所述布局中间图形模拟形成的实际图形与目标图形之间存在预定误差;
对所述布局中间图形各边进行第二分割;
对第二分割后的分割边进行第二光学邻近校正,得到布局校正图形。
可选的,所述预定误差为所述布局图形模拟形成的实际图形与目标图形的误差的10%~20%。
可选的,所述第一光学邻近校正、第二光学邻近的参数包括:迭代次数,所述迭代次数为对分割边进行移动的次数。
可选的,所述第一光学邻近校正包括:在模拟光学环境和布局图形周边环境下,模拟布局图形形成的实际图形,根据实际图形,移动第一分割后的分割边第一预定迭代次数得到布局中间图形。
可选的,所述第二光学邻近校正包括:在模拟光学环境和布局图形周边环境下,模拟布局中间图形形成的另一实际图形,根据另一实际图形,移动第二分割后的分割边第二预定迭代次数得到布局校正图形,所述布局校正图形模拟形成的实际图形与目标图形的误差在预定范围内。
可选的,所述第一预定迭代次数为仅进行一次光学邻近校正时所需迭代次数的1/3~2/3。
可选的,所述第二预定迭代次数为仅进行一次光学邻近校正时所需迭代次数的1/3~2/3。
可选的,在所述布局图形周边添加次分辨率辅助图形,进行第一光学邻近校正时,考虑所述次分辨率辅助图形对布局图形周边环境的影响;进行第二光学邻近校正时,考虑所述次分辨率辅助图形对布局中间图形周边环境的影响。
可选的,所述次分辨率辅助图形为方形和/或矩形。
可选的,所述布局图形为通孔图形或者条状图形。
可选的,所述第一分割和第二分割的依据为尼奎斯特采样原理。
与现有技术相比,本发明具有以下优点:
本技术方案的布局图形校正方法,进行两次光学邻近校正,对布局图形各边进行第一分割并对第一分割后的分割边进行第一光学邻近校正得到布局中间图形后,对布局中间图形各边进行第二分割并对第二分割后的分割边进行第二光学邻近校正得到布局校正图形。利用该方法获得的布局校正图形可以较好的控制在基底上实际形成图形的特征尺寸、形状、位置。
附图说明
图1~图4为现有技术中对布局图形进行光学邻近校正方法的示意图;
图5为显示4所示的两个校正通孔图形形成在介质层中的图形与目标图形比较的示意图;
图6为本发明具体实施例的布局图形校正方法的流程示意图;
图7~图14为本发明具体实施例的布局图形校正方法的示意图;
图15为显示图14所示的两个校正通孔图形形成在介质层中的图形与目标图形比较的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
首先对本发明的几个技术术语进行解释:
目标图形,客户提供的期望在半导体基底上形成的图形。
布局图形,根据目标图形而期望呈现在光刻胶层上的图形。
实际图形,通过光刻、刻蚀工艺形成在半导体基底上的图形。
图6为本发明具体实施例的光学邻近校正方法的流程示意图,参考图6,本发明具体实施例的光学邻近校正方法包括:
步骤S61,提供布局图形;
步骤S62,对所述布局图形各边进行第一分割;
步骤S63,对第一分割后的第一分割边进行第一光学邻近校正得到布局中间图形,所述布局中间图形模拟形成的实际图形与目标图形之间存在预定误差;
步骤S64,对所述布局中间图形各边进行第二分割;
步骤S65,对第二分割后的分割边进行第二光学邻近校正得到布局校正图形。
图7~图14为本发明具体实施例的布局图形校正方法的示意图,下面结合参考图6和图7~图14详细说明本发明具体实施例的布局图形校正方法。
结合参考图6和图7,执行步骤S61,提供布局图形21。具体的,提供布局图形21为:提供一版图,在该版图上具有至少一个布局图形21,其中布局图形21是为了得到客户提供的目标图形而期望呈现在光刻胶层上的图形,各个布局图形21的排布方式需要根据具体的电路结构进行确定,电路结构发生变化,相应的各个布局图形21的排布方式也相应的跟着发生变化。本发明具体实施例中,以布局图形21为通孔图形为例进行说明。但本发明中,布局图形21不限于通孔图形,也可以为条状图形。
之后,参考图8,提供布局图形后,在所述布局图形21周边添加次分辨率辅助图形22。次分辨率辅助图形22由于小于光刻分辨率,因此在曝光过程中,次分辨率辅助图形22并不成像在光刻胶上。由于随着特征尺寸进入90nm以及更小范围,掩膜版上的图形的线宽甚至只有光波长的1/3,除上述必要的光学邻近校正处理以外,通常还需要在曝光图形的周围辅以设置次分辨率辅助图形(SRAF,Sub-resolution assistant feature)。如果,器件的特征尺寸较大,即大于90nm时,可以不用在布局图形周边添加次分辨率辅助图形。
具体的,添加次分辨率辅助图形需要满足的规则为:首先主图形周边有足够的空间,而且次分辨率辅助图形最终不能成像解析出来,但是也不能太小导致光掩模版上实际没法做出来;其次,次分辨率辅助图形具体加的位置、尺寸和所用光学系统参数、工艺有关,需要进行模拟优化。本发明中,主图形即为布局图形21,该布局图形21为通孔图形,在布局图形21周边添加的次分辨率辅助图形22可以为矩形或正方形,也可以是同时添加矩形和正方形。具体的位置和尺寸需要根据以上的规则进行确定。
结合参考图6和图9、图10,执行步骤S62,对所述布局图形21各边进行第一分割。在进行第一分割时,次分辨率辅助图形22仍保持不变。图9仅显示图8中虚线方框31所标示区域,图10为对布局图形21进行分割的示意图。在布局图形为通孔图形时,各个边分别为一个分割边211。对布局图形21进行分割的依据为尼奎斯特采样原理(Nyquist′s Theorem),尼奎斯特采样是波形模拟需要的最小频率,相对图形尼奎斯特采样就是图形的采样尺寸(sampling size)。在光学邻近校正领域中,采样尺寸的长度Frag=k*Nyquist,Nyquist为尼奎斯特采样尺寸,k为调整比例,为一常数,其范围为0.9~1.1,软件上用来对采样尺寸的长度做微小调整。分割边的最小长度Frag_min=2*Frag。其中Nyquist=f*0.25*λ/NA(1+σ),f为频率函数,NA为透镜的数值孔径,λ为在曝光中使用的光源的波长,σ为相扰度(PartialCoherence),σ的具体值和光源的形状以及相关设置有关,σ的范围是0~1,在本发明中采用0.8。以上对尼奎斯特采样原理的描述均为现有技术,在此不做详细的描述。在对图形进行分割时,分割边的尺寸越小模拟的越好,但是计算时间和成本也会成倍的增加,而且分割边太小,掩膜版上的图形也复杂不利于掩膜版的制造,因此规定了分割边的最小长度Frag_min=2*Frag。
下面以布局图形21为通孔图形为例说明第一分割。布局图形21的特征尺寸为70nm,使用λ为193nm的ArF光源,NA为1.25,σ取0.8,根据Nyquist=f*0.25*λ/NA(1+σ)可以得知Nyquist=21.5nm,Frag_min=43nm。布局图形21的每一边的长度均为70nm,因此可以以每一边为一个分割边,图10为对布局图形21进行分割的放大示意图,以位于布局图形21的四个角的四个分割点212将布局图形21分割为四个分割边211,即每一条边为一个分割边211。
需要说明的是,以上所举例子仅为说明本发明,并不对本发明做任何限制,在通孔的尺寸发生改变时,相应的分割边需要根据实际情况做相应更改,当布局图形21不是通孔图形时,相应的分割边也跟着发生变化。
结合参考图6和图11,执行步骤S63,对第一切割后的分割边进行第一光学邻近校正得到布局中间图形23,所述布局中间图形23模拟形成的实际图形与目标图形之间存在预定误差。图11仅显示图9中椭圆形虚线框32的区域。在该步骤S63中,次分辨率辅助图形22仍保持不变。在一具体实施例中,预定误差为布局图形21模拟形成的实际图形与目标图形之间的误差的10%~20%,在此处列举的误差范围值10%~20%仅为经验值,可以根据实际需要对该误差范围进行变换。具体进行第一光学邻近校正时,在得到的布局中间图形23模拟形成的实际图形与目标图形的误差范围在布局图形21模拟形成的实际图形与目标图形的误差的10%~20%时,可以停止第一光学邻近校正。
光学邻近校正的参数包括:迭代次数,该迭代次数为对分割边进行移动的次数。具体到本发明中,即第一光学邻近校正、第二光学邻近校正的参数包括:迭代次数,但光学邻近校正的参数不限于迭代次数,还包括光学邻近校正中需要的其他参数,例如分割边的长度、段数等。实施例中,第一光学邻近校正包括:在模拟光学环境和布局图形周边环境下,模拟布局图形形成的实际图形,根据实际图形,移动第一分割后的分割边211第一预定迭代次数得到布局中间图形,并且,由于具有次分辨率辅助图形22,在进行第一考虑所述次分辨率辅助图形22对布局图形21周边环境的影响。具体实施例中,也可以通过限定第一光学邻近校正的迭代次数得到布局中间图形,可以为,进行第一光学邻近校正的迭代次数为仅进行一次光学邻近校正时所需迭代次数的1/3~2/3,该数值为经验值,可以根据实际需要进行变换。例如,如果仅进行一次光学邻近校正时迭代次数为30次,则进行第一光学邻近校正的迭代次数为10次~20次,该实施例中选用10次,但迭代次数为10次仅是示例作用,可以根据实际需要调整第一光学邻近校正的迭代次数。
结合参考图6和图12、图13,执行步骤S64,对所述布局中间图形23各边进行第二分割。图12显示图8中虚线方框31所标示区域,图13为对布局中间图形23各边进行分割的放大示意图。进行第二分割的依据仍为尼奎斯特采样原理,在此不做详述,由于进行了第一光学邻近校正后得到的布局中间图形23的尺寸比布局图形21大,因此以布局中间图形23为基础进行第二光学邻近校正时,布局中间图形23不是被分成四个分割边,而是多于四个分割边。图13为对布局中间图形23分割的放大示意图,在该实施例中,布局中间图形23以位于四个角的分割点232以及位于两相对长边的四个分割点232被切割成8个分割边231。需要说明的是,图12、图13中示出的布局中间图形23仅起示例作用,而且对布局中间图形的分割也仅起示例作用,具体怎么分割,还需要根据实际形成的布局中间图形23进行确定。
结合参考图6和图14,执行步骤S65,对第二分割后的分割边进行第二光学邻近校正得到布局校正图形24。图14显示图12中虚线框33的区域。次分辨率辅助图形22仍保持不变。第二光学邻近校正包括:在模拟光学环境和布局图形周边环境下,模拟布局中间图形形成的另一实际图形,根据另一实际图形,移动第二分割后的分割边231第二预定迭代次数得到布局校正图形24,所述布局校正图形模拟形成的实际图形与目标图形的误差在预定范围内;且进行第二光学邻近校正时,考虑所述次分辨率辅助图形22对布局中间图形23周边环境的影响。第二预定迭代次数为仅进行一次光学邻近校正时所需迭代次数的1/3~2/3,该迭代次数值为经验值,具体来说,当布局校正图形模拟形成的实际图形与目标图形的误差在预定范围内时,停止第二光学邻近校正。在布局图形21为通孔图形,布局图形的特征尺寸为70nm,第一光学邻近校正的迭代次数为10次时,第二光学邻近校正的迭代次数可以选用20次,但迭代次数为20次仅是示例作用,可以根据实际需要调整第二光学邻近校正的迭代次数。
由于第二光学邻近校正是在布局中间图形的基础上进行,因此布局中间图形的分割边变多。由于,在对图形进行分割时,分割后的分割边尺寸越小模拟的越好,因此,以第一光学邻近校正后的布局中间图形为基础进行第二分割以及第二光学邻近校正,相当于只进行一次光学邻近校正时,分割边的尺寸变小,这样可以较好的控制实际形成的通孔的特征尺寸、形状和位置。而且,由于布局中间图形的尺寸较大,因此第二分割后的分割边的最小尺寸也满足Frag_min,因此计算时间和成本也不会增加太多,掩膜版上的图形的复杂度也不会增加太多。
图15为显示14所示的两个布局校正图形24形成在介质层中实际图形与期望形成图形即目标图形比较的示意图,图15所示的两虚线方框表示实际期望形成的图形,两个布局校正图形24在介质层中形成通孔251、252,通孔251、252特征尺寸、位置和形状均与实际期望形成的图形吻合的较好。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (11)

1.一种布局图形校正方法,其特征在于,包括:
提供布局图形;
对所述布局图形各边进行第一分割;
对第一分割后的分割边进行第一光学邻近校正,得到布局中间图形,所述布局中间图形模拟形成的实际图形与目标图形之间存在预定误差,所述布局中间图形的尺寸比所述布局图形的尺寸大;
对所述布局中间图形各边进行第二分割;
对第二分割后的分割边进行第二光学邻近校正,得到布局校正图形,所述布局校正图形模拟形成的实际图形与目标图形的误差在预定范围内。
2.如权利要求1所述的布局图形校正方法,其特征在于,所述预定误差为所述布局图形模拟形成的实际图形与目标图形的误差的10%~20%。
3.如权利要求1所述的布局图形校正方法,其特征在于,所述第一光学邻近校正、第二光学邻近的参数包括:迭代次数,所述迭代次数为对分割边进行移动的次数。
4.如权利要求3所述的布局图形校正方法,其特征在于,所述第一光学邻近校正包括:在模拟光学环境和布局图形周边环境下,模拟布局图形形成的实际图形,根据实际图形,移动第一分割后的分割边第一预定迭代次数得到布局中间图形。
5.如权利要求4所述的布局图形校正方法,其特征在于,所述第二光学邻近校正包括:在模拟光学环境和布局图形周边环境下,模拟布局中间图形形成的另一实际图形,根据另一实际图形,移动第二分割后的分割边第二预定迭代次数得到布局校正图形。
6.如权利要求4所述的布局图形校正方法,其特征在于,所述第一预定迭代次数为仅进行一次光学邻近校正时所需迭代次数的1/3~2/3。
7.如权利要求5所述的布局图形校正方法,其特征在于,所述第二预定迭代次数为仅进行一次光学邻近校正时所需迭代次数的1/3~2/3。
8.如权利要求1所述的布局图形校正方法,其特征在于,还包括,在所述布局图形周边添加次分辨率辅助图形,进行第一光学邻近校正时,考虑所述次分辨率辅助图形对布局图形周边环境的影响;进行第二光学邻近校正时,考虑所述次分辨率辅助图形对布局中间图形周边环境的影响。
9.如权利要求8所述的布局图形校正方法,其特征在于,所述次分辨率辅助图形为方形和/或矩形。
10.如权利要求1所述的布局图形校正方法,其特征在于,所述布局图形为通孔图形或者条状图形。
11.如权利要求1所述的布局图形校正方法,其特征在于,所述第一分割和第二分割的依据为尼奎斯特采样原理。
CN201110358302.2A 2011-11-11 2011-11-11 布局图形校正方法 Active CN103105726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110358302.2A CN103105726B (zh) 2011-11-11 2011-11-11 布局图形校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110358302.2A CN103105726B (zh) 2011-11-11 2011-11-11 布局图形校正方法

Publications (2)

Publication Number Publication Date
CN103105726A CN103105726A (zh) 2013-05-15
CN103105726B true CN103105726B (zh) 2015-04-01

Family

ID=48313690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110358302.2A Active CN103105726B (zh) 2011-11-11 2011-11-11 布局图形校正方法

Country Status (1)

Country Link
CN (1) CN103105726B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783369A (zh) * 2016-08-31 2018-03-09 台湾积体电路制造股份有限公司 光学邻近校正的修复方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103309148A (zh) * 2013-05-23 2013-09-18 上海华力微电子有限公司 光学临近效应修正方法
CN104238260B (zh) * 2013-06-18 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种改进半导体器件工艺窗口的方法
CN104678694B (zh) * 2013-11-26 2018-10-16 中芯国际集成电路制造(上海)有限公司 版图修正方法及设备
CN103645611B (zh) * 2013-11-29 2015-11-25 上海华力微电子有限公司 一种版图设计光刻工艺友善性检测方法
CN106502042A (zh) * 2015-09-08 2017-03-15 中芯国际集成电路制造(上海)有限公司 掩膜版的版图修正方法、掩膜版及其制造方法
CN110592537B (zh) * 2019-09-19 2021-01-05 中国科学院长春光学精密机械与物理研究所 一种光栅膜层的制备方法
CN113093476B (zh) * 2020-01-09 2024-06-18 中芯国际集成电路制造(北京)有限公司 光刻工艺的优化方法和光刻方法
CN112230507B (zh) * 2020-10-22 2024-06-28 泉芯集成电路制造(济南)有限公司 光学邻近矫正模型构建方法、装置及计算机设备
CN112415864B (zh) * 2020-11-24 2023-04-07 上海华力集成电路制造有限公司 一种确定opc最小分割长度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727900B2 (ja) * 2002-04-23 2005-12-21 沖電気工業株式会社 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置
CN101246313A (zh) * 2007-02-13 2008-08-20 中芯国际集成电路制造(上海)有限公司 光学近距修正的方法
CN101751502A (zh) * 2008-12-18 2010-06-23 睿初科技公司 用于光刻过程窗口最大化光学邻近效应校正的方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002089619A (ja) * 2000-09-14 2002-03-27 Canon Inc アクティブ除振装置、モード行列の算出方法およびこれらを用いた露光装置
US7434199B2 (en) * 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727900B2 (ja) * 2002-04-23 2005-12-21 沖電気工業株式会社 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置
CN101246313A (zh) * 2007-02-13 2008-08-20 中芯国际集成电路制造(上海)有限公司 光学近距修正的方法
CN101751502A (zh) * 2008-12-18 2010-06-23 睿初科技公司 用于光刻过程窗口最大化光学邻近效应校正的方法和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783369A (zh) * 2016-08-31 2018-03-09 台湾积体电路制造股份有限公司 光学邻近校正的修复方法

Also Published As

Publication number Publication date
CN103105726A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN103105726B (zh) 布局图形校正方法
CN102841509B (zh) 光刻设备和掩模优化过程与多重图案化过程的集成
JP4717153B2 (ja) 相補的マスクを生成する方法、コンピュータ・プログラム製品、デバイス製造方法及びウェハに写像する方法
CN102096331B (zh) 用于光刻设备的改善的偏振设计
JP2017116952A (ja) Euvリソグラフィのフレア計算及び補償
TWI485509B (zh) 圖案產生方法
US10720419B2 (en) Layout modification method for exposure manufacturing process
CN102053504A (zh) 基于衍射标记分析的对设计布局中的优化图案的选择
JP6418786B2 (ja) パターンの作成方法、プログラムおよび情報処理装置
JP5808406B2 (ja) 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法
US8997027B2 (en) Methods for modifying an integrated circuit layout design
JP5988569B2 (ja) 決定方法、決定装置およびプログラム
US8352891B2 (en) Layout decomposition based on partial intensity distribution
JP6399751B2 (ja) マスクパターン作成方法、プログラム、マスク製造方法、露光方法及び物品製造方法
CN103365071A (zh) 掩膜板的光学邻近校正方法
TW201702757A (zh) 使用源輻射之角分佈之多重取樣的微影模擬
CN104698761A (zh) 基于面积的opc模型校准方法
JP5575024B2 (ja) マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2009192811A (ja) リソグラフィーシミュレーション方法およびプログラム
US8146022B2 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
CN104423143B (zh) 布局图形的检查方法
CN116736626B (zh) 光学邻近修正方法、装置、设备及计算机可读存储介质
JP2014013376A (ja) マスクデータ作成方法
KR20070069994A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant