JP2015016554A - 相対的に小型の複数のｍｅｍｓデバイスを用いて相対的に大型のｍｅｍｓデバイスを置き換える方法 - Google Patents

Abstract

【課題】多数の小型のＭＥＭＳデバイスを用いて相対的に大型の１つのＭＥＭＳデバイス又はディジタル可変キャパシタの機能を置き換える。
【解決手段】相対的に小型の多数のＭＥＭＳデバイスは、相対的に大型のデバイスと同じ機能を実行するが、これらは、その相対的に小型のサイズに起因して、ＣＭＯＳ互換のプロセスを用いてキャビティ内に封止可能である。相対的に小型の多数のデバイスにわたる信号の平均をとることにより、相対的に小型の複数のデバイスからなるアレーの精度は、相対的に大型のデバイスのものと等価になる。第１のプロセスでは、ＭＥＭＳに基づく複数の加速度計スイッチからなるアレーを使用する。この場合、アレーには、慣性応答のアナログ／ディジタル変換が一体化されている。第２のプロセスでは、複数のＭＥＭＳデバイスがディジタル可変キャパシタとして並列動作する、ＭＥＭＳに基づくデバイス構造を使用する。
【選択図】図１７Ａ

Description

本発明の実施形態は、概して、相対的に大型の単一のＭＥＭＳデバイスを置き換える、相対的に小型の複数の微小電気機械システム（ＭＥＭＳ）装置である装置、及び当該装置を用いる方法に関する。

ＭＥＭＳデバイスは半導体プロセスを用いて定型的な手順で製造される。これにより、加速度計、圧力センサ、低抵抗の電流スイッチ又はＲＦスイッチ、可変容量デバイス、共振器、及び他の装置を安価に製造することができる。これらのデバイスのうちの多くは、所望の物理的特性で動作するためには、通常、数百ミクロン平方の面積を占有する。そのため、バックエンドに見うけられる典型的な中間層誘電体を用いて、又はバックエンドに見うけられる電極配線（メタライゼーション）を用いて、キャビティにおいてそのようなデバイスのシーリング（封止）を行うことは、使用されるこれらの手段が１ミクロンのオーダーの厚さを有するものであるので、非常に困難である。多くの無線周波アプリケーションでは、例えばアンテナモジュールにおいて共振ＬＲＣ回路を同調させるために使用可能である、可変キャパシタを有することが望ましい。可変キャパシタは、多数の異なる周波数において使用される可能性がある携帯電話機又は他の装置において、複数の搬送波周波数間における切り換えを行うために使用可能である。

これらのデバイスの動作のために、通常は低圧のキャビティが必要とされるが、この場合、キャビティの屋根に圧力がかかることになる。ＭＥＭＳデバイスの幅が１００ミクロンを超えるとき、キャビティは外部からの圧力によってつぶれてしまう。この問題を解決するために、複数のＭＥＭＳデバイスが別個のパッケージ内に収められるが、このことはデバイスの価格を２倍にする可能性がある。一部の用途では、ＭＥＭＳデバイスをマイクロコントローラ又は他の論理デバイスと同じチップ上に設けることが有利であるが、ＭＥＭＳデバイスは別個のパッケージ内に収められなければならないのでこのことは不可能である。

長年にわたって、さまざまなマイクロマシニング技術を用いて、ＭＥＭＳに基づく加速度計が製造されてきた。これらのＭＥＭＳに基づく加速度計の大部分は、センサの感度及び信号範囲を設定するために、複数の梁によって懸架された単一のプルーフマス（proof mass：標準質量を有する錘）をマイクロマシニングにより正確に形成することに依存する。典型的な検出方法は容量に基づくものであるが、他の検出方法も使用されてきた。プルーフマスのサイズは、通常、少なくとも２つの次元では１００ミクロンのオーダーである一方、第３の空間的次元では数ミクロンのサイズであってもよい。いったん懸架システムが付加されると、逆ウェハボンディング（reverse wafer bonding）から完全密封パッケージ（full hermetic packages）までの範囲にわたる入念なパッケージング方法が必要とされる。これらの複雑なパッケージング方法は、センサのコストを上昇させ、また、標準的な配線形成工程（ＢＥＯＬ）又は標準的なパッケージングフローにセンサを完全に組み込む可能性を制限する。

従って、チップに一体化されたデバイス、及びその製造方法が必要とされている。

本明細書で開示する実施形態は、概して、多数の小型のＭＥＭＳデバイスを用いて相対的に大型の１つのＭＥＭＳデバイスの機能を置き換えることを含む。相対的に小型の多数のＭＥＭＳデバイスは、相対的に大型のデバイスのものと同じ機能を実行するが、これらは、その相対的に小型のサイズに起因して、相補型金属酸化物半導体（ＣＭＯＳ）に互換のプロセスを用いてキャビティ内に封止されることが可能である。相対的に小型の多数のデバイスにわたる信号の平均をとることにより、相対的に小型の複数のデバイスからなるアレーの精度は、相対的に大型のデバイスのものと等価になる。このプロセスは、まず、ＭＥＭＳに基づく複数の加速度計スイッチからなるアレーの使用を考察することで例示される。この場合、アレーには、慣性応答のアナログ／ディジタル変換が一体化されている。第２の例では、ＭＥＭＳスイッチとランド電極との間における間隙により制御される容量を有する大型のＭＥＭＳに基づく可変キャパシタを、相対的に小型の複数のＭＥＭＳ可変キャパシタからなるアレーに分割することについて議論する。この場合、相対的に小型の複数のＭＥＭＳ可変キャパシタは、互いに並列接続され、また、ランド電極から離れた状態と、ランド電極上の薄い酸化物に接近した状態とのいずれかにある。こうして、当該アレーはディジタル可変キャパシタとして動作する。

ある実施形態では、ＭＥＭＳデバイスが可変キャパシタとして使用されるときに、当該キャパシタが小型の複数のＭＥＭＳキャパシタからなるアレーに分割されるように使用されてもよい。これらの相対的に小型のキャパシタは、半導体集積回路デバイスのバックエンド電極配線においてＣＭＯＳ互換のプロセスで生成可能なキャビティに収められてもよい。相対的に小型のキャパシタのそれぞれは、明確に定義された２つの容量状態、すなわち、最上部に薄い絶縁体を有するランド電極に完全に引き寄せられた状態と、信号ラインがカンチレバーから離れて完全に非接触の状態とを有する。キャパシタを相対的に小型であり並列動作する多数のキャパシタに分割することにより、各可変キャパシタの個別の容量が必要な容量分解能をもたらすために十分に小さい限り、所望の容量を生成することができる。

他の実施形態では、デバイス構造が開示される。デバイス構造は、基板と、当該基板上に形成された複数の層とを含んでもよい。複数の層のうちの第１の層は、基板と複数の層との間における構造内に形成された１つ又は複数のキャビティの境界になってもよい。本構造は、基板上かつ１つ又は複数のキャビティ内に設けられた複数のデバイスを含んでもよい。

他の実施形態では、デバイス構造を用いる方法が開示される。デバイス構造は、１つ又は複数のキャビティと、当該１つ又は複数のキャビティ内の複数のデバイスとを含んでもよい。各デバイスは、対応するランド電極を含んでもよい。本方法は、第１の電気的バイアスを複数のランド電極に印加して、複数のデバイスを、複数のランド電極から離れた第１の位置から、複数のランド電極に接触した第２の位置に移動させることを含んでもよい。本方法は、複数のデバイスのうちの１つ又は複数を移動させることと、加速後に複数のランド電極に接触したままであるデバイスの個数を検出することとを含んでもよい。本方法は、第２の電気的バイアスを複数のランド電極に印加して、複数のデバイスを複数の第２の位置に移動させることを含んでもよい。

他の実施形態では、デバイス構造を用いる方法が開示される。デバイス構造は、１つ又は複数のキャビティと、当該１つ又は複数のキャビティ内の複数のデバイスとを含んでもよい。各デバイスは、キャビティ内に設けられた、対応するランド電極を含んでもよい。本方法は、ランド電極から離れた第１の位置にすべてのデバイスを移動させることと、複数のデバイスのうちの１つ又は複数を移動させることとを含んでもよい。本方法は、加速後に、複数のランド電極に接触している第２の位置に移動したデバイスの個数を検出することと、すべてのデバイスを第１の位置に移動させることとを含んでもよい。

他の実施形態では、ディジタル可変キャパシタを動作させる方法が開示される。ディジタル可変キャパシタは、キャビティ内に形成された複数の微小電気機械デバイスを有する。本方法は、複数のカンチレバーを、ＲＦ電極から第１の距離にわたって離れた第１の位置から、ＲＦ電極から第２の距離にわたって離れた第２の位置に移動させることを含む。第１の距離は第２の位置よりも大きい。本方法は、複数のカンチレバーを第１の位置に移動させることを含んでもよい。本方法は、さらに、ＲＦ電極から第３の距離にわたって離れた第３の位置に複数のカンチレバーを移動させることを含む。第３の距離は第１の位置よりも大きい。

本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 本発明の実施形態に係る封止方法を示す。 キャビティのシーリングを行う前の構造の概略断面図を示す。 スパッタエッチングプロセスを行っている間の構造２Ｂの概略断面図を示す。 キャビティのシーリングを行った後の図２Ａの構造を示す。 ある実施形態に係る非対称スイッチの図を示す。 マイクロキャビティに収容されたアレーの加速度計の図である。 捩りヒンジの変動の期待される分布の図である。 接触スティクションの関数として変動の分布を示す図である。 付着力の変動及び捩りアームのバネ定数の変動に起因する引き離し力の合成分布を示す。 設計されたＦｔの分布を示す。 設計変化を含むＦｓ−Ｆｔの分布を示す。 ある実施形態に係る異なる時間区間における測定された加速度を示す。 他の実施形態に係る非対称スイッチの図である。 ２つの捩りサイドアーム及び大型のプルーフマスを備えた捩りカンチレバーの上面図である。 ある実施形態に係る加速度計の概略回路図である。 ある実施形態に係るアレーからの小型の加速度計の概略図である。 ある実施形態に係る制御電極及びＲＦ電極の概略上面図である。 ある実施形態に係る制御電極及びＲＦライン上に設けられたカンチレバーの概略上面図である。 ある実施形態に係るＲＦ電極に沿って配置された複数のＭＥＭＳデバイスの概略上面図である。 ある実施形態に係るＭＥＭＳキャパシタスイッチの非接触状態における概略断面図である。 ある実施形態に係るＭＥＭＳキャパシタスイッチのダウン状態における概略断面図である。 ある実施形態に係るＭＥＭＳキャパシタスイッチのアップ状態における概略断面図である。

本発明の前述の特徴が詳細に理解可能になるように、上で簡単に概要を述べた本発明について、実施形態を参照してより具体的に説明する。実施形態のうちの一部を添付の図面に図示する。しかしながら、添付の図面は、本発明の典型的な実施形態のみを示すものであり、従って、その範囲を限定するように考えるべきではなく、本発明は他の同様に有効な実施形態を包含する可能性があるということに注意する。

理解の簡単化のために、可能な場合には、複数の図面にわたって共通の同じ構成要素を示すために、同じ参照番号が使用されている。ある実施形態で開示した構成要素は、特に言及していなくても他の実施形態でも有益に利用可能であることを意図している。

本明細書で議論する実施形態は、概して、多数の小型のＭＥＭＳデバイスを用いて、相対的に大型の１つのＭＥＭＳデバイス又はディジタル可変キャパシタの機能を置き換えることを含む。本明細書で議論する解決方法は、単一のＭＥＭＳデバイス又は可変キャパシタを分割して、相対的に大型の単一のＭＥＭＳデバイス可変キャパシタと同じ機能を実行する相対的に小型の複数のＭＥＭＳデバイスからなるアレーにすることを含む。アレーにおける各個別のＭＥＭＳデバイスは、数ミクロンの範囲のみにわたるように構成されてもよく、このため、バックエンド電極配線内に収まるキャビティに収容可能である。キャビティの屋根は、例えば厚さ１ミクロンの中間層誘電体であってもよく、これの幅は数ミクロンのみであるので、外部の大気圧は、キャビティが真空にされている場合であっても、キャビティの屋根に有意な変形をもたらすほどには大きくはない。

何らかの物理現象を測定するように動作する小型の複数のＭＥＭＳデバイスからなるアレーが大型の単一のＭＥＭＳデバイスに対して優位点を有する理由を説明するために、本明細書で議論する実施形態のうちの一部は、ＭＥＭＳ加速度計の用途について示す。ただし、相対的に小型の複数のＭＥＭＳデバイスを用いて相対的に大型のＭＥＭＳデバイスを置き換える本発明は、この用途に限定されるものではない。

本発明は、互いに並列な多数の小型のカンチレバーからなる、高速な低電圧電流スイッチをつくるために使用可能であるが、又は、ＲＦスイッチ又は可変キャパシタを、互いに並列に動作する相対的に小型の複数のスイッチからなるアレーに分割することも可能である。その利点として、相対的に大型のＭＥＭＳデバイスを相対的に小型の多数のデバイスで置き換えることにより、後者のデバイスによれば、蒸着、リソグラフィ、及びエッチングによるＣＭＯＳ互換のプロセスを用いてチップ上に封止されうるようにサイズをそれぞれ削減することができる。すべてのデバイスの大きさを削減することにより、切り換え電圧を低下させることができ、また、切り換え速度を向上させることができる。

相対的に小型の複数のＭＥＭＳデバイスを、標準的なＣＭＯＳプロセスの中間層誘電体において画成されたそれらの固有のキャビティ内に収容することもできる。摂氏４００度未満の温度を用いてＭＥＭＳデバイス及びキャビティをつくることにより、これらは、標準的なＣＭＯＳプロセスの電極配線層と容易に一体化することができ、よって、ＭＥＭＳデバイスをＣＭＯＳチップ上に組み込むことができるようになる。これによれば、相対的に高価なＭＥＭＳパッケージングが行われた単独のＭＥＭＳチップは必要ではなくなるので、製造コストが削減される。

ＣＭＯＳ製造設備において個別のＭＥＭＳデバイスの周囲にマイクロキャビティを生成することにより、ＭＥＭＳデバイスの周囲の犠牲層を除去し、それのシーリングを同じプロセスツールにおいて行うことができる。このことは、デバイス環境が低圧で制御されることを意味し、例えば酸素又は水蒸気に曝されることを防止する。これによれば、低抵抗の接触面を有するように、遷移金属をキャビティにおいて酸化させることなく使用できるようになる。

複数のＭＥＭＳスイッチからなるアレー又は集合であって、各スイッチ又は複数のスイッチがＣＭＯＳ内におけるそれら自体の慣性キャビティに存在するものについて開示する。相対的に小型の複数のスイッチからなるアレーを用いて、半導体プロセスにおいて典型的に見うけられる金属層間の小型のキャビティに個別のスイッチ又は小規模なスイッチ群を組み込むことができる集積化方法を使用可能である。

複数のカンチレバーが加速力の影響下で運動するときに当該複数のカンチレバーからなるアレーの容量の変化を測定することにより、また同様に、相対的に大型の単一のデバイスの容量を測定することにより、又は他の多数の方法により、検出を行うことができる。しかしながら、多数のスイッチは、有限時間サンプル区間の間に各スイッチの電気的連続性をチェックする単純な動作からなる新規な測定技術を提供する。加速度などの慣性負荷により、複数のスイッチのうちの所定割合のスイッチは、サンプル期間中に閉状態から開状態に変化させられる。単一のスイッチが状態を変化させたとき、このことはディジタル信号イベントを形成する。状態を変化させたスイッチを集めた割合そのものは、アナログ慣性入力の大きさを表す整数を形成する。このため、集合としてのスイッチの感度は、スイッチ設計、接点電極の付着力分布、及びスイッチの総数に依存する。加速イベントに対するスイッチの感度は、ロッカーアームの他端の付着力を上回ろうとするＤＣ引き離し電圧を印加することにより増大させることが可能である。このため、小さな外力により、カンチレバーは、接点電極から引き離される点まで移動させられる。このように、相対的に小さな加速度値を測定することができる。デバイスは、カンチレバーが非接触状態になる他の方向であって、加速によりそれがオンに切り換えられる方向においても、動作可能である。このため、隣接した電極に対してＤＣ電圧を使用して、カンチレバーを接点に引き寄せようとするＤＣ静電気力を印加することができ、このとき、外部からの小さな加速により、カンチレバーはオンに切り換えられる。

図１Ａ〜図１Ｉを参照して、ここで、マイクロキャビティ内にデバイスを形成する方法について説明する。マイクロキャビティ内の素子をマイクロキャビティの外部の回路に接続する方法を説明するために、固定端のＭＥＭＳカンチレバーの生成を示す。理解されるように、加速度計、可変キャパシタ又はＲＦスイッチ、及び三路スイッチを含む、他の任意の適当なデバイスが、マイクロキャビティ内に封止されることが可能である。同様に理解されるように、以下に説明する実施形態は、金属間誘電体（inter−metal dielectric：ＩＭＤ）フィルムの化学的機械的平坦化（chemical mechanical planarization：ＣＭＰ）を用いる任意のＢＥＯＬにおいて製造可能である。

図１Ａは、本発明に係る方法の最初のステップの結果を示す。この最初のステップは、既知のＣＭＯＳプロセスステップを用いて、アルミニウムのＣＭＯＳ ＢＥＯＬ内において予め決められた金属のレベルになるまでウェハを生成することからなる。ＣＭＯＳ ＢＥＯＬは、金属チャネル１０４を内部に有する金属間の誘電体層１０２を含む。ある実施形態では、誘電体層１０２は二酸化ケイ素を含んでもよい。従来のリソグラフィプロセス及びエッチングプロセスなどの既知の方法を用いてビア１０６が生成される。ビア１０６は、ライナー層及び金属充填物を含んでもよい。ある実施形態では、ライナーはチタンを含んでもよい。他の実施形態では、ライナーは窒化チタンを含んでもよい。ある実施形態では、充填材料はタングステンを含んでもよい。他の実施形態では、充填材料は銅を含んでもよい。他の実施形態では、充填材料はアルミニウムを含んでもよい。ビア１０６は、チタン及び／又は窒化チタンの層で上が覆われてもよい。チタン及び／又は窒化チタンの層は、従来のリソグラフィプロセス及びエッチングプロセスを用いて複数の電極１０８を形成するようにパターン化されてもよい。このとき、電極１０８のうちの１つは、ＭＥＭＳカンチレバーデバイスの下側電極になる。

図１Ｂは、本方法の第２のステップの結果を示す。このステップは、ウェハの表面上において、パターン化された電極１０８上に第１の犠牲層１１０の下側半分をコーティングすることを含む。この層は第１の犠牲層１１０であるので、その厚さは、結果的に得られるキャビティ内においてデバイスが動作できるように選択される。ある実施形態では、第１の犠牲層１１０は、約３０ｎｍから約５００ｎｍまでの間の厚さを有してもよい。第１の犠牲層１１０は、高温のスピンオン有機フィルムを含んでもよい。しかしながら、同じ効果のために、窒化ケイ素、二酸化ケイ素、アモルファスケイ素、及びアモルファス炭素などの他のフィルムも使用可能である。使用可能な他の蒸着方法は、プラズマ励起化学蒸着法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）、化学蒸着法（chemical vapor deposition：ＣＶＤ）、物理蒸着法（physical vapor deposition：ＰＶＤ）、及び原子層成長法（atomic layer deposition：ＡＬＤ）を含む。スピンオンによって得られる第１の犠牲層１１０は、下方の層におけるいかなる凹凸も覆い隠すことができ、これにより、フィルムの厚さを下方の材料の高さに依存させて、平坦な層を生成することができる。

図１Ｃは、本方法の第３のステップの結果を示す。この第３のステップは、第１の犠牲層１１０においてビア構造１１２のパターン形成を行って、下方のＣＭＯＳからカンチレバーデバイスのアンカー点までの相互接続を形成することを含む。図１Ｄは、本方法の第４のステップの結果を示し、これは、第１の犠牲層１１０の上に導電層を蒸着することを含む。ある実施形態では、導電層は窒化チタンを含んでもよい。他の実施形態では、導電層は、チタン・アルミニウム化合物、チタン・アルミニウム窒化化合物、ポリシリコン、ケイ素、任意の導電材料、及びそれらの組み合わせを含んでもよい。他の実施形態において、この層は、導体部分及び絶縁体部分の組み合わせから構成されてもよい。導電層は、カンチレバーデバイスのカンチレバーを形成する。いったん蒸着されると、導電層は、カンチレバー１１４の形状を形成するために、従来のリソグラフィプロセス及びエッチングプロセスを用いてパターン形成されてもよい。ある実施形態では、導電層のパターン形成は、導電層の上にフォトレジスト層を蒸着し、フォトレジストを露光させ、フォトレジストを現像し、現像された（又は現像されていない）フォトレジストを除去してマスクを形成し、次いで、マスクを通して導電層をエッチング液にさらして導電層のうちの不要な部分を除去することによって行われる。その後、マスクを除去することができる。ある実施形態では、ハードマスクを使用してもよい。

図１Ｅは、本方法の第５のステップの結果を示し、これは、パターン形成されたカンチレバー１１４を覆うために、ウェハの表面を第２の犠牲層１１６でコーティングすることを含む。この第２の犠牲層１１６の蒸着を行うことにより、マイクロキャビティを生成する前にＭＥＭＳ素子のシーリングを効果的に行うことができる。第２の犠牲層１１６は、第１の犠牲層１１０を蒸着する方法と同様の方法で蒸着可能である。それに加えて、第２の犠牲層１１６は、高温のスピンオン有機フィルム、窒化ケイ素、二酸化ケイ素、アモルファスケイ素、及びアモルファス炭素のうちの１つ又は複数を含んでもよい。ある実施形態では、第２の犠牲層１１６は、第１の犠牲層１１０と同じ材料を含んでもよい。他の実施形態では、第２の犠牲層１１６は、第１の犠牲層１１０とは異なる材料を含んでもよい。

図１Ｆは、本方法の第６のステップの結果を示し、これは、マイクロキャビティ１１８の形状を形成するために、第１の犠牲層１１０及び第２の犠牲層１１６のパターン形成を行うことを含む。パターン形成されるマイクロキャビティ１１８の形状及び寸法は、生成される構造に依存する。第１の犠牲層１１０及び第２の犠牲層１１６は、従来のリソグラフィー方法及びエッチング方法によってパターン形成されてもよい。例えば、第２の犠牲層１１６上にフォトレジスト層を蒸着することができる。次いで、フォトレジストを露光させて現像することができる。その後、現像された（又は現像されていない）フォトレジストを除去してマスクを形成することができる。次いで、マスクを通して第２の犠牲層１１６をエッチング液にさらして、第２の犠牲層１１６の不要な部分を除去することができる。第１の犠牲層１１０を、第２の犠牲層１１６と同じステップでエッチングしてもよい。例えば、第２の犠牲層１１６及び第１の犠牲層１１０が同じ材料を含む場合には、同じエッチング液を使用することができる。しかしながら、異なる材料が使用される場合には、別個の層をエッチングするために異なるエッチング液を使用することが必要になる可能性がある。

図１Ｇは、本方法の第７のステップの結果を示す。このステップでは、ＣＭＯＳ ＢＥＯＬフローが継続し、次の金属層１２０が蒸着される。金属層１２０は、ＣＭＯＳ ＢＥＯＬ及びパターン形成された第２の犠牲層１１６の上全体を覆うように蒸着され、その後、エッチングプロセスが行われてもよい。ある実施形態では、金属層１２０は、マスクを通してパターン蒸着されてもよい。金属層１２０は、１つ又は複数の電極１０８に接するとともに、誘電体層１０２に接してもよい。金属層１２０のパターン形成を行う前に、金属層１２０はマイクロキャビティ１１８を封止してもよい。いったん蒸着されると、金属層１２０には、前述した従来のリソグラフィプロセス及びエッチングプロセスを用いてパターン形成及びエッチングが行われる。金属層１２０のパターン形成及びエッチングを行った後に、金属層１２０は、キャビティ領域１１８の外側の電極１０８と接することで、マイクロキャビティ１１８の上に形成される、電極配線層に対する電気的接続をもたらすこととができる。それに加えて、エッチング後に、金属層１２０は、第２の犠牲層１１６と、第１の犠牲層１１０と、それら両方とのいずれかで充填された、側壁を通る１つ又は複数の開口を有してもよい。側壁における開口は、エッチング液がマイクロキャビティ１１８に到達して第１の犠牲層１１０及び第２の犠牲層１１６を除去することを可能にする。他の実施形態では、第２の犠牲層１１６と、第１の犠牲層１１０と、それら両方とのいずれかの部分は、金属層１２０の側壁を超えてリリース（離型）タブとして延在してもよい。

図１Ｈに、本方法の第８のステップの結果を示す。このステップは、自立したＭＥＭＳデバイス１２２を残すように、パターン形成された犠牲層をウェハの表面から除去することを含む。ある実施形態では、第１の犠牲層１１０及び第２の犠牲層１１６は、ドライプラズマエッチングを用いて除去されてもよい。他の実施形態では、第１の犠牲層１１０及び第２の犠牲層１１６は、同じエッチング液を用いて除去されてもよい。他の実施形態では、第１の犠牲層１１０及び第２の犠牲層１１６は、異なるエッチング液を用いて除去されてもよい。第１の犠牲層１１０及び第２の犠牲層１１６を除去するために使用されるエッチング液は、第１の犠牲層１１０及び第２の犠牲層１１６のパターン形成を行うために使用されたものと同じエッチング液であってもよい。金属層１２０の側壁を通って第１の犠牲層１１０及び第２の犠牲層１１６に向かって、又は直接にリリースタブに向かって、１種類又は複数種類のエッチング液が送られる。

ある実施形態では、犠牲層１１０，１１６の除去は、金属層１２０を通る穴をエッチングして、犠牲層１１０，１１６のうちの１つ又は複数の一部をさらすことにより行われてもよい。この穴は、マイクロキャビティ１１８の上を通るリリース穴を形成するように金属層１２０を通ってもよい。他の実施形態では、金属層１２０のパターン形成は、犠牲層１１０，１１６がマイクロキャビティ１１８の上から側部に向かってさらされるように行われてもよい。他の実施形態では、金属層１２０のパターン形成は、犠牲層１１０，１１６がマイクロキャビティ１１８の側部からさらされるように行われてもよい。

図１Ｉは、本方法の第９のステップの結果を示す。このステップは、ＣＭＯＳ ＢＥＯＬ内において生成されたマイクロキャビティ１１８のシーリングを効果的に行うように、ＩＭＤ又は誘電体層１２２を蒸着することを含む。誘電体層１２２は二酸化ケイ素を含んでもよい。誘電体層１２２は、マイクロキャビティ１１８に対するすべての開口のシーリングを行って、カンチレバーを封止する。理解されるように、マイクロキャビティ１１８の最終的な形状は、その内部に含まれる構造に依存する。マイクロキャビティ１１８が誘電体層１２２内に収まるように、マイクロキャビティ１１８の高さは誘電体層１２２の全高未満である。従って、後の電極配線層のためのプロセスフローを変えることなく、構造内にマイクロキャビティ１１８を形成することができる。マイクロキャビティ１１８を誘電体層１２２内に収めることにより、マイクロキャビティ１１８が存在しなかった場合に行われたものと比較して、誘電体層１２２の上において追加のプロセスを行う必要はない。一部の実施形態では、キャビティは、１つよりも多くの中間層誘電体の高さを必要としてもよい。その後に設けられる金属層は、いかなる障害もなしに上面に延在することができる。

図２Ａでは、基板２０２及び層２０４の両方に対してスパッタエッチングが行われ、このとき、層２０２及び２０４のスパッタリング及び再蒸着を行うことによって表面を適切にコーティングするまでのプロセスの初期段階を実行中においては、層２０６及び層２０８に対してスパッタエッチングが実行されてもよい。結果的に得られる材料は、キャビティ２１０のシーリングを行うために再蒸着され、これにより再蒸着層を形成する。ある実施形態では、層２０４はハードマスク層を含んでもよい。リリース穴の底において、基板２０２に対して局所的なスパッタエッチングが行われる。層２０４の材料に対して、スパッタエッチングが行われてもよい。基板２０２上において、かつ、トレンチ内の層２０６，２０８の側部に沿って、層２０４の材料が再蒸着されてもよい。再蒸着された層２０４の材料に対してスパッタエッチングを行って、キャビティ２１０のシーリングを支援してもよい。このように、キャビティ２１０のシーリングを行うことができる材料は、基板２０２又は層２０４から得てもよく、又は層２０６及び２０８からさえ得てもよい。言い換えると、キャビティ２１０のシーリングを行う材料は、シーリングを開始した時点においてすでに構造内に存在する材料から得られる。ＣＶＤなどの別の蒸着を行うことや、又は、構造とは別のスパッタリング目標などの二次供給源又はガス状の前駆物質からスパッタリングを行うことは、不要である。基板材料は、再蒸着層の要件に適合するように選択可能である。ある実施形態では、基板材料は酸化物を含んでもよい。他の実施形態では、基板材料は、窒化ケイ素、金属、ポリシリコン、及びそれらの組み合わせを含んでもよい。

図２Ｂに示すように、基板２０２から離れた位置にプラズマが存在する。従って、スパッタエッチングに使用されるガスは、外部の目標に向かってではなく、基板２０２に向かって加速されるべきである。このことは、例えばＲＦバイアスが基板２０２に印加されるときに、プラズマに関して負のバイアスを基板２０２に印加することができる場合、装置に対して実施可能である。

スパッタリングガスの一部は、プラズマ中で電離され、基板２０２に向かって加速される。これらの加速された粒子の見通し線上にある材料は、加速された粒子が表面に到達したとき、スパッタエッチング（又はスパッタリング）される。次いで、それらは複数の異なる方向に放出される。放出された粒子のうちの一部は、プラズマに戻るように放射され、他のものは、側壁上及び通路の入口上に再蒸着される。

図２Ｃは、スパッタエッチングの後に再蒸着された材料２１２でシーリングされた複数のキャビティ２１０を示す。基板２０２は、ビアのような構造の底において局所的にスパッタエッチングされている。ある実施形態では、基板２０２は、側壁及び通路２１６に向かって再蒸着されている材料２１４の大部分を提供する。基板材料は、再蒸着された層の要件に依存して選択可能である。

層２０４に対してもまた、スパッタエッチング及び再蒸着が行われる。スパッタエッチングを行う間に生じるイオン衝撃の大部分を受けるのは多層積層の最上層であるので、多層積層の最上層の材料及び厚さの決定は注意深く行うべきである。スパッタエッチングのレートは角度に依存するので、層２０４のコーナーにいくつかのファセット２１４を形成してもよい。これらのファセット２１４は、スパッタエッチングを行う際に、互いにさらに離れるように移動する。しかしながら、ある時点では、それに近接した通路２１６において十分な材料が蒸着されている。所望であれば、層２０４の下において、低いスパッタリングレートを有するエッチング停止層を用いることができる。これは、必要であればエッチング層２０８を除去し、スパッタエッチングを行う間に生じるファセット形成の量を制限する。これはまた、必要であれば、最下層から得られた再スパッタリングされた材料に対する最上層から得られた再スパッタリングされた材料の比を調整するために使用可能である。スパッタエッチングは不活性な雰囲気において実行されるので、キャビティは、蒸着ガスではなく不活性ガスで充填される。

加速度計を実施する本発明の実施形態は、多数の非対称回転スイッチからなり、各スイッチは、懸架部材として機能する複数の捩り素子を備えたプルーフマスとして動作する。各スイッチを捩り脚部に関して非対称にすることにより、慣性負荷（加速度）が、回転の中心（捩り脚部の軸）に関して反作用モーメントを生成することができる。図３において、非対称スイッチの単純な自由体図を示す。

図３を参照すると、アレーにおける１つの加速度計の概略図がある。左側のプルーフマスは、加速度Ａがかかっているとき、捩りバネを中心として自由に回転する。プルーフマスの質量の中心は、回転の中心から所定距離にわたって離れている。右側には接触突起が設けられ、捩り点からの長さｂ及び捩り力Ｆｔのレバーアームに係る復元捩りモーメントが存在する。

図４を参照すると、低圧のガスを内部に含むマイクロキャビティ４０８内に収容されたアレーの加速度計のうちの１つの図がある。電極４０１は、プルーフマスのためのプルアップ電極である。電極４０５は、ランド電極４０４から接点４１０を引くことによって加速度計をリセットできるようにするプルダウン電極である。加速度計の接地（touch down）は、電極４０４と接点４１０との間における接触抵抗を測定することによって検出される。また、捩りバネアーム４０３により、接点４１０及びプルーフマスに対する電気的接触が行われる。デバイスは、犠牲層上に生成された屋根及び壁４０６を有するキャビティに収容される。犠牲層は、リリースチャネル４１１を通じてガスエッチングを行うことによって除去可能である。これらのリリースチャネルに対して、蒸着層４０９でシーリングが行われる。デバイスは、下方のＣＭＯＳチップの中間層誘電体４０７上に設けられ、また、キャビティは、その次に最も高いレベルになる中間層誘電体４１２に埋め込まれる。

図３によれば、プルーフマス（Ｍ）の加速度（Ａ）により、捩りバネの軸に係るモーメントが生じ、これは、捩りバネに蓄積されたモーメントに加わる。スティクション力（静止摩擦力：Ｆｓ）は、対抗するモーメントを生じる。捩り軸に係る単純なモーメントのつりあいによって、スイッチが開のままであるかそれとも閉のままであるかについての以下の条件がもたらされる。次式が成り立つとき、スイッチは開く。

次式が成り立つとき、スイッチは閉じる。

非対称の程度（ａとｂの比）及びプルーフマスのサイズ、それに加えて捩り脚部（Ｆｔ）及び接点付着力（Ｆｓ）の設計は、所望の範囲のセンサを実現するための設計パラメータになる。

小さな加速度を検出するためには、接点付着力（Ｆｓ）の期待値又はその近傍において引き離し力（Ｆｔ）を生じさせるように、捩り脚部を調整することが好適である。この場合、アレーにおけるスイッチの総数のうちの約５０パーセントは、アレー全体が静電的に強制的に閉じられた後で、自発的に解放される（揮発性スイッチとして動作する）。残りの５０パーセントのスイッチは、閉じたままである（すなわち、不揮発性スイッチとして動作する）。５０パーセントという数は、複数のスイッチからなるアレー全体に係る正規分布する値（Ｆｔ）及び（Ｆｓ）の結果である。

例えば、捩り脚部は、図５に示す（Ｆｔ）の分布を有する。図５では、捩りヒンジの変動に起因する接点におけるプルアップ力の分布を示す。この変動は、脚部のエッチング範囲の小さな変動から、スイッチと接点電極との間におけるスペーサの高さの変動から、また、脚部を生成するために使用された金属蒸着の厚さ及び組成の変動から生じる。これらの変動は互いに合成されて、捩り脚部における蓄積された歪みエネルギーの全変動を生じさせ、次いでこれは、脚部が接点に加える力の変動を生じさせる。

接点付着力は、図６に示すものと同様の分布を有する。図６は、接点の形態における変動の結果としての、スティクション力の分布を示す。接点付着力は、接点領域のサイズ及び形状、接点に使用される材料、接点の表面の粗さの結果として変動する。接触を読み取るために使用される電圧値及び／又は電流値は、この変動に寄与する可能性がある。接点の条件を変化させることが、付着力分布を操作するための他の技術として使用されてもよい。

接点の条件を変化させることは、ランド電極と接触させるようにカンチレバーを引き、次いでプルイン電圧をさらに増大させることで、さらに密接に接触するように表面を押しつけることにより、表面の粗さ及び接点の清浄性を変化させることができるプロセスである。これにより、他の表面に付着するある表面上においてより多くの凹凸が生じ、この結果、付着力が増大することになる。また、スイッチの機械的特性と接点表面の付着力との間における差の分布は、より大きな標準偏差を有する正規分布になる。

図７は、付着力の変動及び捩りアームのバネ定数の変動に起因する引き離し力の合成分布を示す。このとき、センサアレーの分解能は、アレーにおけるスイッチの総数で除算された差の分布の幅になる。例えば、１つのスイッチがディジタル検出で（すなわち、閉から開への条件を満たして）１００００±１０００Ｇの衝撃を検出できる分解能を有する場合、すべて同じ条件状態を中心とする１００００個のスイッチは、１００００±０．１Ｇの範囲でＧのレベルを検出できる分解能を有する。

同一に設計されることがないように各カンチレバーの設計を変化させることにより、この分布の幅を制御することもでき、さらにその形状さえも制御することができる。複数の異なるカンチレバー設計からなる範囲全体にわたって設計を行うことにより、分布を例えばより広い正規分布にすることができ、又は、図８Ａ及び図８Ｂに示すような異なる形状の分布にすることができる。図８Ａは、設計されたＦｔの分布を示す。図８Ｂは、設計変化を含むＦｓ−Ｆｔの分布を示す。

図８Ａのトレースは、カンチレバーのアレーに対する設計変化によって生成される可能性がある、引き離し力の分布関数の例を示す。図８Ｂの曲線は、捩り引き離し力の設計された変化を考慮し、さらに、製造プロセスにおける通常の変動に起因した捩り力のランダム変動と、動作時に接触及び非接触の間で切り換わるカンチレバーの領域における表面の形態の変動に起因した付着力エネルギーのランダム変動とを考慮した、引き離し力の分布を示す。

いくつか説明した変動源のすべては、時間不変であり、アレー又は集合の製造中に生成される。接点付着力の変動の一部は時間的に変化するが、この場合、実際のサンプリングされた分解能は理論値よりも低くなる。時間的に変化する可能性がある変動の例として、接触条件がある。接点の経年変化もこの変動に寄与する可能性がある。

第１の動作実施形態では、複数のスイッチからなるアレーは、サンプル期間の開始時において閉状態に設定され、その後、サンプル期間の終了時において再び読み出される。アナログ慣性入力信号における対象周波数のうちの最高周波数よりも高いレートでサンプリングを行うことにより、複数の異なる時間区間において測定された加速度を示す図９に示すように、入力の正確な表現を行うことができる（サンプル及びホールド技術）。

スイッチアレーの出力は常にディジタル信号であり、その特性により、自動的なアナログ／ディジタル変換が行われる。表１に、この変換の例を示す。

［表１］
――――――――――――――――――――――――――
タイム 開いた 閉じた ディジタル差
スタンプ スイッチ スイッチ （一万個の
（ＤＴ） の百分率 の百分率 スイッチ）
――――――――――――――――――――――――――
１ ５０％ ５０％ ０
２ ６０％ ４０％ ２０００
３ ６６％ ３４％ ３２００
４ ４９％ ５１％ −２００
５ ３８％ ６２％ −２４００
――――――――――――――――――――――――――

製造時の最終テストにおけるディジタル応答の較正が必要とされてもよいが、電源投入時に現地での自己較正も容易に行われる。より広い範囲の加速度が必要である場合、アレーのセクションにバイアスを印加して、捩り脚部、接触領域、又は他の設計パラメータのうちの任意のものにおける変化により非対称性を増大させることを用いて、これにより差の分布を人為的に広げることが可能である。感度を向上させるために、スイッチの個数を増大させることを使用可能である。スイッチアレーを用いて異なる付着力分布のサブサンプリングを行うこの基本技術を拡張して、プルイン電極上の電圧をサンプリングすることによってアナログ電圧を入力信号として測定することができる。

アレー加速度計を実施する本発明の代替の実施形態は、前の実施形態のものと同じ設計を有するが、ただし、各スイッチはオフ状態に保持される。この実施形態の優位点は、付着力エネルギーの分布がもやは存在せず、このため分布を狭くできるということにある。このとき、プルイン電圧によって生じた追加の静電気力（ＦＥ）が調整電極に印加されて、カンチレバーは切り換えられる直前の状態にされる。この時点で、チップに小さな加速度がかかったとき、カンチレバーは切り換わる。また、アレーターンオン電圧の分布に起因して、切り換わるスイッチの個数は、加速度のレベルの尺度になる。次式が成り立つとき、スイッチは閉じる。

この場合、加速度が負（すなわち上向き）であるとき、カンチレバーは切りかわる。次式が成り立つとき、スイッチは開のままである。

電圧が印加されていないとき、カンチレバーは、本質的に放物線形状を有するエネルギー井戸の中に存在している。変位が小さいとき、捩り復元力は変位角度に線形に依存する。接点４１０が図４の右側のランド電極４０４に達するまで捩りカンチレバーを移動させるのに十分なほど、加速度は大きくなければならない。この接触が生じたとき、付着力はカンチレバーをオン状態に維持し、ここで抵抗が測定され、カンチレバーは切り換えられたといえる。次いで、このカンチレバーは、左側のアームの下の電極（図４の電極４０５）に印加される電圧により静電的にリセットされることが可能である。こうしてカンチレバーはリセットされ、次の加速力を測定することができる。

これらの小型のカンチレバーは小さな質量を有するので、静電的な切り換え時間を非常に速くすることができ、カンチレバーは２００ｎｓでリセットできるようになる。このオフ時間は、測定することが必要になりうる大部分の機械的振動周波数に比較して非常に小さい。カンチレバーを接地することと、図４に示す電極４０１にプルアップ電圧を印加することとを行って、追加の静電気力を加えることにより、カンチレバーは回転され、これにより、カンチレバーがランド電極に接触される前にカンチレバーが加速される距離が小さくなる。このように、カンチレバーの感度は電気的に制御可能である。プルアップ電極とカンチレバープルーフマスとの間において定電圧差が存在する場合、電界が増大するので、カンチレバープルーフマスがプルアップ電極に接近するとき、引力は増大する。捩りアームからの復元力は、この距離に線形に依存するので、このプルアップ電圧はまた、復元力を効果的に減少させる。これにより、プルーフマスの運動は、外部からかかる同じ加速度に関して増大し、このことは、また、個別の加速度計の感度を向上させ、又は代替として、電極４０１上のプルアップ電圧がカンチレバーのバネ定数を削減するということができる。

長さＬ及び幅ｗと間隙ｄ０とを有するカンチレバーに力がかかる単純なモデルであって、距離ｘにわたって移動させ、カンチレバーのバネ定数ｋを有するモデルを、次式によって与える。

ここで、Ｖは、電極４０１に印加される電圧である。これは、次式の実効バネ定数を生じる。

電極４０１にかかる電圧の大きさを増大させることは、カンチレバーの実効バネ定数を減少させ、これにより、加速度に対する感度を増大させ、また、カンチレバーをランド電極に近接するように移動させる。このため、切り換えが発生する前に必要な移動が少なくなる。

このモードで動作することの優位点は、時間又は切り換えに依存した付着力の変化が、感度の変化を生じさせないということにある。デバイスは２つの方法で動作可能である。

第１の方法では、プルイン電圧が印加されると、カンチレバーのうちの半分がプルイン状態になり、次いで加速度がかかると、追加のカンチレバーがオンになる。このとき、切り換えの個数が記録され、すべてのカンチレバーがリセットされてプルイン状態にされ、これによりカンチレバーのうちの半分がオンにされる。次いで、カンチレバーは引き離され、そのうちの半分はプルイン状態にされる。このプロセスは、前述したものと同じサンプル及びホールド技術において連続的に繰り返される。まず、加速度がかかっていないときにカンチレバーのうちの半分をオンに切り換えるために必要な電圧は、製造プロセスの間に確かめられ、この電圧はチップ上に格納される。

第２の方法では、すべてのカンチレバーがプルイン状態にされ、それぞれのしきい値のログが記録される。次いで、すべてのカンチレバーは再びプルイン状態にされ、それぞれのしきい値シフトが再び測定される。このとき、しきい値電圧の合計シフトは加速度の尺度であり、これは、１つのカンチレバーが測定できる精度よりも√（Ｎ）倍すぐれた精度で測定可能である。

上述の技術は、カンチレバーが非常に高いレートで切り換わることを必要としているが、１〜１０ｋΩになりうるオン状態の抵抗と１０ＭΩよりも高くなるオフ状態の抵抗との間の抵抗の変化を用いて検出を行っているので、測定感度は非常に高い。このような抵抗の変化は、非常に容易に、１００ｎｓで測定可能である。このことは、カンチレバーの状態の測定及びリセットを２００ｎｓ未満で実行し、１ＭＨｚを超える帯域幅をもたらすことができるということを意味する。測定が必要な大部分の機械的加速度が１０ｋＨｚ未満である場合、これによれば、１００倍以上の加速度を測定することができ、さらに、少なくとも１０倍の感度の向上をもたらすことができる。

本発明の他の実施形態、すなわち、相対的に大型の１つのカンチレバーではなく相対的に小型の複数のカンチレバーからなるアレーを用いて加速度を測定する実施形態は、すべてのプルーフマスと、それらの下における電極１などのすべての電極との間の容量の変化を測定することである。このことは並列なＮ個の容量を加算することであり、これにより、容量はＮ倍大きくなる。測定の原理的な限界は、カンチレバーの熱的振動によってもたらされる。このことは、大型の加速度計の場合に成り立ち、また、並列に動作するＮ個の小型のカンチレバーの場合にも成り立つ。カンチレバーの運動は、プルーフマスと固定電極との間における容量の変化を用いて検出される。容量は間隙の変化に線形に依存するので、容量の変化から運動を導出可能であり、従って加速度も導出可能である。単一の大型のカンチレバーとして使用される差動容量検出回路は、並列な複数のキャパシタとして測定されるＮ個の小型のカンチレバーにも同様に使用可能である。

加速度計の感度の原理的限界のうちの１つは、振動モードの熱活性化によってもたらされる。平均二乗力ノイズは√（４ｋ_ＢＴＢ）によって与えられる。ここで、Ｂは、バネダッシュポットモデルの減衰項である。これは、共振周波数ω_０（これは、Ｋがバネ定数であり、ｍがカンチレバーの質量であるとき、Ｋ／ｍに等しい）と、クオリティファクタＱ（これはｍω_０／Ｂによって記述される）とに関して記述することができる。変位は、加速度に比例し、共振周波数の二乗に反比例する。すなわち、ｘ＝ａ／ω_０ ^２が成り立つ。従って、ブラウン運動ノイズは、次式によって与えられる加速度ノイズをもたらす。

スクイーズフィルム減衰によって設定された２０ｋＨｚの共振周波数、２×１０^−１０ｋｇの質量、及びＱ＝５を有する単一の大型のカンチレバーの場合、感度は５×１０^−３ｍ／（ｓ^２√（Ｈｚ））になる。

長さＬ、幅ｗ、及び厚さｔを有する単純なカンチレバーの場合、次式のように書き直すことができる。

この式をａ_ＲＭＳの式に入れると、ａ_ＲＭＳについて次式を得る。

幅ｗ_１及び長さｂを有するプレートの場合、一端についての慣性質量モーメントｉは、（１／６）ｍｂ^２によって与えられる。捩りアームを通過する回転軸についてのプルーフマスの慣性質量モーメントを、（１／６）ｍｂ^２により近似することができる。

長さＬ、幅ｗ_２、及び厚さｔ_２を有するビームからなる、２つの捩りバネのうちの１つに係るバネ定数は、次式になる。

ここで、Ｇは、剪断弾性係数（ＴｉＮの場合１１９Ｇ Ｐａである）である。結果的に得られる、回転中心についての回転共振周波数は、次式になる。

ここで、各側に１つずつ、合わせて２つの捩りアームが存在する。

後に定義するデバイスの上面図に関して、Ｌ＝４ミクロン、ｗ_２＝０．５ミクロン、及びｔ_２＝３０ｎｍの寸法を用いることができる。プルーフマスの場合、厚さｔ＝０．５ミクロン、幅ｗ＝４ミクロン、プルーフマスの長さｂ＝４ミクロンである。これらの値を用いる場合、共振周波数は１．６ＭＨｚになる。プルーフマスの質量は、次式を用いるとき、４．４×１０^−１４ｋｇになる。

これによれば、Ｑ＝５の場合に、０．８７ｍｓ^−２／√（Ｈｚ）の加速度に係る熱ノイズがもたらされる。これらの値をわずかに変化させ、Ｌ＝４．５ミクロン、ｗ_２＝０．３５ミクロン、及びｔ_２＝３０ｎｍにする。

厚さｔ＝０．５ミクロン、幅ｗ＝４ミクロン、及びプルーフマスの長さｂ＝５ミクロンを有するプルーフマスの場合、プルーフマスの質量が６×１０^−１４ｋｇであるときに、６１８ｋＨｚの共振周波数を得る。これによれば、０．５ｍｓ^−２／√（Ｈｚ）の加速度に係る熱ノイズがもたらされる。

図１１は、２つの捩りサイドアーム１１０３を備え、図の左側に大型のプルーフマス１１０２を備えた捩りカンチレバーの上面図である。ランド接点１１１０は右側にある。これは１つのカンチレバーに係るものである。Ｎ個のカンチレバーの場合、これは√（Ｎ）倍に向上する。前述した単一の大型の加速度計の例は、４５０ミクロン×４５０ミクロンのオーダーの寸法を有する加速度計に係るものである。デバイスを１０×８の領域に収めることができれば、このような領域に２０００個のデバイスを収めることができる。このことは、バイアス電圧が印加されていないとき、本発明のアレーではノイズレベルが２倍に大きくなることを意味する。

最後に、プルイン電圧を印加して切り換え点に近づけることができる。これにより、カンチレバーのポテンシャルの極小は（前述のように）さらに浅くなり、このことは、さらに、共振周波数を低下させ、また、同じ感度を達成しながら加速度ノイズを低下させる。

このように、設計及び動作によって、共振周波数は２００ｋＨｚに低下され、各カンチレバーの加速度ノイズは、０．１ｍ／（ｓ^２√（Ｈｚ））にされるか、又は、カンチレバー毎に、１０ｍｇ／√（Ｈｚ）にされる。ｘ＝ａ／ω_０ ^２を用いるとき、１ｎｍの最大ノイズ変位がもたらされる。３０ｎｍの間隙が存在する場合、これにより、デバイスの電源がオフであるときに、取り扱い可能な最大加速度として３０ｇがもたらされる。

カンチレバーの厚さ、長さ、及び幅の寸法をβだけ変化させるとき、１つの大型のカンチレバーを相対的に小型のβ^２個のカンチレバーで置き換えることができ、各カンチレバーの加速度ノイズ又は最小感度は、次式に従って増大する。

ただし、カンチレバーの個数はβ^２に従って増大するので、加速度ノイズは係数βで平均化されることが可能である。従って、１つの大型のカンチレバーの寸法を変化させて、相対的に小型のＮ個のカンチレバーにすることにより、平均加速度ノイズは次式のように増大することになる。

相対的に小型の間隙の場合のスクイーズフィルム減衰の損失によって、印加電圧によってモードを柔らかくすることによって、及び、捩りセンサの設計を変化させることによって、クオリティファクタが向上されると期待されるので、このように感度が寸法の変化に依存することは部分的に相殺することができる。

カンチレバーの下の間隙の寸法を変化させることより、相対的に低い電圧を用いて同じ電解を生成することができ、これにより、本来のＣＭＯＳ電圧と電気的に統合することが容易になる。

相互に組み合った指状の容量検出部に接続された典型的なプルーフマスカンチレバー加速度計は、次式で与えられる容量を有する。

ここで、ｙは変位であり、Ｇ_０は、指状部分の間における間隙（約１ミクロン）である。捩りデバイスの容量の推定値は、Ｃ＝εｗＬ／Ｇを設定することと、カンチレバーに沿って線形に変化した後の間隙Ｇ＝ｄ_０＋ｙ×ｘ／Ｌを推定することとによって決定される。長さに沿って積分することにより、先端の変位ｙの関数としてのカンチレバーの合計容量を次式により得る。

本明細書で提案する寸法を有するカンチレバーアレーデバイスの場合、２０００ｗＬε_０／ｄ０になる。ここで、ｗはカンチレバーの幅であり、Ｌは長さであり、ｄ０は間隙である。ｗ＝５ミクロン、Ｌ＝５ミクロン、及びｄ＝３００ｎｍであるとき、次式の合計容量を得る。

これは、標準的な加速度計よりも５倍大きい。従って、各カンチレバーについて次式が得られる。

１ｎｍの変位をもたらす熱ノイズが存在し、また、これを２倍にする可能性がある、熱的に生成された電気的ノイズも存在し、このため、１つのカンチレバーについて、検出可能な最小容量は（１／３０）０．６ｆＦになる。又は、Ｎ＝２０００個のカンチレバーを用いるとき、これは１ａＦになる。指状の容量検出部を有する単一の大型のカンチレバーについての推定値は、容量ノイズについて１ａＦ／ｎｍの値をもたらし、これは複数の加速度計からなるアレーに一致する。

容量は差動技術を用いて測定される。垂直変位の場合、図４のプルーフマス４０２と最上部の電極４０１との間における容量が１つのキャパシタになり、他のキャパシタは、プルーフマスと最下部の電極４０５との間における容量である。領域及び間隙を適切に設計することによりこれら２つの容量が同じ値を有することを保証することにより、ブリッジ回路におけるこれら２つの間における小さな差を測定する。

図１２において、Ｃ１は、プルーフマス４０２と最上部の電極４０１との間における容量であり、一方、Ｃ２は、プルーフマスと最下部の電極４０５との間における容量である。４０５に正の電圧がかかり、４０１に負の電圧がかかるとき、出力Ｖｏは平衡して０になる。このとき、出力は、キャビティにおけるプルーフマスの位置の変化に単に比例する。

複数のカンチレバーからなるアレーに対するノイズの寄与を見ると、複数のカンチレバーからなるアレーの加速度計の感度が同じ領域の単一の微小機械としてつくられたデバイスと同じになるという原理上の物理的限界は存在しないということがわかる。本発明によれば、加速度計などの複数のＭＥＭＳデバイスを既存のＣＭＯＳチップ上に組み込むことができるようになるので、デバイスをスタンドアロンのチップとして１０倍大きくすることになるボンディングパッド及び電気回路からなるすべての周辺部分に関連付けられた空間を大幅に節約する。

２層の電極配線を使用し、また、捩りバネの一端における吊り下がった垂直のプルーフマスを使用することにより、本デバイスを３Ｄ加速度計にすることができる。これは質量中心を支点の上にシフトさせ、これにより、横方向の加速度がかかったとき、カンチレバーの一端において垂直運動を生じさせる。アレーのうちの１／３は、カンチレバーのうちの他の１／３に対して、回転軸のまわりにおいて直角にされる。のこりの１／３は、プルーフマスが平面内にあるように平坦にされる。このとき、ｘ方向の加速度は、ｙ軸のまわりに回転軸を有するカンチレバーであって、平面内にプルーフマスを持たないカンチレバーのみを回転させる。ｘ軸のまわりに回転軸を有するカンチレバーであって、平面内にプルーフマスを持たないカンチレバーは、ｘ軸に沿った加速度によって影響を受けることはない。平面内に存在しない質量を持たないカンチレバーは、横方向の加速度によって影響を受けることはない。

図１３は、アレーからの小型の加速度計の例であり、これは、基板に平行なｘ−ｙ平面における加速度に対して高い感度を有する。この加速度計は、プルアップ電極１３０１、プルダウン 電極１３０５、プルーフマス１３０２、捩りアーム１３０３、ランド接続点１３１０、標準的なバックエンド電極配線の中間層ビア１３１４、中間層誘電体１３１５、標準的なバックエンドＣＭＯＳプロセスの電極配線層１３１３、及び、次の中間層誘電体１３１６を含む。

本発明の優位点は、現在の要件では個別にパッケージングされているのとは対称的に、半導体プロセスのＢＥＯＬに完全に一体化してパッケージングできるということと、各スイッチのサイズが小さいことによるノイズ耐性とにある。アレーにおける各スイッチは、単一の大型のＭＥＭＳデバイスに比較して高い共振周波数を有し、このため、低周波数の振動ノイズから受ける影響が小さい。他の優位点は、サンプリングされた切り換えのカウント値（ディジタル）が入力信号の大きさ（アナログ）を表すように、一体化されたアナログ／ディジタル変換にある。他の優位点は、バックエンドに組み込み可能であり、かつ、別個のパッケージを必要としないので、競合するソリューションよりも減少したコストにある。他の優位点は、バックエンドのプロセスを行う際に封止されることが可能であるので、デバイスを標準的なＩＣと一体化できるということを含むが、このことは、既存の相対的に大型の単一のＭＥＭＳデバイスでは不可能である。

キャパシタを形成するＭＥＭＳスイッチを小さくすることによって、単位面積あたりの復元力を大きくすることができる。これは、カンチレバーが短くされるにつれてカンチレバーの復元力は大きくなるからである。接点における単位面積あたりの復元力が増大すると、キャパシタ信号ラインに印加される高いＲＦ信号によって生じる不要な切り換えの防止に役立つ。ＡＣ電圧が印加されると、平均引力が非常に高くなる可能性がある。相対的に大型のＭＥＭＳスイッチにより切り換えられるキャパシタは、より容易にプルイン状態にされる。また、ＲＦ電力が印加されたときにキャパシタをランド電極から引き離すことが可能であるということは重要である。相対的に小型のＭＥＭＳスイッチにおける単位面積あたりの引き離し力が増大すると、このことに役立つ。

それに加えて、単一の大型のスイッチではなく、相対的に小型の複数のスイッチを有することにより、デバイスの寿命が延びる可能性がある。具体的には、複数のスイッチが存在するとき、少なくとも１つのスイッチが動作し続ける限りは、相対的に小型の複数のスイッチのうちの１つ又は複数が機能しなくなっっても、デバイスはなお機能する可能性がある。しかしながら、単一の大型のスイッチが使用されるとき、いったんスイッチが機能しなくなると、デバイスは動作不能になる。このように、相対的に小型の複数のスイッチが使用されるとき、デバイス性能が向上するだけではなく、デバイスの寿命が延びる可能性もある。

ＲＦ電力が印加されたときにＭＥＭＳキャパシタをオフに切り換えられるようにするという課題を解決するために、相対的に大型の複数のＭＥＭＳ ＲＦキャパシタデバイスは分圧器を導入する必要があるが、これは設計を複雑化し、製品のコストを増大させる。キャパシタを小型化して、単位面積あたりの引き離し力を増大させることにより、この課題は解決される。

各ＭＥＭＳキャパシタが小さくされるので、それはより小さな質量を有し、また、より高速に切り換え可能になる。これにより、より高速な応答時間と、結果的に得られるＲＦ信号をより高速に調整する能力とがもたらされる。通常のＭＥＭＳ可変キャパシタを用いる場合、カンチレバーとＲＦ信号ラインとの間における間隙を制御することにより、容量をを制御することができる。結果的に得られるキャパシタは、完全にオンへの切り換えが行われ、次いでＭＥＭＳカンチレバーがＲＦ信号ライン上の誘電体層と接触するときに、カンチレバーの機械的振動に関連付けられたノイズを有するが、これは、ディジタル可変キャパシタを用いる場合には存在しない。

キャパシタを、相対的に小型の複数のキャパシタからなるアレーに分割することにより、結果を向上させることができる。この理由は、複数のディジタルキャパシタからなるアレーのうちの１つのＭＥＭＳデバイスが切り換えられていない場合、アレーはなお、仕様に関してわずかにシフトした可変キャパシタをもたらすことにある。相対的に大型の１つのデバイスを用いる場合、点状の欠陥で生じた問題がデバイス全体を動作不能にし、結果として容量変化をまったく生じさせない可能性がある。

カンチレバーを小さくすることにより、複数のデバイスをキャビティ内において相互接続することができ、このことは、浮遊容量及び電磁界を制御可能にすることを保証する。キャパシタは相対的に小型の複数のカンチレバーからなるアレーに分割されているので、アレーの形状において設計上の大きな自由度が存在する。ＲＦラインと接地ラインとの中間に長くかつ狭いアレーを設けることにより、漂遊電磁界からの不要な結合を低下させることに役立つといえる（すなわち、アレーはストリップライン構成に収めることができる）。このことは、単一のキャパシタを用いた場合には、単一のＭＥＭＳカンチレバーキャパシタを設計する際のアスペクト比においてあまり大きな自由度を持たないので、非常に困難になる。

図１４は、制御電極１４０２及びＲＦ電極１４０４の上面図である。図１５は、ＲＦライン１５０４の上に４つの支持アーム１５０２を有するカンチレバー１５０６の上面図である。カンチレバー１５０６は、接地への経路をもたらし、また、ＲＦライン１５０４及び制御電極の上に図示されている。制御電極は第１及び第２の電極として機能する一方、ＲＦライン１５０４は第３の電極として機能する。カンチレバー１５０６は、ＲＦライン１５０４から第１の距離にわたって離れた位置から、ＲＦライン１５０４から第２の距離にわたって離れた第２の位置へ、回転又は移動する。第１の距離は第２の距離よりも大きい。ＲＦライン１５０４と接地されたカンチレバー１５０６との間における距離は、容量を生じさせる。ＲＦライン１５０４と接地されたカンチレバー１５０６との間における距離が小さくなるほど、容量は大きくなる。

図１６は、ＲＦ電極に沿って配置された複数のＭＥＭＳキャパシタの上面図である。ＲＦ電極は、ラベル「ＲＦ」が付与され、単一のキャビティに包含させることが可能である。ラベル「ＣＮＴ」が付与された２つの制御電極も存在する。個別のＭＥＭＳキャパシタは、１つの共通のＲＦ電極と複数の共通の制御電極とを用いる。ラベル「ＧＮＤ」が付与された支持アームは接地に接続される。このＲＦ−ＧＮＤ構成は、電磁界をキャビティの内側に閉じこめるコプレーナ構造を実現し、漂遊効果を最小化する。図１６に示すように、共通のＲＦラインにそれぞれ隣接した複数のカンチレバーが存在する。それに加えて、第１及び第２の電極と呼ぶことができる２つの制御電極が存在する。複数のカンチレバーは、ＲＦラインから第１の距離にわたって離れた位置と、ＲＦラインから第２の距離にわたって離れた位置との間において、回転又は移動する。接地されたカンチレバーがＲＦラインから離れた距離は、容量を決定する。

図１６に示すように、構造全体にわたって共通の第１の電極、第２の電極、及びＲＦラインが存在する。複数のカンチレバーは、共通の第１の電極、第２の電極、及びＲＦ電極を共用する。それに加えて、複数のカンチレバー及び複数の電極は、集合的に、１つのディジタル可変キャパシタとして機能し、デバイス構造内において単一のキャビティに包含されてもよい。例えば、ディジタル可変キャパシタは、ディジタル可変キャパシタの下方からキャビティ及びディジタル可変キャパシタの上の場所までの電気的接続がつくられるように、ＣＭＯＳデバイス内のキャビティ内に組み込まれてもよい。

図１７Ａ〜図１７Ｃは、ある実施形態に係るＭＥＭＳキャパシタスイッチ１７００の、非接触状態、ダウン状態、及びアップ状態における概略断面図である。図１７Ａ〜図１７Ｃにおいて、スイッチ１７００は、複数の接地電極１７０２と、第１のプルダウン電極１７０４と、ＲＦ電極１７０６と、第２のプルダウン電極１７０８と、プルダウン電極１７０４、１７０８、及びＲＦ電極１７０６の上に形成された絶縁層１７１６と、プルアップ電極接続１７１０と、プルアップ電極１７１８の上に形成された絶縁層１７１２と、カンチレバー１７１４とを有する。ある実施形態では、絶縁層１７１２，１７１６は酸化物を含んでもよい。図１７Ａにおいて、カンチレバーは、電極１７０４、１７０６、１７０８の上の酸化物層１７１６から離れ、かつ、プルアップ電極１７１８の上に形成された酸化物層１７１２から離れた、非接触状態の位置にある。

図１７Ｂにおいて、カンチレバー１７１４はダウン状態にあり、ここでは、カンチレバー１７１４は、電極１７０４、１７０６、及び１７０８を覆う絶縁層１７１６と接触している。カンチレバー１７１４は、絶縁層１７１６によって、ＲＦ電極１７０６から小さな距離にわたって離れ、従って、カンチレバー１７１４が接地され、かつ、ＲＦ電極１７０６が高周波的にホットの状態にあるので、大きな容量が存在している。カンチレバー１７１４がアップ状態にあり、かつ、プルアップ電極１７１８の上に形成された絶縁層１７１２と接触しているとき、ＲＦ電極１７０６と接地されたカンチレバー１７１４との間に大きな距離が存在する。従って、図１７Ｃの場合には、図１７Ｂと比較して、小さな容量が存在している。スイッチ１７００は、２つの状態を有する相対的に小型の各キャパシタを備えたディジタル可変キャパシタになる。第１の状態では、カンチレバー１７１４は引き下げられて、ＲＦ電極１７０６の上の薄い絶縁層１７１６に接触させられている。第２の状態では、カンチレバー１７１４は引き上げられて、プルアップ電極１７１８を覆う酸化物層に接触させられている。その容量は次式によって与えられる。

ここで、Ａは、ＲＦラインとカンチレバーとの間の重なりあう面積であり、εは、誘電率であり、ε_０は、ＲＦラインとカンチレバーとの間の材料の比誘電率である。ｄは、カンチレバーとＲＦラインとの間における距離である。ある実施形態では、ｄは約０．２ミクロンから約１．０ミクロンまでの間である。他の実施形態では、ｄは約１００ｎｍから約１ミクロンまでの間である。ある実施形態では、デバイスが配置されるキャビティは、約２０ミクロンから約３０ミクロンまでの間である少なくとも１つの寸法（すなわち、長さ、幅、又は高さ）を有する可能性がある。他の実施形態では、キャビティは、最大で約３００ミクロンまでの少なくとも１つの寸法を有する可能性がある。ある実施形態では、キャビティは、約１４０ミクロンから約１５５ミクロンまでの間である少なくとも１つの寸法を有する可能性がある。約３０ミクロンよりも大きな少なくとも１つの寸法を有するキャビティでは、キャビティの屋根を支持するために、キャビティにおいて支持ポストが設けられてもよい。一部の実施形態では、支持ポストが設けられなくてもよい。

キャパシタとして機能するために、プルダウン電極１７０４、１７０８は、第１の電圧を印加することができる。ある実施形態では、プルダウン電極１７０４、１７０８は、同じ電圧を印加することができる。それと同時に、プルアップ電極１７１８は、第１の電圧とは逆の第２の電圧を印加することができる。このように、カンチレバー１７１４はプルダウン電極１７０４、１７０８によってプルイン状態にされ、プルアップ電極１７１８によって遠ざけられるので、カンチレバー１７１４は、絶縁層１７１６ に接触するように引き下げられることが可能である。同様に、電圧を逆に印加することにより、絶縁層１７１２と接触する位置にカンチレバー１７１４を移動させることができる。

図１６に示すように、ディジタル可変キャパシタとして動作するとき、複数のカンチレバーは、接地に接続され、かつ、ＲＦ電極及び１つ又は複数のプルダウン電極の上に配置される。１つ又は複数のプルアップ電極も存在する。カンチレバーは２つの状態の間で変動する。第１の状態では、カンチレバーはＲＦ電極から小さな距離にわたって離れている。第２の状態では、カンチレバーはＲＦ電極から大きな距離にわたって離れている。接地されたカンチレバーがＲＦ電極と直接に接触することはない。容量を生成するのは、ＲＦ電極と接地されたキャパシタとの間における間隔である。

少数の相対的に大型のキャパシタではなく、多数の小型のキャパシタを有することの優位点は、相対的に小型の寸法を有するキャパシタをつくることができ、このため、それらを、通常のＣＭＯＳプロセスに係るバックエンド電極配線層のキャビティに収容できるということにある。それらが過度に大きくつくられた場合には、キャビティも過度に大きくなり、それらは、キャビティの屋根における残留応力により、上又は下に屈曲することになる。この問題は、１ミクロンよりも厚い層を用いることにより解消されるが、標準的なバックエンドプロセスでキャビティのプロセスを行うことが大幅に困難になる。従って、このことはコストを増大させる。

以上、本発明の実施形態について説明したが、本発明の基本的な範囲から離れることなく、本発明の他の実施形態及び別の実施形態を実施することもできる。本発明の範囲は、添付の特許請求の範囲によって決まる。

Claims (20)

1. 基板と、
   複数の層と、
   複数の微小電気機械デバイスとを備えたデバイス構造であって、
   上記複数の層は上記基板上に形成され、上記複数の層のうちの第１の層は、上記構造内において上記基板と上記複数の層との間に形成された１つ又は複数のキャビティの境界になり、
   上記複数の微小電気機械デバイスは、上記基板上であって、上記１つ又は複数のキャビティのそれぞれの内部に配置されたデバイス構造。
2. 上記１つ又は複数のキャビティのうちの少なくとも１つ内に設けられ、上記複数の微小電気機械デバイスの上で上記第１の層に接続されたプルアップ電極をさらに備えた請求項１記載のデバイス構造。
3. 上記基板から、上記１つ又は複数のキャビティの上に配置された１つ又は複数の層までのビア接続をさらに備えた請求項２記載のデバイス構造。
4. 上記１つ又は複数のキャビティのうちの少なくとも１つは、所定の長さ、所定の幅、及び所定の高さを有し、上記長さ又は幅のうちの少なくとも１つは約２０ミクロンから約３０ミクロンまでの間である請求項３記載のデバイス構造。
5. 上記１つ又は複数のキャビティ及び複数の微小電気機械デバイスは相補型金属酸化物半導体内に組み込まれる請求項１記載のデバイス構造。
6. 上記複数のデバイスのうちの第１のデバイスは、上記複数のデバイスのうちの第２のデバイスのものとは異なる設計を有する請求項１記載のデバイス構造。
7. 上記デバイス構造は、
   第１の電極と、
   第２の電極と、
   複数のカンチレバーとをさらに備え、
   上記複数のカンチレバーはそれぞれ、上記第１の電極に接触した位置から、上記第１及び第２の電極の両方から離れた位置、及び、上記第２の電極に接触した位置へ移動可能である請求項１記載のデバイス構造。
8. 上記デバイス構造はディジタル可変キャパシタである請求項７記載のデバイス構造。
9. 上記デバイス構造は第３の電極をさらに備え、上記複数のカンチレバーのそれぞれは上記第３の電極に接続されている請求項８記載のデバイス構造。
10. １つ又は複数のキャビティと、上記１つ又は複数のキャビティのそれぞれの内部に配置された複数のデバイスとを有するデバイス構造を用いる方法であって、上記方法は、
    第１の電気的バイアスを１つ又は複数のランド電極に印加して、上記複数のデバイスを、上記１つ又は複数のランド電極から離れた第１の位置から、上記１つ又は複数のランド電極に接触した第２の位置に移動させることと、
    加速度を加えることにより、上記複数のデバイスのうちの１つ又は複数を移動させることと、
    上記加速度を加えた後に、上記１つ又は複数のランド電極を接触したままであるデバイスの個数を検出することと、
    第２の電気的バイアスを上記複数のランド電極に印加して、上記複数のデバイスを上記第２の位置に移動させることとを含む方法。
11. 上記検出することは、上記１つ又は複数のランド電極と対応するデバイスとの間における電気的連続性の有無を検出することを含む請求項１０記載の方法。
12. 上記複数のデバイスは、
    捩りバネと、
    上記捩りバネに接続され、上記捩りバネのまわりに回転可能なプルーフマスと、
    上記プルーフマスとは反対において上記捩りバネに接続された抵抗接触とを備え、
    上記デバイス構造は、上記プルーフマスの上に配置されたプルアップ電極と、上記プルーフマスの下に配置されたプルダウン電極とのうちの１つ又は複数をさらに備え、
    上記方法はさらに、上記プルアップ電極及び上記プルダウン電極のうちの１つ又は複数に電気的バイアスを印加することを含み、上記電気的バイアスは、上記複数のデバイスと上記複数のランド電極との間におけるスティクション力を上回るのに十分な大きさを有する請求項１１記載の方法。
13. 上記方法は、上記複数のデバイスのうちの１つ又は複数にプルアップ力をかけることをさらに含み、
    上記プルアップ力は、上記複数のデバイスのすべてを上記ランド電極に接触した状態から移動させるのに十分な大きさを有し、
    プルアップ力をかけることは、上記複数のデバイスのうちの１つ又は複数を移動させることとは別個に行われる請求項１０記載の方法。
14. 上記複数のデバイスは、
    捩りバネと、
    上記捩りバネに接続され、上記捩りバネのまわりに回転可能なプルーフマスと、
    上記プルーフマスとは反対において上記捩りバネに接続された抵抗接触とを備え、
    上記デバイス構造は、上記プルーフマスの上に配置されたプルダウン電極と、上記プルーフマスの下に配置されたプルアップ電極とのうちの１つ又は複数をさらに備え、
    上記検出することは、さらに、上記プルーフマスと、各デバイスに係る上記プルダウン電極及び上記プルアップ電極のうちの一方との間の容量の変化を測定することを含む請求項１０記載の方法。
15. 上記１つ又は複数のキャビティは、１つ又は複数のデバイスを内部にそれぞれ有する複数のキャビティを含む請求項１０記載の方法。
16. キャビティ内に形成された複数の微小電気機械デバイスを有するディジタル可変キャパシタを動作させる方法であって、上記方法は、
    複数のカンチレバーを、ＲＦ電極から第１の距離にわたって離れた第１の位置から、上記ＲＦ電極から第２の距離にわたって離れた第２の位置に移動させることを含み、上記第１の距離は上記第２の距離よりも大きく、
    上記複数のカンチレバーを上記第１の位置に移動させることと、
    上記複数のカンチレバーを、上記ＲＦ電極から第３の距離にわたって離れた第３の位置に移動させることを含み、上記第３の距離は上記第１の距離よりも大きい方法。
17. 電気的バイアスを１つ又は複数の第１の電極に印加して、上記複数のカンチレバーを上記第１の位置から上記第２の位置に移動させることをさらに含む請求項１６記載の方法。
18. 電気的バイアスを１つ又は複数の第２の電極に印加して、上記複数のカンチレバー上記第３の位置に移動させることをさらに含む請求項１７記載の方法。
19. 上記複数の微小電気機械デバイスは並列に動作する請求項１８記載の方法。
20. 上記複数の微小電気機械デバイスは並列に動作する請求項１６記載の方法。

Images