FR3005204A1 - Dispositif capacitif commutable integre - Google Patents

Dispositif capacitif commutable integre Download PDF

Info

Publication number
FR3005204A1
FR3005204A1 FR1353945A FR1353945A FR3005204A1 FR 3005204 A1 FR3005204 A1 FR 3005204A1 FR 1353945 A FR1353945 A FR 1353945A FR 1353945 A FR1353945 A FR 1353945A FR 3005204 A1 FR3005204 A1 FR 3005204A1
Authority
FR
France
Prior art keywords
metal
housing
integrated circuit
capacitive
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1353945A
Other languages
English (en)
Inventor
Pascal Fornara
Christian Rivero
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1353945A priority Critical patent/FR3005204A1/fr
Priority to US14/264,227 priority patent/US9230907B2/en
Publication of FR3005204A1 publication Critical patent/FR3005204A1/fr
Priority to US14/957,544 priority patent/US9324706B2/en
Priority to US15/077,702 priority patent/US9536874B2/en
Priority to US15/383,214 priority patent/US9754934B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01—Details
    • H01G5/011—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Le circuit intégré comprend au dessus d'un substrat une partie d'interconnexion (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante. Le circuit comprend en outre au moins un dispositif capacitif commutable (DIS) ayant une valeur capacitive ajustable et comportant au moins une cellule capacitive commutable (CEL) possédant un condensateur principal (CDP) et un système métallique disposé au moins en partie dans un logement de ladite partie d'interconnexion et électriquement connecté audit condensateur principal, le système métallique ayant un premier (BR) et un deuxième (PQI) éléments métalliques mobiles relativement l'un à l'autre dans ledit logement (LGT), et étant commutable entre une première configuration dans laquelle les deux éléments sont mutuellement espacés de façon à former un condensateur auxiliaire électriquement connecté audit condensateur principal et conférer une première valeur capacitive à ladite cellule capacitive, et une deuxième configuration dans laquelle les deux éléments métalliques sont mutuellement en contact de façon à conférer une deuxième valeur capacitive à la cellule capacitive.

Description

Dispositif capacitif commutable intégré L'invention concerne les circuits intégrés, et plus particulièrement la réalisation de dispositifs capacitifs commutables.
Actuellement, il existe au sein de circuits intégrés, des dispositifs capacitifs commandables réalisés sous la forme de microsystèmes électromécaniques (Micro Electro Mechanical Systems : MEMS). On peut citer à cet égard l'article de DeReus et autres intitulé « Tunable capacitor series/shunt design for integrated tunable wireless front end applications », MEMS 2011, Cancun, Mexico, January 23-27 2011, 2011 IEEE. Le dispositif capacitif décrit dans cet article est basé sur une structure du type à pont suspendu comportant une membrane métallique disposée à distance d'une électrode inférieure surmontée d'une couche diélectrique. Lorsque la membrane est à distance de la couche diélectrique, le dispositif capacitif présente une première valeur capacitive, typiquement faible, tandis que lorsque la membrane est actionnée de façon à venir contacter la couche diélectrique, l' ensemble membrane métallique/couche diélectrique/électrode inférieure forme un condensateur ayant une deuxième valeur capacitive, typiquement élevée. La commande du fléchissement de la membrane métallique s'effectue en appliquant une tension élevée, typiquement de l'ordre de 50 volts, de façon à assurer à la fois un fléchissement correct de l'électrode mobile et d'assurer un contact correct avec la couche diélectrique. Outre le fait que la technologie utilisée pour réaliser de tels dispositifs est une technologie dédiée, difficile à intégrer dans un flot technologique standard CMOS, la nécessité d'appliquer une tension élevée, de l'ordre de plusieurs dizaines de volts, est un inconvénient majeur. En outre, la couche diélectrique du condensateur est par construction soumise à de fortes contraintes car l'électrode mobile vient heurter la couche diélectrique lors de chaque mouvement.
Selon un mode de réalisation, il est proposé un dispositif capacitif commutable disposé au moins en partie dans la partie d'interconnexion (communément désignée par l'homme du métier sous l'acronyme anglosaxon de « BEOL » : Back End Of Lines) et qui puisse être réalisé par tous les flots technologiques CMOS par l'adjonction éventuelle de seulement quelques opérations supplémentaires (l'adjonction d'un niveau de masque par exemple), et ce sans utiliser la technologie classique du type MEMS. Selon un mode de réalisation, il est proposé un dispositif capacitif commutable ne requérant pas de haute tension d'activation pour commuter le dispositif capacitif d'une configuration à une autre, et ne présentant pas de couche diélectrique contrainte par une électrode mobile. Selon un mode de réalisation il est proposé une intégration simple d'un tel dispositif capacitif commutable en raison notamment d'un mouvement latéral d'un bras flexible dans un plan, ne nécessitant pas dans une telle configuration, de mouvement dans une direction orthogonale au plan. Selon un mode de réalisation, il est ainsi proposé d'utiliser un condensateur du type MIM (Métal Isolant Métal) destiné à être électriquement connecté ou non à un bras métallique mobile activable par exemple de façon électrostatique. Ainsi, lorsque le bras est en contact avec le condensateur MIM, la valeur capacitive du dispositif capacitif est la valeur capacitive du condensateur MIM. Par contre, lorsque le bras métallique n'est pas en contact avec le condensateur MIM, la structure capacitive résultante se compose de deux condensateurs en série, à savoir le condensateur MIM et le condensateur défini par la couche d'air entre le bras et un corps fixe relié à une électrode du condensateur ou bien une partie de cette électrode. Selon un aspect plus général, il est proposé un circuit intégré comprenant, au dessus d'un substrat, une partie d'interconnexion (BEOL) comportant plusieurs niveaux de métallisation séparés par une région isolante, communément désignée par l'homme du métier sous l'acronyme anglosaxon IMD (Inter Metal Dielectric). Selon une caractéristique générale de cet aspect, le circuit intégré comprend au moins un dispositif capacitif commutable ayant une valeur capacitive ajustable et comportant au moins une cellule capacitive commutable. Cette cellule capacitive commutable possède un condensateur principal, par exemple du type MIM, et un système métallique disposé au moins en partie dans un logement de ladite partie d'interconnexion, le système métallique étant électriquement connecté au condensateur principal. Le système métallique possède un premier et un deuxième éléments métalliques, mobiles relativement l'un à l'autre dans le logement, et le système métallique est commutable entre une première configuration dans laquelle les deux éléments sont mutuellement espacés de façon à former un condensateur auxiliaire électriquement connecté au condensateur principal et conférer ainsi une première valeur capacitive à ladite valeur capacitive, et une deuxième configuration dans laquelle les deux éléments métalliques sont mutuellement en contact de façon à conférer une deuxième valeur capacitive à la cellule capacitive. Bien que cela ne soit pas indispensable, les deux éléments métalliques sont avantageusement situés au sein d'un même niveau de métallisation, ce qui permet ainsi une réalisation extrêmement simple et un mouvement des deux éléments mobiles relativement l'un à l'autre de façon latérale, dans un même plan horizontal. Différentes variantes de réalisation sont possibles pour le système métallique et pour la disposition du condensateur principal par rapport au système métallique.
Ainsi, selon un mode de réalisation, le premier élément métallique comprend au moins une zone d'un bras métallique mobile dans le logement et activable. Ce bras métallique mobile dans le logement peut être solidaire d'une paroi du logement, directement, ou indirectement par l'intermédiaire de pattes de façon à former par exemple un ensemble en forme de croix. Le bras métallique mobile dans le logement peut également traverser une paroi du logement à travers une ouverture pour être solidaire d'une métallisation de la partie d'interconnexion située à l'extérieur du logement. Le deuxième élément métallique peut comprendre un corps fixe métallique. Ce corps fixe peut être connecté à une première électrode du condensateur principal ou bien être formé directement par une partie au moins de ladite première électrode. Et, ce corps fixe métallique est disposé dans ladite première configuration en regard et à distance de ladite zone du bras mobile. Selon une première variante, le condensateur principal, par exemple un condensateur métal/diélectrique/métal (condensateur MIM), est situé dans ledit logement et peut comprendre une première électrode connectée au deuxième élément métallique ou dont une partie au moins forme le deuxième élément métallique. Dans ce cas, ladite première électrode et les deux éléments métalliques sont avantageusement situés au sein d'un même niveau de métallisation, ce qui facilite encore l'intégration du dispositif. Selon une autre variante, le condensateur principal, par exemple un condensateur métal/diélectrique/métal, est situé à l'extérieur du logement, par exemple dans ladite partie d'interconnexion (BEOL), et comprend alors une première électrode connectée audit deuxième élément métallique par une métallisation traversant une ouverture ménagée dans une paroi du logement. Dans le cas où au moins une paroi du logement comporte une ouverture traversée à distance des bords de l'ouverture par une métallisation venant contacter une partie du dispositif capacitif situé à l'intérieur du logement, il est particulièrement avantageux, mais non indispensable, notamment pour réduire le risque de dégradation de l'environnement externe du logement, que le circuit intégré comprenne en outre un moyen, par exemple une plaque métallique, externe audit logement, configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite ouverture, typiquement lors de la désencapsulation du dispositif capacitif encapsulé dans le logement. Et, ladite métallisation traverse alors le moyen externe. Bien que le système métallique comportant les deux éléments, puisse être commutable de différentes façons, par exemple thermiquement, il est particulièrement intéressant que ladite cellule capacitive comprenne en outre des moyens d'activation configurés pour générer un champ électrostatique entre les deux éléments métalliques, le système métallique étant destiné à être dans l'une des configurations en l'absence de champ électrostatique et dans l'autre configuration en présence du champ électrostatique. Une telle activation électrostatique est particulièrement peu gourmande en consommation et ne nécessite pas l'application d'une haute tension. Ceci est donc particulièrement compatible avec des technologies CMOS avancées dont les tensions d'alimentation sont faibles, typiquement de l'ordre de quelques volts. A titre d'exemple, les moyens d'activation peuvent comprendre un élément d' activation, par exemple une plaque métallique, électriquement conducteur, disposé en regard du bras métallique, et des moyens de génération configurés pour appliquer une première tension d'alimentation sur le bras métallique, par exemple la masse, et une deuxième tension d'alimentation sur l'élément d'activation, par exemple une tension positive. Différents modes de réalisation sont possibles pour le premier élément métallique de la cellule, et différentes dispositions du condensateur principal, de l'élément d'activation et du corps fixe relativement les uns aux autres sont possibles. Ainsi, à titre d'exemple, le premier élément de la cellule peut être en forme de croix et comprendre une poutre maintenue à pivotement par au moins deux pattes solidaires de parois du logement. La poutre définit deux bras mobiles de part et d'autre du point de pivot. La poutre et les pattes sont métalliques et situées au sein d'un même niveau de métallisation.
L'élément d'activation peut être situé en regard de l'un des bras et le corps fixe en regard de l'autre bras, l'élément d'activation et le corps fixe étant respectivement situés de part et d'autre de la poutre.
Le condensateur principal et le corps fixe peuvent être situés en regard du même bras. Selon un mode de réalisation, le dispositif capacitif commutable peut comprendre plusieurs cellules capacitives, les systèmes métalliques de ces cellules étant individuellement commutables. Ceci permet d'avoir un dispositif capacitif capable de prendre une valeur capacitive choisie parmi un jeu prédéterminé de valeurs capacitives, ce qui est particulièrement intéressant en particulier dans des applications de communication sans fil, pour pouvoir s'accorder sur des bandes de fréquences différentes, et/ou pour réaliser des filtres à capacité commutée. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 24 ont trait à différents modes de réalisation et variantes de l'invention. Sur la figure 1, la référence CI désigne un circuit intégré au sein duquel est situé un dispositif capacitif commutable ayant une valeur capacitive ajustable et comportant au moins une cellule capacitive commutable CEL. La cellule CEL est logée au moins partiellement dans un logement LGT. Comme on le verra plus en détails ci-après, la cellule CEL et le logement LGT sont réalisés au sein de plusieurs niveaux de métallisation (ici quatre niveaux de métallisation M3, M4, M5, M6) et plusieurs (ici trois) niveaux de vias (V3, V4, V5) de la partie d'interconnexion RITX du circuit intégré CI, cette partie d'interconnexion étant communément désignée par l'homme du métier sous l'acronyme anglosaxon BEOL (« Back End Of Lines »).
Cette partie d'interconnexion se situe au dessus du substrat SB du circuit intégré et au dessus des composants, tels que les transistors TR réalisés dans et sur le substrat SB. Comme il est classique en la matière, les pistes métalliques réalisées au sein des différents niveaux de métallisation du circuit intégré sont, pour certaines d'entre elles, mutuellement reliées par des trous d'interconnexion ou vias, l'ensemble de ces pistes et vias étant encapsulés dans une région isolante RIS qui peut être formée d'un ou de plusieurs matériaux électriquement isolants.
Le logement LGT comporte, sur la figure 1, une partie inférieure possédant une paroi de fond PI au niveau de métal M3, une paroi latérale PLD réalisée aux niveaux de via V3, V4 et V5 ainsi qu'aux niveaux de métal M4 et M5. Le logement LGT comporte également une paroi PLG réalisée au niveau de vias V3, V4 et V5 ainsi qu'aux niveaux de métal M4 et M5. Cette paroi PLG comporte une ouverture OUV1 au travers de laquelle passe une métallisation MTL1 réalisée au niveau de métal M5. Le logement LGT est fermé par une capot troué CPT comportant plusieurs orifices OR. Le capot CPT est réalisé ici au niveau de métal M6. Le capot CPT est dans cet exemple recouvert d'une couche C2, par exemple du nitrure ou un oxyde de silicium visant à obturer partiellement les orifices OR. La couche C2 est recouverte d'une couche d'oxyde RIS de façon à boucher les orifices OR et permettre la réalisation ultérieure des différents niveaux de vias et de métallisation supérieurs. Cela étant, si l'on a atteint le dernier niveau de métallisation, la couche supérieure RIS est remplacée par une couche classique de passivation. La cellule capacitive CEL comporte un condensateur principal CDP comportant une électrode inférieure El métallique, réalisée au niveau de métal M4, et une électrode supérieure E2 métallique réalisée entre les niveaux de métal M4 et M5. Une couche diélectrique DL, par exemple du dioxyde de silicium, du nitrure de silicium, ou un autre matériau, est située entre les deux électrodes El et E2.
Dans l'exemple représenté schématiquement sur la figure 1, l'électrode inférieure El fait partie d'une plaque métallique inférieure PQI. La cellule CEL comporte également dans cet exemple un bras mobile BR destiné à venir, comme on le verra plus en détail ci-après, en contact ou non avec la plaque inférieure PQI et donc en contact ou non avec l'électrode inférieure El du condensateur CDP. La métallisation MTL1 vient contacter, par l'intermédiaire d'un via spécifique VT, l'électrode supérieure E2 du condensateur CDP. Comme il sera expliqué plus en détail ci-après, lors de la réalisation du dispositif, les éléments contenus dans le logement LGT sont encapsulés dans un matériau isolant. Puis, l'ensemble est désencapsulé par circulation d'un fluide à travers les orifices OR. Dans cet exemple, le condensateur CDP, logé dans le logement LGT ainsi vidé, est maintenu grâce à la métallisation M5 et au via VT. Le bras BR est quant à lui, dans cet exemple, solidaire de la paroi PLD du logement. Par contre, lors de la circulation du fluide de désencapsulation dans le logement LGT rempli de matériau isolant, celui-ci peut s'échapper par l'ouverture OUV1 et endommager l'environnement externe du logement. Aussi, est-il avantageusement prévu, bien que ce ne soit pas absolument indispensable, de disposer un moyen PLQ, ici une plaque métallique réalisée aux niveaux de métal M3, M4, M5. M6 ainsi qu'aux niveaux de vias V3, V4 et V5, externe au logement LGT, et configuré pour former un obstacle à la diffusion de fluide hors du logement au travers de l'ouverture OUV1. La métallisation M5 pénètre dans le logement LGT à travers l'ouverture OUV1 et, comme on le verra plus en détail ci-après, à distance des bords de l'ouverture OUV1 de façon à éviter un court-circuit avec la paroi PLG, pour venir contacter, dans cet exemple, la deuxième électrode E2 du condensateur CDP. La métallisation M5 traverse par ailleurs la paroi PLQ. La diffusion du fluide de désencapsulation est donc réduite pour former par exemple une cavité CV de taille limitée dans le matériau isolant RIS.
On se réfère maintenant plus particulièrement aux figures 2 à 4, essentiellement schématiques, pour décrire le principe général de fonctionnement du dispositif en relation avec un mode de réalisation. Plus précisément, sur la figure 2, un premier élément d'un système métallique configurable est un bras BR solidaire d'une paroi, par exemple la paroi PLD du logement, et mobile dans le logement LGT. Le bras BR comporte une zone ZN qui est située à distance de la zone correspondante (formant ici un deuxième élément métallique du système) de la plaque inférieure PQI incorporant l'électrode inférieure El du condensateur CDP. La zone ZN du bras BR ménage donc avec la zone correspondante de la plaque PQI un espace ESP. Par ailleurs, des moyens d'activation MACT sont prévus pour permettre au bras BR de passer de la configuration illustrée sur la figure 3 à la configuration illustrée sur la figure 4. Comme on le verra plus en détail ci-après, ces moyens MACT peuvent être des moyens d'activation du type électrostatique. Sur la figure 3, correspondant à une première configuration du système métallique, la zone ZN du bras BR est à distance de la zone correspondante (formant un corps fixe) de la plaque PQI. De ce fait, cette zone ZN du bras BR, la zone correspondante en vis-à-vis de la plaque PQI, et la couche d'air située dans l'espace ESP forment un condensateur auxiliaire qui est ici connecté en série au condensateur principal CDP.
De ce fait, la valeur capacitive CEL de la cellule possède une première valeur capacitive dans cette première configuration. Plus précisément, l'inverse de cette première valeur capacitive est égal à la somme de l'inverse de la valeur capacitive du condensateur auxiliaire CDX et de l'inverse de la valeur capacitive du condensateur principal CDP. Dans la deuxième configuration du système métallique, illustrée sur la figure 4, le bras BR a été déplacé selon la flèche FL par les moyens d'activation MACT de façon à ce que la zone ZN soit en contact électrique avec la zone correspondante de la plaque inférieure PQI. Ceci confère donc une deuxième valeur capacitive à la cellule CEL. Plus précisément, cette deuxième valeur capacitive est égale à celle du condensateur CDP. Il convient de remarquer que dans cet exemple, le bras BR (premier élément métallique), le corps fixe (deuxième élément métallique) connecté à l'électrode El du condensateur principal (et faisant part intégrante ici de la plaque PQI), ainsi que la première électrode du condensateur CDP sont réalisés dans un seul et même niveau de métallisation.
Ceci facilite grandement l'intégration au sein de la partie BEOL du circuit intégré en utilisant les flots technologiques CMOS classiques. Ceci conduit également à un déplacement latéral du bras par rapport au corps fixe. Par ailleurs, le fait que le bras BR vienne en contact avec un corps fixe connecté au condensateur principal CDP évite de venir heurter directement la couche diélectrique DL du condensateur CDP. Par conséquent, celle-ci n'est soumise à aucune contrainte, et ce d'autant plus que le déplacement est latéral. Cela étant, bien qu'un déplacement latéral correspondant à une réalisation de tous les éléments au sein d'un même niveau de métallisation, soit particulièrement avantageux et intéressant, il n'est pas exclu de prévoir un déplacement vertical du bras pour venir contacter par exemple la partie inférieure de la plaque PQI, moyennant une réalisation légèrement plus complexe de la cellule CEL.
On se réfère maintenant plus particulièrement à la figure 5, qui est une vue partielle de dessus d'un autre mode de réalisation d'une cellule capacitive CEL. Dans cet exemple de réalisation, le bras mobile BR est fixé sur la paroi PLD. Il est par conséquent mobile en flexion. Le deuxième élément métallique, est formé ici d'une butée fixe BT reliée à la plaque PQI et par conséquent à l'électrode inférieure du condensateur CDP par un élément métallique de liaison EU. La plaque PQI, l'élément EU I et la butée BT sont réalisés au sein d'un même niveau de métallisation. Le bras BR est également réalisé au sein de ce même niveau de métallisation. Les moyens d'activation MACT sont ici des moyens du type électrostatique et comportent un élément d'activation ELCT formé ici d'une plaque métallique réalisée dans cet exemple ici également au même niveau de métallisation que la butée BT, le bras BR et la plaque PQI du condensateur CDP. L'élément d'activation est relié à un générateur de tension GEN par une métallisation MTL2 traversant la paroi PLD du logement LGT à travers une ouverture OUV2. Dans ce mode de réalisation, l'élément d'activation et le condensateur principal CDP sont tous les deux logés dans le logement LGT et sont disposés de part et d'autre du bras métallique BR. Par ailleurs, le corps fixe BT et l'élément d'activation sont situés du même côté du bras métallique BR. Le bras métallique BR est espacé de l'élément d'activation ELCT par un espace SPC tandis que l'extrémité du bras métallique BR est espacée de la butée BT par l'espace ESP de façon à former, dans la première configuration, le condensateur auxiliaire.
Dans l'exemple décrit ici, la paroi PLD du logement est portée à la masse et lorsqu'aucune tension n'est appliquée sur l'élément d'activation ELCT, le bras mobile BR reste dans la configuration illustrée sur la figure 5. Par contre, lorsque les moyens de génération GEN appliquent une tension par exemple positive, sur l'élément d'activation ELCT, il se crée alors dans l'espace SPC un champ électrostatique qui va attirer le bras mobile BR vers l'élément d'activation ELCT et par conséquent faire venir en contact l'extrémité BR de ce bras avec la butée BT de façon à placer la cellule dans sa deuxième configuration.
Alors que dans le mode de réalisation illustré sur la figure 5, le bras BR était directement solidaire de la paroi PLD, le premier élément métallique EL1 de la cellule est, dans le mode de réalisation illustré sur la figure 6, en forme de T, et comprend le bras BR maintenu à pivotement par deux pattes PT1, PT2 solidaires de parois BD1, BD2 du logement LGT. Et, de façon à favoriser le fléchissement du bras BR lors de son activation électrostatique, il est avantageusement prévu que les extrémités des pattes PT1 et PT2 solidaires du bras définissent un point de pivot PVT. A cet égard, les extrémités des pattes PT1 et PT2 peuvent être par exemple biseautées. Le bras BR est donc mobile autour du point de pivot PVT. Là encore, l'élément EL1 et l'élément d'activation ELCT sont avantageusement réalisés au sein d'un même niveau de métallisation de façon à obtenir un déplacement latéral du bras dans le plan contenant ce niveau de métallisation. Il est également possible, comme illustré sur la figure 7, que le premier élément EL1 de la cellule CEL soit en forme de croix et comprenne une poutre PTR maintenue, préférentiellement à pivotement, par deux pattes PT1, PT2 solidaires des parois BD1 et BD2 du logement. Ainsi, la poutre PTR définit de part et d'autre du point de croisement entre les pattes et la poutre, (préférentiellement le point de pivot) deux bras mobiles BR1 et BR2 de part et d'autre de ce point PVT. L'élément d'activation ELCT est alors situé en regard de l'un des bras, par exemple le bras BR2, tandis que le corps fixe BT est situé en regard de l'autre bras BR1. Par ailleurs, l'élément d'activation ELCT et le corps fixe BT sont respectivement situés de part et d'autre de la poutre PTR. En outre, dans ce mode de réalisation, le condensateur CDP et le corps fixe, en l'espèce la butée BT, qui est solidairement fixée à la plaque PQI du condensateur CDP, sont situés en regard du même bras BR1.
Dans l'exemple de réalisation illustré sur la figure 8, l'élément EL1 est toujours en forme de croix mais, cette fois-ci, le deuxième élément métallique de la cellule comprend deux corps fixes (deux butées) BT1 et BT2 solidairement reliés à deux condensateurs principaux CDP1, CDP2. Les deux corps fixes métalliques BT1 et BT2 sont respectivement situés de part et d'autre de la poutre PTR et respectivement en regard des deux bras BR1 et BR2. Les deux condensateurs principaux CDP1 et CDP2 sont par ailleurs respectivement situés en face de deux éléments d'activation ELCT1 et ELCT2 et, comme on le voit, les deux condensateurs principaux sont respectivement connectés aux deux corps fixes situés de l'autre côté de la poutre PTR. Dans ce mode de réalisation, la valeur capacitive est distribuée sur deux condensateurs principaux de type MIM et l'activation est effectuée par deux éléments d'activation électrostatique, ce qui est plus efficace. A cet égard, comme illustré sur la figure 9, il est encore plus efficace comme indiqué ci-avant, de prévoir un point de pivot PVT avec par exemple des pattes PT1 et PT2 biseautées, au niveau de la fixation sur la poutre PTR. L'élément d'activation ELCT1 de la cellule CEL est alors espacé du bras BR1 d'un espace SPC1 tandis que l'élément d'activation ELCT2 est espacé du bras BR2 d'un espace SPC2. Par ailleurs, l'extrémité du bras BR1 est espacée de la butée BT1 d'un espace ESP1 tandis que l'extrémité du bras BR2 est espacée de la butée BT2 d'un espace ESP2. Ces deux espaces ESP1, ESP2 sont préférentiellement identiques. De même, les espaces SPC1 et SPC2 sont préférentiellement identiques. A des fins de simplification, on n'a pas représenté sur cette figure 9, les deux condensateurs principaux CDP1. En effet, ceux-ci peuvent être logés dans la cellule dans la diagonale différente de celle contenant les éléments d'activation ELCT1 et ELCT2, comme illustré schématiquement sur la figure 8, ou bien logés à l'extérieur du logement, dans une autre partie de la partie d'interconnexion RITX (BEOL). La figure 10 représente trois courbes illustrant, pour la structure de la figure 9, l'évolution de la distance séparant l'élément d'activation du bras correspondant en fonction de la tension appliquée sur l'élément d'activation. Dans l'exemple décrit ici, on suppose que l'espace ESP1 entre l'extrémité libre du bras BR1 et la butée BT1 est par exemple égal à 0,22 micron. La courbe CB1 correspond à un bras BR1 (ou BR2) ayant une longueur de 10 microns, une largeur de 0,5 micron et espacé (espace SPC1) de 0,3 micron de l'élément d' activation. La courbe CB2 correspond à un bras BR1 (ou BR2) de longueur 24 microns, de largeur 1 micron, avec toujours un espace SPC1 de 0,3 micron. Enfin, la courbe CB3 correspond à un bras BR1 (ou BR2) de 24 microns de longueur, de largeur 0,5 micron et espacé toujours de 0,3 micron de l'élément d'activation ELCT correspondant. On voit alors, sur la courbe CB1, qu'il est nécessaire d'appliquer sur l'élément d'activation une tension l'ordre de 11 volts pour obtenir le contact entre le bras et la butée, c'est-à-dire combler l'espace ESP1. Avec une structure correspondant à la courbe CB2, cette tension peut être réduite aux alentours de 6 volts. Par contre, avec une structure correspondant à la courbe CB3, le contact est obtenu avec une tension de l'ordre de 4 volts, ce qui est par exemple inférieur à la tension d'alimentation (5 volts) utilisée dans une technologie 130 nanomètres. Ainsi, dans une telle technologie, il n'est pas nécessaire de prévoir avec une telle structure de bras, une alimentation à découpage par exemple, de façon à élever la tension d'activation au dessus de la tension d'alimentation. Ainsi à titre d'exemple il est possible de réaliser une cellule capacitive de surface 25 !..tm2, avec comme diélectrique un nitrure de silicium d'épaisseur 320 À, ayant une valeur capacitive capable de commuter entre 5fF et 50 fF en environ 1 microseconde avec une commande 0-5 Volts. Le dispositif capacitif commutable peut comprendre, comme illustré sur la figure 11, plusieurs cellules capacitives, par exemple disposées en matrice, et associées chacune à un ou plusieurs éléments d'activation. Et, les systèmes métalliques (premier et deuxième éléments de ces cellules) sont individuellement commutables par l'intermédiaire de leur(s) élément(s) d'activation respectif(s). Ceci permet de commuter le dispositif capacitif dans différentes configurations de façon à obtenir un jeu important de valeurs capacitives différentes et prédéterminées. Sur la figure 11, les cellules CELij sont toutes logées dans le logement LGT et sont du type de celle qui a été décrite en référence à la figure 7. Sur la figure 12, les cellules CEL, également toutes logées dans le logement LGT, sont du type de celles qui ont été décrites en référence à la figure 8 ou à la figure 9. Alors que dans les modes de réalisation qui viennent d'être décrits, le condensateur principal CDP de la cellule était logé également dans le logement LGT, il est tout à fait possible, comme illustré schématiquement sur la figure 13, que le condensateur principal CDP soit situé à l'extérieur du logement LGT, préférentiellement dans la partie d'interconnexion (BEOL) du circuit. Cela étant, le condensateur principal pourrait être également réalisé éventuellement dans le substrat du circuit intégré. Mais, quel que soit l'emplacement du condensateur principal CDP dans le circuit intégré, il est relié au corps fixe BT du système métallique de la cellule CEL par une connexion électrique, typiquement une métallisation MTL3 traversant une paroi du logement, par exemple la paroi PLG, à travers une ouverture ménagée dans celle-ci.
Dans l'exemple décrit ici, le premier élément métallique EL1 est en forme de croix avec un seul élément d'activation ELCP. Cela étant, cette partie de la cellule CEL disposée dans le logement LGT pourrait être structurellement identique à certaines réalisations qui ont été décrites précédemment pour des condensateurs disposés dans le logement LGT. Et, comme illustré sur la figure 14, même avec des condensateurs CDP disposés à l'extérieur du logement, il est possible de prévoir un dispositif capacitif commutable DIS comprenant plusieurs cellules capacitives ayant leur système métallique individuellement commutable par le biais de leur élément d'activation ELCTi. Par ailleurs, les corps fixes BTi de ces cellules peuvent être reliés par des métallisations situées au niveau de métal n-1 aux condensateurs principaux CDPi, alors que les premiers éléments métalliques EL 1i de ces cellules sont réalisés au niveau de métal n. Le logement LGT comportant les différentes parois et capots, le dispositif commutable DIS et la plaque PLQ sont réalisés simultanément et progressivement au fur et à mesure que les différents niveaux de métallisation et de vias de la partie d'interconnexion RITX sont réalisés. Les condensateurs sont quant à eux réalisés, en ce qui concerne leur électrode supérieure, entre deux niveaux de métallisation. Les étapes de réalisation des niveaux de métallisation de vias et d'électrodes sont des étapes classiques que l'on peut trouver notamment dans les flots standards de fabrication des technologies CMOS. Plus précisément, après réalisation d'un niveau de métal i-1 et du niveau de via i-1, les différentes portions métalliques du niveau de métal i sont réalisées de façon classique par gravure de l'oxyde sous- jacent RIS et dépôt de métal, par exemple du cuivre, dans les tranchées. Puis l'ensemble est recouvert d'oxyde et le niveau de métallisation i+1 ainsi que le niveau de vias i sont ensuite réalisés. Ce processus se répète autant de fois que nécessaire pour réaliser les niveaux de métallisation et de vias successifs. Ceci est illustré très schématiquement sur la figure 15 en ce qui concerne la construction de la paroi PLD par exemple. Comme indiqué ci-avant, le logement LGT est fermé par le capot troué CPT comportant (figures 1 et 16) plusieurs orifices OR. Le capot CPT est réalisé ici au niveau de métal M6. Comme on va le voir plus en détail ci-après, le dispositif DIS est dans un premier temps encapsulé dans le matériau isolant RIS de la partie d'interconnexion RITX, puis, dans un deuxième temps, après retrait de ce matériau RIS de la cavité du logement, libéré.
Par ailleurs, comme indiqué ci-avant, la métallisation MTL1 (figure 1) traverse l'ouverture OUV1 de la paroi PLG pour venir contacter un élément du dispositif DIS, en l'espèce l'électrode supérieure E2 du condensateur principal CDP.
Comme illustré sur la figure 17 qui est une vue en coupe, la paroi PLG dans laquelle est ménagée l'ouverture OUV1 s'étend, tout comme la paroi PLD, sur les niveaux de métallisation M3, M4, M5 et M6 et les niveaux de vias V3, V4 et V5. L'ouverture OUV1 est délimitée dans la direction Dl (direction verticale) par une première portion de la paroi PLG située au niveau de métallisation supérieur, en l'espèce une partie du capot CPT, et par une deuxième portion de paroi PM40 située au niveau de métallisation M4 reliée à une portion de la paroi de plancher PI par une portion de via PV30.
L'ouverture OUV1 est délimitée dans une deuxième direction D2 perpendiculaire à la première direction (en l'espèce la direction horizontale) par une troisième et une quatrième portions de paroi s'étendant en vis-à-vis sur le niveau de métallisation M5 et sur les deux niveaux de vias V4 et V5 encadrant ce niveau de métallisation.
Plus précisément, la troisième portion de paroi comprend une portion PV40 située au niveau de via V4 surmontée d'une portion de piste métallique PM50 surmontée d'une autre portion PV50 située au niveau de via V5. De même, la quatrième portion de paroi comporte une portion PV41 située au niveau de via V4 surmontée d'une autre portion de piste métallique PM51 surmontée d'une portion PV51 située au niveau de via V5. Et, la métallisation traversante MTL1 s'étend au niveau de métallisation M5 en étant à distance des portions métalliques PM50 et PM51, c'est-à-dire en étant électriquement isolée de la paroi PLG. A titre indicatif, dans le cas d'un logement LGT parallélépipédique, la longueur du logement, et la largeur, peuvent être comprises entre 10 et 100 microns tandis que la hauteur, qui dépend bien entendu du nombre de niveaux de métallisation et de vias utilisés pour réaliser le logement, peut être comprise entre 2 et 3,5 microns. La hauteur de l'ouverture OUV1, peut être comprise entre 1 et 1,7 microns et l'espace (compté le long de la direction D2) entre la métallisation MTL1 et chacune des portions métalliques PM50 et PM51 (figure 17) est déterminé par les règles de conception (DRM : Design Rules Manual) et peut être compris entre 0,36 micron et 3 microns. Comme indiqué ci-avant, le circuit intégré CI comporte également une plaque PLQ (figure 1 et figure 18) métallique et solidaire de la métallisation MTL1. Cette plaque PLQ est disposée en face de l'ouverture OUV1 et s'étend par conséquent ici sur les niveaux de métallisation M3, M4, M5, M6 et les niveaux de vias V3, V4 et V5. Cela étant, cette plaque pourrait également déborder de l'ouverture et par conséquent s'étendre sur des niveaux de métallisation supplémentaires et des niveaux de vias supplémentaires. Plus précisément, comme illustré sur la figure 18 qui est une coupe selon la ligne V-V de la figure 1, la plaque PLQ comporte une portion métallique inférieure PLQ3 réalisée au niveau de métal M3, une portion PLQV3 réalisée au niveau de via V3, une portion métallique PLQ4 (niveau de métal M4), une portion PLQV4 (niveau de via V4), deux portions métalliques PLQ50 et PLQ51, réalisées au niveau de métallisation M5 et encadrant la métallisation MTL1. En pratique, la métallisation MTL1 et les portions PLQ50 et PLQ51 forment une seule et même partie métallique. La plaque PLQ comporte en outre une portion métallique PLQV5 réalisée au niveau de via V5 et enfin une portion métallique PLQ6 réalisée au niveau de métal M6. La plaque PLQ est à distance de l'ouverture OUV1, de façon à ne pas court-circuiter la métallisation MTL1 avec la paroi de plancher PI et le capot CPT. A titre indicatif, l'épaisseur de la plaque, peut varier entre 0,2 et 1 micron. L'espace entre l'ouverture OUV1 et la plaque peut quant à lui varier entre 0,12 et 1 micron.
Le moyen externe formant obstacle à la diffusion du fluide FL de désencapsulation du dispositif DIS peut présenter des structures différentes. Il est ainsi possible, comme illustré sur la figure 20, que le moyen externe formant obstacle à la diffusion du fluide comprenne en outre une boîte externe métallique BT solidaire de la paroi PLG. Cette boîte BT contient la plaque PLQ et possède une ouverture de boîte OUVB. La plaque PLQ est disposée entre l'ouverture de paroi OUV1 et l'ouverture de boîte OUVB et la métallisation MTL1 traverse l'ouverture de boîte OUVB sans contacter les parois métalliques de la boîte BT de façon là encore à éviter un court-circuit électrique avec le logement LGT. Au lieu d'être une plaque, le moyen externe peut, comme décrit dans la demande de brevet FR n°1350161 être un tunnel TN solidaire de la paroi PLG autour de l'ouverture OUV1. Une fois les différents éléments du dispositif réalisés, on procède à un retrait du matériau isolant RIS dudit logement et à une désencapsulation du dispositif DIS et de la métallisation traversante MTL1 avec un fluide pénétrant dans le logement par les orifices OR du capot troué CPT. Le fluide se propage également à l'extérieur du logement LGT par l'ouverture OUV1 pour venir retirer le matériau isolant RIS disposé entre la paroi PLG et la plaque PLQ. La métallisation traversante MTL1 traverse alors l'ouverture OUV1 (figure 19) en étant à distance des bords de cette ouverture OUV1 pour éviter un court-circuit électrique avec la paroi PLG. Par contre, la diffusion du fluide hors du logement par l'ouverture OUV1 est contrariée par le moyen externe formé dans ce mode de réalisation par la plaque PLQ. Ce moyen externe PLQ forme donc un obstacle à la diffusion du fluide hors du logement LGT au travers de l'ouverture OUV1 et limite donc le risque d'une détérioration de l'environnement externe du logement LGT.
A titre d'exemple, le fluide peut être tout d'abord un plasma utilisé dans une opération de gravure sèche isotrope, puis par exemple de la sulfure hydrique, utilisée dans une gravure humide. Après cette opération de retrait du matériau isolant RIS ayant permis la désencapsulation du dispositif DIS et en l'espèce la désencapsulation du bras qui devient alors mobile dans le logement, on procède à un nettoyage classique de la cavité du logement par exemple avec une solution aqueuse. Le matériau diélectrique de la couche DL du condensateur CDP peut être le même matériau que le matériau RIS. En effet, l'espace entre les deux électrodes est suffisamment faible pour que le matériau diélectrique subsiste après désencapsulation du condensateur par le fluide de désencapsulation. Cela étant, il est possible, comme illustré sur les figures 21 à 24, de prévoir un autre matériau diélectrique pour le condensateur, par exemple du Ta205. Comme illustré sur la figure 21, la couche diélectrique de Ta205 est tout d'abord prise en sandwich entre les deux couches métalliques C7, C8 qui formeront les deux électrodes du condensateur CDP.
Puis, comme illustré sur la figure 22, la couche métallique supérieure, la couche diélectrique et la couche métallique inférieure sont gravées de façon classique et connue en soi, de façon à former l'électrode supérieure E2 et la couche diélectrique DL reposant sur la plaque inférieure PQI. Puis, on dépose sur l'ensemble une couche de protection CPR, par exemple en nitrure de silicium, (figure 23) qui sera en partie retirée lors d'une gravure plasma en laissant subsister des protections latérales SPR (figure 24).

Claims (17)

  1. REVENDICATIONS1. Circuit intégré, comprenant au dessus d'un substrat une partie d'interconnexion (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante, caractérisé en ce qu'il comprend en outre au moins un dispositif capacitif commutable (DIS) ayant une valeur capacitive ajustable et comportant au moins une cellule capacitive commutable (CEL) possédant un condensateur principal (CDP) et un système métallique disposé au moins en partie dans un logement de ladite partie d'interconnexion et électriquement connecté audit condensateur principal, le système métallique ayant un premier (BR) et un deuxième (PQI) éléments métalliques mobiles relativement l'un à l'autre dans ledit logement (LGT), et étant commutable entre une première configuration dans laquelle les deux éléments sont mutuellement espacés de façon à former un condensateur auxiliaire électriquement connecté audit condensateur principal et conférer une première valeur capacitive à ladite cellule capacitive, et une deuxième configuration dans laquelle les deux éléments métalliques sont mutuellement en contact de façon à conférer une deuxième valeur capacitive à la cellule capacitive.
  2. 2. Circuit intégré selon la revendication 1, dans lequel le premier élément métallique comprend au moins une zone d'un bras métallique (BR) mobile dans le logement et activable, et le deuxième élément métallique comprend un corps fixe métallique (BT), connecté à une première électrode du condensateur principal ou formé par une partie au moins de ladite première électrode, et disposé en regard et à distance de ladite zone du bras mobile dans ladite première configuration.
  3. 3. Circuit intégré selon la revendication 1 ou 2, dans lequel les deux éléments métalliques (BR, BT) sont situés au sein d'un même niveau de métallisation.
  4. 4. Circuit intégré selon l'une des revendications précédentes, dans lequel le condensateur principal (CDP) est uncondensateur métal/diélectrique/métal situé dans ledit logement et comprend une première électrode métallique (El) connectée audit deuxième élément métallique ou dont une partie au moins forme ledit deuxième élément métallique.
  5. 5. Circuit intégré selon les revendications 3 et 4, dans lequel ladite première électrode (El) et les deux éléments métalliques (BR, BT) sont situés au sein d'un même niveau de métallisation.
  6. 6. Circuit intégré selon la revendication 4 ou 5, comprenant en outre une métallisation (MTL 1) traversant une ouverture ménagée dans une paroi du logement et connectée à une deuxième électrode du condensateur principal.
  7. 7. Circuit intégré selon l'une des revendications 1 à 3, dans lequel le condensateur principal (CDP) est un condensateur métal/diélectrique/métal situé dans ladite partie d'interconnexion à l'extérieur dudit logement et comprend une première électrode (El) métallique connectée audit deuxième élément métallique par une métallisation (MTL3) traversant une ouverture ménagée dans une paroi du logement.
  8. 8. Circuit intégré selon l'une des revendications précédentes, dans lequel au moins une paroi (PLG) du logement comporte une ouverture (OUV1) traversée à distance des bords de l'ouverture par une métallisation venant contacter une partie du dispositif capacitif située à l'intérieur du logement, et le circuit intégré comprend en outre un moyen (PLQ) externe audit logement configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite ouverture, ladite métallisation traversant ledit moyen externe (PLQ).
  9. 9. Circuit intégré selon l'une des revendications précédentes, dans lequel ladite au moins une cellule capacitive (CEL) comprend en outre des moyens d'activation (MACT) configurés pour générer un champ électrostatique entre les deux éléments métalliques, le système métallique étant destiné à être dans l'une des configurations en l'absence de champ électrostatique et dans l'autre configuration en présence du champ électrostatique.
  10. 10. Circuit intégré selon la revendication 9 prise en combinaison avec la revendication 2, dans lequel les moyens d' activation comprennent un élément d' activation (ELCT) électriquement conducteur disposé en regard du bras métallique, et des moyens de génération (GEN) configurés pour appliquer une première tension d'alimentation sur le bras métallique et une deuxième tension d'alimentation sur l'élément d'activation.
  11. 11. Circuit intégré selon la revendication 10, dans lequel la première tension d'alimentation est la masse.
  12. 12. Circuit intégré selon la revendication 10 ou 11 prise en combinaison avec la revendication 4, dans lequel l'élément d'activation (ELCT) et le condensateur principal (CDP) sont disposés de part et d'autre du bras métallique, et le corps fixe et l'élément d'activation sont situés du même côté du bras métallique.
  13. 13. Circuit intégré selon la revendication 10 ou 11, dans lequel le premier élément (EL1) de la cellule est en forme de croix et comprend une poutre maintenue à pivotement par au moins deux pattes solidaires de parois du logement, ladite poutre définissant deux bras mobiles de part et d'autre du point de pivot (PVT), la poutre et les pattes étant métalliques et situés au sein d'un même niveau de métallisation.
  14. 14. Circuit intégré selon la revendication 13, dans lequel l'élément d'activation (ELCT) est situé en regard de l'un des bras et le corps fixe est situé en regard de l'autre bras, l'élément d'activation et le corps fixe étant respectivement situés de part et d'autre de ladite poutre.
  15. 15. Circuit intégré selon la revendication 14 prise en combinaison avec la revendication 4, dans lequel le condensateur principal (CDP) et le corps fixe (BT) sont situés en regard du même bras.
  16. 16. Circuit intégré selon la revendication 14, prise en combinaison avec la revendication 4, dans lequel le deuxième élément de la cellule comprend deux corps fixes métalliques (BT1, BT2) situés respectivement de part et d'autre de la poutre et respectivement enregard des deux bras (BR1, BR2) et la cellule comprend deux éléments d'activation également situés respectivement de part et d'autre de la poutre et respectivement en regard des deux bras et deux condensateurs principaux respectivement situés en face des éléments d'activation et respectivement connectés aux deux corps fixes situés de l'autre côté de la poutre.
  17. 17. Circuit intégré selon l'une des revendications précédentes, dans lequel le dispositif capacitif commutable comprend plusieurs (CEL,J) cellules capacitives, les systèmes métalliques de ces cellules étant individuellement commutables.
FR1353945A 2013-04-30 2013-04-30 Dispositif capacitif commutable integre Withdrawn FR3005204A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1353945A FR3005204A1 (fr) 2013-04-30 2013-04-30 Dispositif capacitif commutable integre
US14/264,227 US9230907B2 (en) 2013-04-30 2014-04-29 Integrated switchable capacitive device
US14/957,544 US9324706B2 (en) 2013-04-30 2015-12-02 Method of making an integrated switchable capacitive device
US15/077,702 US9536874B2 (en) 2013-04-30 2016-03-22 Method of operating an integrated switchable capacitive device
US15/383,214 US9754934B2 (en) 2013-04-30 2016-12-19 Method of operating an integrated switchable capacitive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1353945A FR3005204A1 (fr) 2013-04-30 2013-04-30 Dispositif capacitif commutable integre

Publications (1)

Publication Number Publication Date
FR3005204A1 true FR3005204A1 (fr) 2014-10-31

Family

ID=48906327

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1353945A Withdrawn FR3005204A1 (fr) 2013-04-30 2013-04-30 Dispositif capacitif commutable integre

Country Status (2)

Country Link
US (4) US9230907B2 (fr)
FR (1) FR3005204A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL222221B (en) * 2012-09-27 2019-03-31 Rafael Advanced Defense Systems Ltd Improved system and method for inertial navigation
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US9252203B2 (en) * 2014-05-07 2016-02-02 Globalfoundries Inc. Metal-insulator-metal back end of line capacitor structures
FR3022691B1 (fr) 2014-06-23 2016-07-01 Stmicroelectronics Rousset Dispositif capacitif commandable integre
FR3034567B1 (fr) 2015-03-31 2017-04-28 St Microelectronics Rousset Dispositif metallique a piece(s) mobile(s) ameliore loge dans une cavite de la partie d'interconnexion (" beol ") d'un circuit integre
US9466452B1 (en) 2015-03-31 2016-10-11 Stmicroelectronics, Inc. Integrated cantilever switch
JP6725109B2 (ja) * 2016-08-30 2020-07-15 住友電工デバイス・イノベーション株式会社 半導体装置
US11652042B2 (en) * 2020-09-02 2023-05-16 Yangtze Memory Technologies Co., Ltd. On-chip capacitors in semiconductor devices and methods for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880921A (en) * 1997-04-28 1999-03-09 Rockwell Science Center, Llc Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology
US6377438B1 (en) * 2000-10-23 2002-04-23 Mcnc Hybrid microelectromechanical system tunable capacitor and associated fabrication methods
US20060285255A1 (en) * 2005-06-17 2006-12-21 Kabushiki Kaisha Toshiba Micro-mechanical device, micro-switch, variable capacitor high frequency circuit and optical switch
US20070183116A1 (en) * 2006-01-24 2007-08-09 Stmicroelectronics S.R.L. Micro-electro-mechanical variable capacitor for radio frequency applications with reduced influence of a surface roughness
US20110063773A1 (en) * 2009-09-16 2011-03-17 Kabushiki Kaisha Toshiba Mems device
KR20110066395A (ko) * 2009-12-11 2011-06-17 한국과학기술원 가변 커패시터 및 가변 인덕터

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1378737B1 (fr) * 2001-03-14 2006-08-16 Nitta Corporation Capteur capacitif electrique
FR2851368B1 (fr) * 2003-02-18 2008-03-07 Agence Spatiale Europeenne Composants electroniques comportant des condensateurs micro electromecaniques a capacite ajustable
US20040214543A1 (en) * 2003-04-28 2004-10-28 Yasuo Osone Variable capacitor system, microswitch and transmitter-receiver
US7085122B2 (en) * 2003-05-21 2006-08-01 The Regents Of The University Of California MEMS tunable capacitor based on angular vertical comb drives
US6853534B2 (en) * 2003-06-09 2005-02-08 Agilent Technologies, Inc. Tunable capacitor
CN1874955B (zh) * 2003-10-31 2011-03-30 爱普科斯公司 电子器件的制造方法和电子器件
KR100565800B1 (ko) * 2003-12-22 2006-03-29 삼성전자주식회사 단일 전극을 이용한 ｍｅｍｓ 구조물의 구동 및 구동검지장치
US7265019B2 (en) * 2004-06-30 2007-09-04 International Business Machines Corporation Elastomeric CMOS based micro electromechanical varactor
US20060055281A1 (en) * 2004-09-16 2006-03-16 Com Dev Ltd. Microelectromechanical electrostatic actuator assembly
US7705514B2 (en) * 2004-10-14 2010-04-27 Siyuan He Bi-directional actuator utilizing both attractive and repulsive electrostatic forces
US7348870B2 (en) 2005-01-05 2008-03-25 International Business Machines Corporation Structure and method of fabricating a hinge type MEMS switch
JP4373994B2 (ja) * 2006-05-31 2009-11-25 株式会社東芝 可変容量装置および携帯電話
WO2009136320A1 (fr) 2008-05-08 2009-11-12 Nxp B.V. Condensateur accordable
CN102256893B (zh) * 2008-11-07 2015-04-29 卡文迪什动力有限公司 利用多个较小的mems器件替换较大的mems器件的方法
US8604898B2 (en) 2009-04-20 2013-12-10 International Business Machines Corporation Vertical integrated circuit switches, design structure and methods of fabricating same
DE102010006132B4 (de) * 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
FR2968135B1 (fr) * 2010-11-29 2012-12-28 Commissariat Energie Atomique Dispositif de conversion d'énergie mécanique en énergie électrique
US8609450B2 (en) * 2010-12-06 2013-12-17 International Business Machines Corporation MEMS switches and fabrication methods
JP5813471B2 (ja) * 2011-11-11 2015-11-17 株式会社東芝 Ｍｅｍｓ素子
FR2984010B1 (fr) 2011-12-09 2014-01-03 St Microelectronics Rousset Dispositif capacitif integre ayant une valeur capacitive thermiquement variable
FR3000841A1 (fr) 2013-01-09 2014-07-11 St Microelectronics Rousset Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant
US9048023B2 (en) * 2013-03-21 2015-06-02 MCV Technologies, Inc. Tunable capacitor
FR3030115B1 (fr) * 2014-12-10 2017-12-15 Commissariat Energie Atomique Condensateur a capacite variable comprenant une couche de materiau a changement d'etat et un procede de variation d'une capacite d'un condensateur

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880921A (en) * 1997-04-28 1999-03-09 Rockwell Science Center, Llc Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology
US6377438B1 (en) * 2000-10-23 2002-04-23 Mcnc Hybrid microelectromechanical system tunable capacitor and associated fabrication methods
US20060285255A1 (en) * 2005-06-17 2006-12-21 Kabushiki Kaisha Toshiba Micro-mechanical device, micro-switch, variable capacitor high frequency circuit and optical switch
US20070183116A1 (en) * 2006-01-24 2007-08-09 Stmicroelectronics S.R.L. Micro-electro-mechanical variable capacitor for radio frequency applications with reduced influence of a surface roughness
US20110063773A1 (en) * 2009-09-16 2011-03-17 Kabushiki Kaisha Toshiba Mems device
KR20110066395A (ko) * 2009-12-11 2011-06-17 한국과학기술원 가변 커패시터 및 가변 인덕터

Also Published As

Publication number Publication date
US9754934B2 (en) 2017-09-05
US9536874B2 (en) 2017-01-03
US9230907B2 (en) 2016-01-05
US20160093609A1 (en) 2016-03-31
US9324706B2 (en) 2016-04-26
US20140319653A1 (en) 2014-10-30
US20170103980A1 (en) 2017-04-13
US20160203917A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
FR3005204A1 (fr) Dispositif capacitif commutable integre
EP0587032B1 (fr) Transducteur capacitif intégré
EP3401848B1 (fr) Dispositif quantique a qubits de spin
FR3026891A1 (fr) Dispositif d'imagerie integre a illumination face arriere avec routage d'interconnexion simplifie
WO2008012235A1 (fr) Structure matricielle de filtrage optique et capteur d'images associé
FR2916305A1 (fr) Dispositif a transistor a canal contraint.
EP0673068B1 (fr) Dispositif de protection contre des surtensions dans des circuits intégrés
FR3000841A1 (fr) Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant
WO2021013668A1 (fr) Pixel de capteur d'images
EP3614439B1 (fr) Pixel d'un micro-ecran a diodes electroluminescentes organiques
FR2890783A1 (fr) Circuit electronique integre incorporant un condensateur
EP2697825B1 (fr) Procédé de fabrication d'un dispositif opto-microélectronique
EP2681768B1 (fr) Procédé pour la mise en série électrique monolithique de cellules photovoltaïques d'un module solaire et module photovoltaïque obtenu par ce procédé
EP1438728A2 (fr) Micro-condensateur variable (mems) a fort rapport et faible tension d'actionnement
EP1670066A1 (fr) Procédé de fabrication d'un circuit intégré comprenant un miroir enterré et ce circuit
WO2004057675A1 (fr) Matrice de detecteurs multispectraux
FR3006808A1 (fr) Dispositif de commutation integre electriquement activable
FR3012671A1 (fr) Dispositif mecanique integre a mouvement vertical
WO2013087760A1 (fr) Formation d'une connexion electrique du type via
EP4000096A1 (fr) Pixel de capteur d'images
FR3108786A1 (fr) Pixel d'un capteur de lumière et son procédé de fabrication
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
FR3103966A1 (fr) Microsystème mécanique et procédé de fabrication associé
WO2018108540A1 (fr) Procede de formation d'un empilement et empilement
FR2862806A1 (fr) Composant incluant un condensateur variable

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20141231