JP2015015370A - 塗布膜の形成方法、プログラム及びコンピュータ記憶媒体 - Google Patents

塗布膜の形成方法、プログラム及びコンピュータ記憶媒体 Download PDF

Info

Publication number
JP2015015370A
JP2015015370A JP2013141295A JP2013141295A JP2015015370A JP 2015015370 A JP2015015370 A JP 2015015370A JP 2013141295 A JP2013141295 A JP 2013141295A JP 2013141295 A JP2013141295 A JP 2013141295A JP 2015015370 A JP2015015370 A JP 2015015370A
Authority
JP
Japan
Prior art keywords
temperature
coating film
substrate
heating step
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013141295A
Other languages
English (en)
Other versions
JP6081879B2 (ja
JP2015015370A5 (ja
Inventor
上田　健一
Kenichi Ueda
健一 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013141295A priority Critical patent/JP6081879B2/ja
Priority to PCT/JP2014/065576 priority patent/WO2015001936A1/ja
Priority to TW103121878A priority patent/TWI569463B/zh
Publication of JP2015015370A publication Critical patent/JP2015015370A/ja
Publication of JP2015015370A5 publication Critical patent/JP2015015370A5/ja
Application granted granted Critical
Publication of JP6081879B2 publication Critical patent/JP6081879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Coating Apparatus (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials For Photolithography (AREA)
  • Resistance Heating (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】段差を有する基板上に塗布液を塗布して塗布膜を形成するにあたり、基板の段差の影響を抑えた段差の少ない塗布膜を形成する。【解決手段】塗布液が塗布された基板を、塗布液の溶剤の揮発温度以上で且つガラス転移点より低い温度である第１の温度で加熱する。その後、塗布液のガラス転移点以上で且つ塗布液の架橋開始温度より低い第２の温度で前記基板を加熱し、次いで塗布液の架橋開始温度以上で且つ塗布膜の材料分解温度よりも低い第３の温度で基板を加熱して塗布膜を形成する。基板の加熱処理は、基板に光を照射して行う。【選択図】図４

Description

本発明は、所定のパターンが形成されたことにより段差を有する基板上に塗布膜を形成する方法、プログラム及びコンピュータ記憶媒体に関する。
例えば半導体デバイスの製造工程では、例えば半導体ウェハ（以下、「ウェハ」という。）上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、当該レジスト膜に所定のパターンを露光する露光処理、露光されたレジスト膜を現像する現像処理などを順次行うフォトリソグラフィー処理が行われ、ウェハ上に所定のレジストパターンが形成される。そして、このレジストパターンをマスクとして、ウェハ上の被処理膜のエッチング処理が行われ、その後レジスト膜の除去処理などが行われて、被処理膜に所定のパターンが形成される。
ところで、近年、半導体デバイスのさらなる高集積化を図るため、上述した被処理膜のパターンの微細化が求められている。このため、レジストパターンの微細化が進められており、例えばフォトリソグラフィー処理における露光処理の光を短波長化することが進められている。
ところで、レジストパターンのアスペクト比が大きくなるほどレジストのパターン倒れが発生しやすくなる。そのため、パターン倒れを防ぐためには、レジストの膜厚は薄くする必要がある。しかしながら、膜厚の薄いレジストから形成されるレジストパターンは例えばドライエッチングに対する耐性が低く、エッチングの際に消失してしまう恐れがある。
そこで、パターン倒れを防ぎ、且つマスクとして良好に機能するレジストパターンを形成するために、レジストパターンの下地としてレジスト下層膜やレジスト中間層膜を形成する方法ことが、例えば特許文献１に開示されている。
特許文献１の方法においては、例えばウェハ上にレジスト下層膜を形成し、次いでレジスト下層膜上にレジスト中間層膜を形成する。その後、レジスト中間層膜上にフォトレジストをレジスト上層膜として形成する。そして、レジスト上層膜に露光、現像処理を行い、レジスト上層膜によりレジストパターンを形成する。
その後、このレジストパターンをマスクとしてレジスト中間層膜をエッチングしてパターンをレジスト中間層膜に転写する。次いで、レジスト中間層膜に転写されたパターンをマスクとして、レジスト下層膜をエッチングしてパターンをレジスト下層膜に転写する。これにより、膜厚の薄いレジストであってもエッチング耐性を有するマスクを形成できる。
特開２００７−４７５８０号公報
ところで、半導体デバイスの製造工程においては、既に所定のパターンが形成されたウェハ上にさらにエッチングのマスクとしてレジストパターンの形成が行われる。かかる場合においても上述のような、多層の膜を用いたパターン形成方法が用いられる。
しかしながら、パターン形成後のウェハはパターンに応じた段差を有しているため、そのパターン上にレジスト下層膜を塗布すると、例えば図７に示すように、当該レジスト下層膜４００にもウェハＷ上に形成されたパターン４０１の影響による段差が生じてしまう。そうすると、その後に塗布されるレジスト中間層膜及びレジスト上層膜にも段差が生じ、この段差がレジスト上層膜を露光処理する際にデフォーカスの原因になるという問題が生じている。
本発明は、かかる点に鑑みてなされたものであり、段差を有する基板上に塗布液を塗布して塗布膜を形成するにあたり、基板の段差の影響を抑えた段差の少ない塗布膜を形成することを目的とする。
前記の目的を達成するため、本発明は、段差を有するパターンが形成された基板に塗布膜を形成する方法であって、塗布液が塗布された基板を、当該塗布液の溶剤の揮発温度以上で且つガラス転移点より低い温度である第１の温度で加熱する第１の加熱工程と、前記塗布液のガラス転移点以上で且つ前記塗布液の架橋開始温度より低い第２の温度で前記基板を加熱する第２の加熱工程と、前記塗布液の架橋開始温度以上で且つ前記塗布膜の材料分解温度よりも低い第３の温度で前記基板を加熱して塗布膜を形成する第３の加熱工程と、を有し、前記基板の加熱は、前記基板に光を照射して行うことを特徴としている。
本発明によれば、先ず第１の温度で加熱することで塗布液中の溶剤を揮発させる。次いで第２の温度で加熱することで塗布液を流動化させ、これにより段差を有する基板上に塗布された塗布液を平坦化する。そして、平坦化後の塗布液を第３の温度で加熱することで、塗布液を架橋反応させて硬化させる。これにより、基板に形成されていたパターンの影響を受けることなく、均一な高さの塗布膜を形成することができる。また、光を照射して加熱処理を行うので、速やかに基板を昇温でき、加熱処理のスループットを向上させることができる。
前記第１の加熱工程及び前記第２の加熱工程は、前記第３の加熱工程よりも低酸素濃度雰囲気下で行ってもよい。
前記第３の加熱工程は酸素濃度２０％以上で５０％以下の雰囲気下で行ってもよい。
前記第１の加熱工程及び前記第２の加熱工程は酸素濃度５％以下の雰囲気下で行ってもよい。
前記基板の加熱は、所定流量で排気される処理容器内で行い、前記第３の工程における排気流量は、前記第１の加熱工程及び前記第２の加熱工程における排気流量よりも大きくてもよい。
前記第１の加熱工程における排気流量は、前記第２の加熱工程における排気流量よりも小さくてもよい。
前記基板への光の照射は、ＬＥＤまたはランプヒータにより行われてもよい。
前記塗布膜は、ＳＯＣ膜であってもよい。
別な観点による本発明によれば、前記塗布膜の形成方法を基板処理装置によって実行させるために、当該基板処理装置を制御する制御部のコンピュータ上で動作するプログラムが提供される。
また別な観点による本発明によれば、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
本発明によれば、段差を有する基板上に塗布液を塗布して塗布膜を形成するにあたり、基板の段差の影響を抑えた段差の少ない塗布膜を形成できる。
本実施の形態にかかる基板処理装置の構成の概略を示す縦断面図である。 発光素子ユニットの構成の概略を示す平面図である。 熱源の構成の概略を示す平面図である。 本実施の形態にかかる加熱処理の条件を示すタイムチャートである。 従来の加熱処理の条件を示すタイムチャートである。 第２の温度での加熱処理により、レジスト下層膜を平坦化した状態を示す説明図である。 所定のパターンが形成されたウェハに塗布液を塗布した状態を示す説明図である。
以下、本発明の実施の形態について説明する。図１は、本実施の形態にかかる塗布膜の形成方法を実施する基板処理装置１の構成の概略を示す縦断面図である。なお、本実施の形態に係る基板処理装置１は、例えばウェハＷを加熱処理する熱処理装置である。また、本実施の形態において基板処理装置１で処理されるウェハＷには、予め所定のパターンを有する膜が形成されている。
熱処理装置１は、ウェハＷを載置して冷却する冷却板１０とウェハＷを加熱する熱源１１が設けられた処理容器１２を有している。処理容器１２は、略円筒形状の側壁１２ａ、側壁１２ａの上端を塞ぐ天板１２ｂ、及び側壁１２ａの下端を塞ぐ底板１２ｃを有している。側壁１２ａと天板１２ｂとの間、及び側壁１２ａと底板１２ｃとの間には、それぞれ図示しないシール部材が設けられ、処理容器１２は気密に形成されている。
冷却板１０の下方には、ウェハＷを支持する支持ピン２０が複数設けられている。支持ピン２０は、例えば処理容器１２の外部に設けられた昇降機構２１に接続されて昇降自在となっている。冷却板１０には、支持ピン２０が昇降する際に当該冷却板１０との干渉を避けるため、貫通孔２０ａが複数形成されている。ウェハＷは、加熱処理の際に熱源１１と間の距離が所定の値となるように、支持ピン２０によって持ち上げられる。
熱源１１は、処理容器１２の天板１２ｂの下面に配置されている。熱源１１は、複数の発光素子ユニット３０により構成されている。各発光素子ユニット３０は、支持ピン２０に支持されたウェハＷに光を照射するように、冷却板１０に対向して設けられている。各発光素子ユニット３０は、電極３１を介して支持部材３１ａに支持され、支持部材３１ａは天板１２ｂに支持されている。天板１２ｂの内部には図示しない冷媒管が設けられ、その内部に冷却水を通水することで、発光素子ユニット３０の冷却が行なわれる。
発光素子ユニット３０は、図２に示すように六角状に形成された支持板３２を有し、当該支持板３２の表面に発光素子３３が多数配置されている。発光素子３３としては、例えば発光ダイオード（ＬＥＤ）が用いられる。そして、熱源１１は、例えば図３に示すように、一つの発光素子ユニット３０の六角状の支持板３２の辺が互いに隣接するように配置されて構成されている。このような配置構成とすることで、全ての発光素子ユニット３０が天板１２ｂに均等に配置される。
発光素子３３として用いられるＬＥＤとしては、光の波長が紫外〜近赤外の範囲、好ましくは３６０〜１０００ｎｍの範囲の、例えばＧａＮ（窒化ガリウム）やＧａＡｓ（ガリウムヒ素）などの化合物半導体が用いられる。なお、本実施の形態では、加熱対象であるウェハＷがシリコン製のウェハであり、シリコンウェハによる吸収率の高い８８０ｎｍ付近の波長を有するＧａＡｓ系の材料からなるＬＥＤを用いている。
天板１２ｂの上面には、各発光素子ユニット３０に電流を供給する電源４０が配置されている。電源４０は、後述する制御部１５０に接続されており各発光素子ユニット３０へ供給する電流は制御部１５０により制御される。
冷却板１０と発光素子ユニット３０との間には、発光素子ユニット３０からウェハＷに向けて照射された光を透過する光透過部材５０が、冷却板１０の上面と所定の距離だけ離間して配置されている。光透過部材５０としては、例えば石英などが用いられる。光透過部材５０は、処理容器の側壁１２ａに設けられた支持部材（図示せず）により支持されている。光透過部材５０の内部には、ガス流路５０ａが形成されている。また、光透過部材５０の下面には開口が複数形成され、ガス流路５０ａは、この開口に連通している。
処理容器１１には、当該処理容器１１内に、ガス供給機構５１から所定の処理ガスを導入する処理ガス供給管５２と、排気機構５３に接続された排気管５４がそれぞれ天板１２ａを貫通して設けられている。
処理ガス供給管５２は、光透過部材５０の内部に形成されたガス流路５０ａに連通している。そのため、ガス供給機構５１から導入された処理ガスは、光透過部材５０の下面からウェハＷの上面に向けて供給される。排気管５４は、光透過部材５０の内部に、ガス流路５０ａよりも外周部側に形成された排気流路５０ｂに連通している。したがって、ガス供給機構５１からガス流路５０ａを介して処理容器１２内に導入された処理ガスは、ウェハＷの中心から外周に向かう方向に流れる気流を形成する。
ガス供給管５２には、処理容器１２内に導入する処理ガスの流量を調節する流量調節機構５５が設けられている。また、排気管５４には、処理容器１２からの排気流量を調節する排気調節機構５６が設けられている。
以上の基板処理システム１には、図１に示すように制御部１５０が設けられている。制御部１５０は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、基板処理装置１におけるウェハＷの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の電源４０や昇降機構２１の動作を制御して、基板処理装置１におけるウェハＷの加熱処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御部１５０にインストールされたものであってもよい。
次に、以上のように構成された基板処理装置１を用いて行われるウェハ処理、具体的には塗布液が塗布されたウェハＷを加熱処理して塗布膜を形成する方法について、図４を用いて説明する。図４は、基板処理装置１における加熱処理条件を示すタイムチャートである。図４の横軸は時間、縦軸はウェハＷの温度と処理容器１２内の排気流量であり、実線がウェハＷの温度を、破線が排気流量を表している。また、図４に斜線で示される部分は、処理容器１２内の酸素濃度を表している。
先ず、処理容器１２のシャッタ（図示せず）が開き、ウェハＷが処理容器１２の外部に設けられた搬送機構（図示せず）によって支持ピン２０の上方に搬送される。このウェハＷには、上述の通り、予め例えばフォトリソグラフィーを用いて所定のパターンが形成されており、パターン上にはさらに塗布液が塗布されている。なお、塗布液としては、レジスト下層膜としての有機膜、より具体的にはＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜を形成するための溶液が用いられる。
次に、支持ピン２０が上昇し、ウェハＷが搬送機構から支持ピン２０に受け渡される。ウェハＷが支持ピン２０に受け渡され、搬送機構が処理容器１２から退避すると、次にシャッタが閉じられる。その後、ガス供給機構５１から処理ガスとして酸素ガスが所定の流量で供給される。それと共に、排気機構５３により処理容器１２内が排気される。この際、ガス供給機構５１からの酸素ガスの供給量は、処理容器１２内の酸素濃度が５％以下になるように調節される。
次いで、ウェハＷと光透過部材５０と間の距離が所定の距離、例えば１０ｍｍになるまで支持ピン２０が上昇する。次に、電源４０から熱源１１の各発光素子ユニットに電流が供給され、熱源１１からウェハＷに光が照射される（図４の時間Ｓ１）。この際、電源４０の出力は、熱源１１からの光の照射によりウェハＷの温度が第１の温度Ｔ１に維持されるように調節される。第１の温度Ｔ１は、塗布液に含まれる溶剤の揮発温度以上である。この第１の温度でウェハＷを所定の期間（図４の時間Ｓ１〜Ｓ２の間）加熱することで、ウェハＷに塗布された塗布液から溶剤が揮発する。第１の温度での加熱時間は、予め行われる試験により溶剤が揮発するまでの時間を求め、当該求められた時間に基づいて設定される。なお、第１の温度Ｔ１は、塗布液中の溶剤の揮発温度以上とするだけでなく、塗布液のガラス転移点以下の温度とすることが好ましく、溶剤の揮発温度以上で且つ溶剤の揮発温度を１０℃以上超えない温度とすることがより好ましい。さらに好ましくは、第１の温度Ｔ１の上限は、溶剤の発火点温度を超えない温度である。加熱温度を低く抑えることで、処理容器１２内の温度が溶剤の発火点以上となることを防ぐことができる。また、溶剤は常温でも揮発するが、第１の温度Ｔ１で加熱することで揮発を促進し、ウェハＷの加熱処理のスループットを向上させることができる。
第１の温度Ｔ１での加熱処理が終了すると、次いで、電源４０の出力を増加させ（図４の時間Ｓ２）、ウェハＷの温度を第２の温度Ｔ２まで上昇させる。なお、第２の温度Ｔ２としては、塗布液のガラス転移点温度以上で且つ塗布液の架橋開始温度よりも低い温度である。この第２の温度Ｔ２でウェハＷを所定の期間（図４の時間Ｓ２〜Ｓ３の間）加熱することで、ウェハＷに塗布された塗布液を流動化させ、ウェハＷに塗布された塗布液を平坦化する。この塗布液の平坦化について具体的に説明する。
多層の膜を用いたパターン形成においては、従来、例えば図５に示すような温度条件でウェハの加熱処理が行われる。即ち、ウェハＷを常温から所定の温度Ｔａまで昇温し、その温度で一定時間加熱処理を行った後にウェハＷを再び常温まで冷却する。この際の所定の温度Ｔａは、ウェハＷに塗布された塗布液の架橋温度以上の温度である。また、加熱処理の間は、排気流量も一定に保たれ、処理容器内の酸素濃度も例えば空気中の酸素濃度よりも若干低い約１８％で一定に保たれる。ところが、図７に示すような、段差が生じた状態の、例えばレジスト下層膜４００が形成されたウェハＷを図５に示すような条件で加熱処理すると、段差が維持された状態でレジスト下層膜４００が架橋反応し、レジスト下層膜４００の上層に形成される他の膜にも段差の影響が生じてしまう。
そこで、本実施の形態では、図４の時間Ｓ２〜Ｓ３の期間においては、ガラス転移点以上で且つ塗布液の架橋開始温度よりも低い温度である第２の温度Ｔ２で加熱処理を行う。ガラス転移点以上の温度で加熱することで塗布膜であるレジスト下層膜を流動化させ、段差が生じていたレジスト下層膜を図６に示すように平らにすることで、パターン４０１の影響を受けることなく均一な高さのレジスト下層膜４００を得ることができる。なお流動化した状態のレジスト下層膜４００には、処理容器１２内の気流の影響により斑状の模様が生じる恐れがある。したがって、第２の温度Ｔ２で加熱処理する期間は、排気機構５３による排気流量は低く抑えられる。この際の排気流量は、用いられるレジスト下層膜の性質により異なるので、予め試験等を行って求められる。なお、レジスト下層膜４００への気流の影響を考慮し、第１の温度Ｔ１による加熱処理の期間においても、排気流量は第２の温度Ｔ２における加熱処理の期間と同様に低く抑えられる。かかる場合、第１の温度Ｔ１による加熱処理の期間における排気流量は、第２の温度Ｔ２における加熱処理の期間における排気流量よりもさらに低く抑えることが好ましい。
第２の温度Ｔ２での加熱処理が終了すると、次いで、電源４０の出力を増加させ（図４の時間Ｓ３）、ウェハＷの温度を第３の温度Ｔ３まで上昇させる。第３の温度Ｔ３は、レジスト下層膜４００の架橋開始温度以上で且つレジスト下層膜４００を構成する材料の分解温度よりも低い温度である。この第３の温度Ｔ３でウェハＷを所定の期間（図４の時間Ｓ３〜Ｓ５の間）加熱することで、架橋反応によりレジスト下層膜４００を硬化させ、安定した膜を形成することができる。
また、時間Ｓ３から所定の時間経過後、時間Ｓ４において排気機構５３による排気流量を増加させる。ウェハＷの加熱処理によりウェハＷ上の塗布膜から様々な昇華物が処理容器内に発生するが、排気流量を増加させることでこれらの昇華物を速やかに排出し、例えば加熱処理終了後に処理容器１２のシャッタを開放する際に、処理容器１２の外部に昇華物が拡散することを防止できる。この際、ウェハＷは第３の温度Ｔ３で加熱処理されることにより硬化しているので、ウェハＷ上のレジスト下層膜４００は気流の影響をうけない。したがって、レジスト下層膜４００に斑状の模様が生じることもない。
また、時間Ｓ３においては、ガス供給機構５１から処理ガスとしての酸素ガスの供給量を増加させ、処理容器１２内の酸素濃度を所定の濃度、本実施の形態においては、大気中の酸素濃度と同じか又はそれ以上、即ち約２０％以上にする。例えば、フォトリソグラフィーに用いられるレジスト膜を加熱処理すると、架橋反応と共に酸化反応がおこり、この酸化反応を促進させることで、レジストパターンのパターン倒れに対する耐性が向上することが知られている。そして、加熱処理の際の温度が高いほど酸化反応は進む。そこで、本実施の形態においては、図４に示す加熱処理において最も高い温度である第３の温度Ｔ３に昇温する際に酸素濃度を増加させる。そうすることで、効率的にレジスト下層膜４００を酸化させることができる。また、温度が低い状態でもレジスト下層膜４００を酸素雰囲気中におくことで酸化反応は起こるが、温度が低い状態では、局所的に酸化反応が起こったり起こらなかったりして均一な処理を行うことができない。特に、第２の温度Ｔ２での加熱処理時はレジスト下層膜４００が流動化しているため、酸素濃度が高い状態で加熱処理を行うと、レジスト下層膜４００の表面のみではなく内部まで酸化反応が起こる。その結果、酸化される部分と酸化されない部分が不均質に生じ、レジスト下層膜４００の膜質が不均質になってしまう。そのため、本実施の形態のように、低温状態では酸素濃度を低く保つことで局所的に酸化反応が起こることを防止し、その一方で、第３の温度Ｔ３での加熱処理により硬化した状態のレジスト下層膜４００を高い酸素濃度で酸化させるので、レジスト下層膜４００の表面近傍を均質に酸化させることができる。これにより、レジスト下層膜４００の全面にわたって均一な処理を行い、均一な膜質のレジスト下層膜４００を形成することができる。
時間Ｓ３〜Ｓ５の期間、第３の温度Ｔ３で加熱処理が行われると、次いで、支持ピン２０が下降し、ウェハＷが冷却板１０上に載置される。これによりウェハＷは常温まで冷却される。またそれと共に、ガス供給機構５１からの酸素ガスの供給量を減少させる。その際、排気機構５３による排気流量も減少させる。そして、例えば時間Ｓ６においてウェハＷが常温に達すると、処理容器１２のシャッタが開き、搬送機構によりウェハＷが処理容器１２から搬出される。
その後ウェハＷは、基板処理装置１の外部に設けられた塗布処理装置に搬入され、レジスト中間層膜が塗布される。この際、基板処理装置１での加熱処理によりレジスト下層膜４００が平坦化されているので、パターン４０１の影響を受けることなく平坦なレジスト中間層膜が形成される。その後、レジスト中間層膜上にレジスト上層膜が形成され、次いでウェハＷが露光処理される。その後、ウェハＷの現像処理、エッチング処理が順次行われ、一連のウェハ処理が終了する
以上の実施の形態によれば、先ず第１の温度Ｔ１で加熱処理することでレジスト下層膜４００中の溶剤を揮発させ、次いで第２の温度Ｔ２で加熱処理することでレジスト下層膜４００を流動化させる。これにより段差を有するウェハＷ上に塗布されたレジスト下層膜４００が平坦化される。そして、平坦化後のレジスト下層膜４００を第３の温度Ｔ３で加熱処理することで、レジスト下層膜４００を架橋反応させて硬化させる。これにより、パターン４０１の影響を受けることなく、均一な高さのレジスト下層膜４００を形成することができる。その結果、レジスト下層膜４００の上層に形成される膜にパターン４０１の影響を与えることなく、均一な高さの膜を形成することができる。
また、第１の温度Ｔ１を、レジスト下層膜４００中の溶剤の揮発温度以上で且つ溶剤の発火点を超えない温度とすることで、処理容器１２内の温度が溶剤の発火点以上となることを防ぐことができる。
また、以上の実施の形態では、第３の温度Ｔ３で加熱処理する際に、処理容器１２中の酸素濃度を空気中の酸素濃度と同じかそれ以上に維持するので、第３の温度Ｔ３での加熱処理においてレジスト下層膜４００の酸化反応を促進し、パターン倒れに対して耐性の高い塗布膜を形成することができる。また、第１の温度Ｔ１及び第２の温度Ｔ２での加熱処理の期間は酸素濃度を５％以下に維持しているので、ウェハＷの温度が低い状態で局所的に酸化反応が起こることを防止し、その一方で、第３の温度Ｔ３での加熱処理により硬化した状態のレジスト下層膜４００を高い酸素濃度で酸化させるので、レジスト下層膜４００の表面近傍を均質に酸化させることができる。したがって、レジスト下層膜４００の全面にわたって均一な処理を行い、均一な膜質のレジスト下層膜４００を形成することができる。なお、第３の温度Ｔ３での加熱処理における酸素濃度は、３０％以上とすることがより好ましいが、ウェハＷ上に構成されたレジスト下層膜４００以外の構成物が過剰に酸化したり、腐食したりすることがないように、酸素濃度の上限は５０％以下とすることが好ましい。
なお、本発明者らが、図５に示す従来のような条件で加熱処理を行った場合（比較例）と、図４に示す本実施の形態の条件で加熱処理を行った場合（実施例）について、パターン倒れに対する耐性を比較したところ、比較例においては、例えばレジストパターンの線幅が３４．５ｎｍ以下においてパターン倒れが発生するのに対して、実施例においては、線幅が３１．３ｎｍ以下となるまでパターン倒れが生じず、本実施の形態の方法により、パターン倒れに対する耐性が向上していることが確認された。なお、パターン倒れは、ＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ
Ｒｏｕｇｈｎｅｓｓ）が４ｎｍを超えたものをパターン倒れ有りと判定した。
以上の実施の形態では、第３の温度Ｔ３での加熱処理から所定の時間経過後、即ち、ウェハＷ上のレジスト下層膜４００が架橋反応により硬化した後に処理容器１２からの排気流量を増加させるので、レジスト下層膜４００に気流による影響を与えることなく、加熱処理によりウェハＷから発生した昇華物を速やかに排出することができる。
また、以上の実施の形態では、第１の温度Ｔ１及び第２の温度Ｔ２で加熱処理する際に、処理容器１２からの排気流量を低く抑えるので、硬化する前のレジスト下層膜４００が気流により影響を受けることがない。したがって、レジスト下層膜４００の表面に、例えば気流の影響による斑状の模様が生じるといったことを避けることができる。
以上の実施の形態では、ウェハＷを加熱処理する際の熱源１１として、ＬＥＤを用いている。例えば、従来の加熱処理に用いる、例えば電気ヒータが内蔵された熱板は、時定数が大きく電気ヒータの出力を増加させても直ちに熱板そのものの温度が上昇しないが、本実施の形態のようにＬＥＤを用いることで、速やかにウェハＷを昇温させることができる。また、熱板を用いてウェハＷを第３の温度Ｔ３で加熱処理した後に、別のウェハＷを加熱処理する場合、熱板の温度が例えば第１の温度Ｔ１よりも低くなるまで一旦冷却する必要があり、そのために所定の時間を要するが、ＬＥＤを用いる場合はそのような冷却時間は不要であるため、ウェハＷ処理のスループットを向上させることができる。なお、熱源１１としては、ＬＥＤに代えて、例えばハロゲンヒータのようなランプヒータを用いてもよい。
なお、以上の実施の形態では、ウェハＷと熱源１１との距離を一定に保った状態で、電源４０の出力を変更してウェハＷの加熱温度を調節したが、例えば電源４０の出力を一定に保った状態で支持ピン２０を昇降させ、ウェハＷと熱源１１との距離を変えることでウェハＷの加熱温度を調節してもよい。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のＦＰＤ（フラットパネルディスプレイ）、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
本発明は、段差を有する基板上に、段差の少ない塗布膜を形成する際に有用である。
１ 基板処理装置
１０ 冷却板
１１ 熱源
１２ 処理容器
２０ 支持ピン
２１ 昇降機構
３０ 発光素子ユニット
３１ 電極
３２ 支持板
４０ 電源
５０ 光透過部材
５１ ガス供給機構
５２ ガス供給管
５３ 排気機構
５４ 排気管
４００ レジスト下層膜
４０１ パターン
Ｗ ウェハ

Claims (10)

  1. 段差を有するパターンが形成された基板に塗布膜を形成する方法であって、
    塗布液が塗布された基板を、当該塗布液の溶剤の揮発温度以上で且つガラス転移点より低い温度である第１の温度で加熱する第１の加熱工程と、
    前記塗布液のガラス転移点以上で且つ前記塗布液の架橋開始温度より低い第２の温度で前記基板を加熱する第２の加熱工程と、
    前記塗布液の架橋開始温度以上で且つ前記塗布膜の材料分解温度よりも低い第３の温度で前記基板を加熱して塗布膜を形成する第３の加熱工程と、を有し、
    前記基板の加熱は、前記基板に光を照射して行うことを特徴とする、塗布膜の形成方法。
  2. 前記第１の加熱工程及び前記第２の加熱工程は、前記第３の加熱工程よりも低酸素濃度雰囲気下で行うことを特徴とする、請求項１に記載の塗布膜の形成方法。
  3. 前記第３の加熱工程は酸素濃度２０％以上で５０％以下の雰囲気下で行うことを特徴とする、請求項２に記載の塗布膜の形成方法。
  4. 前記第１の加熱工程及び前記第２の加熱工程は酸素濃度５％以下の雰囲気下で行うことを特徴とする、請求項２または３のいずれかに記載の塗布膜の形成方法。
  5. 前記基板の加熱は、所定流量で排気される処理容器内で行い、前記第３の工程における排気流量は、前記第１の加熱工程及び前記第２の加熱工程における排気流量よりも大きいことを特徴とする、請求項１〜４のいずれかに記載の塗布膜の形成方法。
  6. 前記第１の加熱工程における排気流量は、前記第２の加熱工程における排気流量よりも小さいことを特徴とする、請求項５に記載の塗布膜の形成方法。
  7. 前記基板への光の照射は、ＬＥＤまたはランプヒータにより行われることを特徴とする、請求項１〜６のいずれかに記載の塗布膜の形成方法。
  8. 前記塗布膜は、ＳＯＣ膜であることを特徴とする、請求項１〜７のいずれかに記載の塗布膜の形成方法。
  9. 請求項１〜８のいずれかに記載の塗布膜の形成方法を基板処理装置によって実行させるために、当該基板処理装置を制御する制御部のコンピュータ上で動作するプログラム。
  10. 請求項５に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
JP2013141295A 2013-07-05 2013-07-05 塗布膜の形成方法、プログラム及びコンピュータ記憶媒体 Active JP6081879B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013141295A JP6081879B2 (ja) 2013-07-05 2013-07-05 塗布膜の形成方法、プログラム及びコンピュータ記憶媒体
PCT/JP2014/065576 WO2015001936A1 (ja) 2013-07-05 2014-06-12 塗布膜の形成方法及びコンピュータ記憶媒体
TW103121878A TWI569463B (zh) 2013-07-05 2014-06-25 The forming method of the coating film and the computer memory medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013141295A JP6081879B2 (ja) 2013-07-05 2013-07-05 塗布膜の形成方法、プログラム及びコンピュータ記憶媒体

Publications (3)

Publication Number Publication Date
JP2015015370A true JP2015015370A (ja) 2015-01-22
JP2015015370A5 JP2015015370A5 (ja) 2015-08-06
JP6081879B2 JP6081879B2 (ja) 2017-02-15

Family

ID=52143519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013141295A Active JP6081879B2 (ja) 2013-07-05 2013-07-05 塗布膜の形成方法、プログラム及びコンピュータ記憶媒体

Country Status (3)

Country Link
JP (1) JP6081879B2 (ja)
TW (1) TWI569463B (ja)
WO (1) WO2015001936A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125408A1 (ja) * 2015-02-05 2016-08-11 東京エレクトロン株式会社 研磨装置、塗布膜形成装置、塗布膜形成方法、記憶媒体、パターン形成方法及びパターン形成装置
JP2021012899A (ja) * 2019-07-03 2021-02-04 東京エレクトロン株式会社 基板熱処理装置、基板熱処理方法及び記憶媒体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381820A (ja) * 1986-09-25 1988-04-12 Toshiba Corp レジストパタ−ン形成方法
JPS6381923A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 感光性ポリイミド樹脂処理方法および装置
JPH0289059A (ja) * 1988-09-26 1990-03-29 Hitachi Electron Eng Co Ltd ベーク方法
JPH0561206A (ja) * 1991-08-30 1993-03-12 Oki Electric Ind Co Ltd レジストの平坦化方法
JPH06114330A (ja) * 1992-10-03 1994-04-26 Sumitomo Metal Ind Ltd 帯状材の連続塗装方法
JPH07256203A (ja) * 1994-03-22 1995-10-09 Kobe Steel Ltd 感熱自己接着性樹脂塗装金属板およびその製法並びに該樹脂塗装金属板の接合法
JPH1074949A (ja) * 1996-08-30 1998-03-17 Asahi Glass Co Ltd アクティブマトリクス基板
JP2001188357A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示素子用基板への樹脂膜形成法及び装置、並びに該方法を用いた液晶表示装置の製造方法
JP2004002752A (ja) * 2002-03-28 2004-01-08 Toray Ind Inc ポリ（脂環式オレフィン）組成物の処理方法並びに半導体装置、光学部品および有機電界発光装置
JP2008186934A (ja) * 2007-01-29 2008-08-14 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495046B2 (en) * 2001-12-17 2009-02-24 Daikin Industries, Ltd. Crosslinkable elastomer composition and formed product comprising the same
US20040084774A1 (en) * 2002-11-02 2004-05-06 Bo Li Gas layer formation materials
KR101068372B1 (ko) * 2005-07-05 2011-09-28 히다치 가세고교 가부시끼가이샤 감광성 접착제, 및 이것을 이용하여 얻어지는 접착 필름, 접착 시트, 접착제층 부착 반도체 웨이퍼, 반도체장치 및 전자부품

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381820A (ja) * 1986-09-25 1988-04-12 Toshiba Corp レジストパタ−ン形成方法
JPS6381923A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 感光性ポリイミド樹脂処理方法および装置
JPH0289059A (ja) * 1988-09-26 1990-03-29 Hitachi Electron Eng Co Ltd ベーク方法
JPH0561206A (ja) * 1991-08-30 1993-03-12 Oki Electric Ind Co Ltd レジストの平坦化方法
JPH06114330A (ja) * 1992-10-03 1994-04-26 Sumitomo Metal Ind Ltd 帯状材の連続塗装方法
JPH07256203A (ja) * 1994-03-22 1995-10-09 Kobe Steel Ltd 感熱自己接着性樹脂塗装金属板およびその製法並びに該樹脂塗装金属板の接合法
JPH1074949A (ja) * 1996-08-30 1998-03-17 Asahi Glass Co Ltd アクティブマトリクス基板
JP2001188357A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示素子用基板への樹脂膜形成法及び装置、並びに該方法を用いた液晶表示装置の製造方法
JP2004002752A (ja) * 2002-03-28 2004-01-08 Toray Ind Inc ポリ（脂環式オレフィン）組成物の処理方法並びに半導体装置、光学部品および有機電界発光装置
JP2008186934A (ja) * 2007-01-29 2008-08-14 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125408A1 (ja) * 2015-02-05 2016-08-11 東京エレクトロン株式会社 研磨装置、塗布膜形成装置、塗布膜形成方法、記憶媒体、パターン形成方法及びパターン形成装置
JP2021012899A (ja) * 2019-07-03 2021-02-04 東京エレクトロン株式会社 基板熱処理装置、基板熱処理方法及び記憶媒体

Also Published As

Publication number Publication date
JP6081879B2 (ja) 2017-02-15
WO2015001936A1 (ja) 2015-01-08
TWI569463B (zh) 2017-02-01
TW201517297A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
JP4438008B2 (ja) 基板処理装置
JP5193121B2 (ja) レジスト塗布現像方法
KR20220031649A (ko) 금속-함유 레지스트의 리소그래피 성능을 향상시키기 위한 소성 (bake) 전략들
JP2006060228A (ja) ウェハベーキング装置
JP5673523B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP6081879B2 (ja) 塗布膜の形成方法、プログラム及びコンピュータ記憶媒体
JP4965925B2 (ja) 基板の処理システム
JP2017117852A (ja) 熱処理装置、基板を熱処理する方法及びコンピュータ読み取り可能な記録媒体
JP2015144244A (ja) 基板処理システム
JP2006310391A (ja) 基板処理方法
KR100626395B1 (ko) 노광 후 베이크 장치 및 노광 후 베이크 방법, 그리고 상기장치를 가지는 포토 리소그래피 시스템
JP2008004580A (ja) 基板処理装置
KR100710705B1 (ko) 기판 애싱 방법
WO2015115166A1 (ja) 基板処理システム、基板処理方法及びコンピュータ記憶媒体
WO2018190273A1 (ja) 露光装置、基板処理装置、基板の露光方法および基板処理方法
JP2009099835A (ja) レジスト塗布基板の熱処理装置及びその熱処理方法
TWI607490B (zh) Photoresist pattern forming method, coating, developing device, memory medium
JP6211886B2 (ja) 加熱処理方法及び加熱処理装置
JPH10321505A (ja) フォトレジスト膜の硬化方法およびその装置
JP2021527955A (ja) 被加工材の露光後ベーク処理のための方法および装置
JP4601514B2 (ja) レジストパターンの形成方法
JP4202962B2 (ja) 基板処理方法及び半導体装置の製造方法
KR100741578B1 (ko) 반도체 제조를 위한 감광제 도포용 트랙장비의 핫 플레이트및 ｃｄ조절 방법
KR20240026997A (ko) 기판 처리 방법 및 기판 처리 시스템
KR20060012468A (ko) 반도체 노광 설비의 베이킹 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170119

R150 Certificate of patent or registration of utility model

Ref document number: 6081879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250