JP4202962B2 - 基板処理方法及び半導体装置の製造方法 - Google Patents

基板処理方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4202962B2
JP4202962B2 JP2004131647A JP2004131647A JP4202962B2 JP 4202962 B2 JP4202962 B2 JP 4202962B2 JP 2004131647 A JP2004131647 A JP 2004131647A JP 2004131647 A JP2004131647 A JP 2004131647A JP 4202962 B2 JP4202962 B2 JP 4202962B2
Authority
JP
Japan
Prior art keywords
temperature
processing method
substrate processing
temperature state
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004131647A
Other languages
English (en)
Other versions
JP2005317652A (ja
Inventor
健二 川野
信一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004131647A priority Critical patent/JP4202962B2/ja
Priority to US11/114,043 priority patent/US20050250056A1/en
Publication of JP2005317652A publication Critical patent/JP2005317652A/ja
Application granted granted Critical
Publication of JP4202962B2 publication Critical patent/JP4202962B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、化学増幅型レジストの感度を向上させ得る加熱処理方法及び半導体装置の製造方法に関する。
半導体装置製造では、素子領域形成、電極配線加工等に先立ち、レジストパターンが被加工基板上に形成される（リソグラフィ工程）。加工するパターンの微細化に伴い、リソグラフィ工程では化学増幅型レジストが現在では広く用いられるようになった。化学増幅型レジストを用いたレジストパターンは、一般に以下のように形成される。まず、被処理基板である半導体ウエハ上にレジスト塗布膜を形成した後、所定パターンを露光により転写することで潜像を形成する。その後、PEB(Post Exposure Bake)と呼ばれる露光後の加熱処理工程により、露光時に生成されたレジスト膜中の酸を拡散させる。その後、アルカリ現像液等を用いて現像処理することで、レジストパターンを形成する。
微細パターンを形成するためには、上記露光時の光源の短波長化が必要とされている。現在、KrF、ArF等のエキシマレーザー光が用いられ、露光装置として実用化されているが、ＤＵＶ光によるパターン形成では、パターン解像度の限界があるため、次世代のリソグラフィ技術として低加速ＥＢリソグラフィーや電子ビーム投影露光（ＥＰＬ）技術の開発が進められている。これら、電子ビームを用いたリソグラフィープロセスでは光リソグラフィに比べ、より多くの描画時間が必要なため、スループットを如何に改善するかが、重要な技術課題とされている。
これに対し、使用する化学増幅型レジスト材料をより高感度化させることが検討されている。しかし、レジストプロファイルや、ラインエッジラフネスなどのレジスト特性とスループットから要求されている感度とをレジスト材料の最適化だけで両立させのは、現状で非常に困難であるとされている。
また、ＰＥＢ中にレジスト膜厚に対して垂直方向に電圧を印加させ、レジストの感度を実質的に向上させる方法が報告されている（非特許文献１）。これらの報告では、ＰＥＢ時の電界アシスト効果により、低い照射量で所望寸法のパターン形成することが可能で、実質的なレジスト感度の向上に成功している。しかしながら、これらのＰＥＢ方法では、ＰＥＢ中にレジスト膜表面に電極を直接乗せて、電圧印加させるために電極が汚れ、処理を行う毎に電極をクリーニングする必要がある。また、電界強度が電極とウエハとの距離に大きく依存するため、ウエハ面内で均一に電圧を印加することが困難であるなど、実用化するためには、克服すべき課題が山積しているのが現状であった。
M.Cheng et.al, J.Vac Sci Tech. 18(6), pp.3318, Nov/Dev 2000
本発明の目的は、実質的にレジストの感度を向上させ得る基板処理方法、及びこの基板処理方法を用いた半導体装置の製造方法を提供することにある。
本発明は、上記目的を達成するために以下のように構成されている。
本発明の一例に係わる基板処理方法は、被処理基板上に、エネルギー線照射によって所望の潜像が形成されている化学増幅型レジスト膜を形成する工程と、前記化学増幅型レジスト膜に熱を供給して熱処理を行う工程とを含む基板処理方法において、前記熱処理は、前記化学増幅型レジスト膜の表面部の温度をＴT、前記化学増幅型レジスト膜の前記被処理基板との界面部の温度をＴBとしたとき、ＴT＜ＴBを満たす第１の温度状態にする工程と、ＴT＞ＴBを満たす第２の温度状態にする工程とを含む。
本発明によれば、 前記化学増幅型レジスト膜の表面部の温度と前記化学増幅型レジスト膜の前記被処理基板との界面部の温度との大小関係を変化させることによって、レジスト膜の感度を向上させることができる。
本発明の実施の形態を以下に図面を参照して説明する。
図１は、本発明の一実施形態に係わる半導体装置の製造工程の一部を示すフローチャートである。
半導体装置の製造途中である直径３００ｍｍの半導体基板を用意する。半導体基板（以下ウエハと称す）上に回転塗布法により反射防止剤を塗布する。１９０℃、６０秒の条件でベーク処理して、膜厚６０ｎｍの反射防止膜を被処理基板上に形成する。反射防止膜上に上にさらにポジ型化学増幅型レジスト剤を塗布する（ステップＳＴ１）。１３０℃、６０秒の条件でプリベークと呼ばれるレジスト中の溶剤を揮発させるための露光前加熱処理を行い、反射防止膜上に３００ｎｍのレジスト膜を形成する（ステップＳＴ２）。プリベーク後ウエハを室温まで冷却し、電子ビーム描画装置にウエハを搬送する。次いで、７０ｎｍライン＆スペースパターンの繰り返しパターンを加速電圧５０ｋＶの条件で描画を行い、潜像を形成する（ステップＳＴ３）。
露光後、ウエハを電子ビーム描画装置から搬出し、加熱処理装置へと搬送し、ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）と呼ばれる露光後加熱処理を１３０℃、９０秒の条件で行う（ステップＳＴ４）。
以下、ＰＥＢ処理の詳細について説明する。図２は、本実施形態で使用する加熱処理装置を模式的に示した断面図である。加熱処理装置のチャンバ１０１内には、ウエハ１００を裏面から加熱するためのホットプレート１０２と、ウエハ１００上面から加熱する光加熱ユニット１０３の２つの加熱ユニットが設置されている。ウエハ１００は、搬送アーム（図示しない）等によってチャンバ１０１内へと搬送され、高さ０．１ｍｍのプロキシミティギャップ１０４を介してホットプレート１０２上に載置される。ホットプレート１０２は、熱の分布を均一にする均熱板１０２ａと同心円状に分割されたヒータ１０２ｂとで構成されている。ヒータ１０２ｂの温度は、電圧供給部１０５及び電圧制御部１０６と図示しない温度モニタ機構とによって、所望値に制御される。ウエハ１００上部には、光加熱ユニット１０３が設置され、光加熱ユニット１０３から放射された光は、ウエハ１００表面に照射される。本実施形態では、ハロゲンランプを光源として用い、紫外領域の波長をカットするフィルタ（図示せず）を介してウエハ表面へと照射した。光加熱ユニット１０３は、複数の光照射部から構成され、電圧供給部１０７及び電圧制御部１０８によって、それぞれが独立に制御され、ウエハ面内で均一な加熱が可能となっている。また、電圧制御部１０８と、図示しない温度モニタ機構とによってレジスト膜表面の温度を所望値に制御することが可能となっている。また、図示しない導入口、排気口及びパージ気流形成手段により、ウエハ表面でパージ気流１０９が形成される。パージ気流１０９は、排気速度、気体温度が制御可能な構成となっている。
次いで、加熱シーケンスについて、図面を参照しながら説明する。
図３は、本実施形態で用いた加熱処理時間に対するレジスト表面（レジスト上部）及び下地反射防止膜との界面部（レジスト底部）の温度特性を模式的に示したものである。図中の破線がレジスト上部を実線がレジスト底部の温度を示している。ここでは、加熱処理開始時間をｔ＝０とした。
加熱初期段階（第１の温度状態ＴＣ1）では、ウエハ１００下面のホットプレート１０２から熱が供給されるように制御した。このとき、チャンバ１０１内のパージ気流１０９によって、レジスト膜上部では熱が奪われる。そのため、レジスト膜底部の温度がレジスト膜上部よりも高温になる。このときのレジスト上部と底部とで生じた温度勾配によって、レジスト膜１２０中の酸１２１は、レジスト膜１２０上部方向への力が働き、酸１２１の上部方向への移動が進行する（図４（ａ））。
時間ｔ1＝２０秒において、ウエハ１００上部に設置された光加熱ユニット１０３のパワーをＯＮにすることで、ウエハ１００上部から加熱し、レジスト膜上部の温度を底部に比べて高くする（第２の温度状態ＴＣ2）。第２の温度状態ＴＣ2では、レジスト膜１２０底部方向への力が働くため、酸１２１はレジスト膜１２０底部方向へ移動する（図４（ｂ））。
時間ｔ２＝４０秒において、ウエハ下部に設置されたホットプレートのヒータ出力を上げることで、ウエハ下部の温度を上部に比べて高くした（第３の温度状態ＴＣ3）。第３の温度状態ＴＣ3では、レジスト膜１２０上部方向への力が働くため、酸１２１は上部方向へ移動する（図４（ｃ））。
時間ｔ３＝６０秒において、ウエハ１００上部に設置された光加熱ユニット１０３の出力をさらに上げることで、ウエハ１００上部から加熱し、レジスト膜１２０上部の温度を底部に比べて高くした（第４の温度状態ＴＣ4）。第４の温度状態ＴＣ4では、レジスト膜１２０底部方向への力が働くため、酸１２１は底部方向へ移動する（図４（ｄ））。
時間ｔ4＝８０秒において、ウエハを加熱処理装置外へと搬出し、冷却ユニット（図示せず）に搬送して、室温にまで冷却した。さらに現像装置へと搬送し、ＴＭＡＨを主成分とするアルカリ現像液で現像処理を行い、レジストパターンを形成する（ステップＳＴ５）。
レジストパターンをマスクに半導体基板又は半導体基板上に形成された膜をエッチングする（ステップＳＴ６）。次いで、レジストパターン除去する（ステップＳＴ７）。
従来のＰＥＢ方法では、７０ｎｍライン＆スペースパターンを所望寸法に形成するために、１０．２μＣ／ｃｍ2の照射量がＥＢ描画時に必要であったが、本実施形態記載のＰＥＢ方法では、５．７μＣ／ｃｍ2の照射量で所望寸法が形成でき、実質的にレジスト膜の感度を向上させることができた。
本実施形態では、２つの加熱源をウエハの上面と下面に配置し、温度制御を行ったが、これに限定されることは無い。例えば、図５に示すように、チャンバ１０１内のウエハ１００下面に１つのホットプレート１０２を配置し、チャンバ１０１内の圧力を圧力制御部１３０でコントロールすることで、レジスト膜上面の温度を制御することでも、同様の効果が得られる。例えば、チャンバ１０１内の圧力Ｐ1，温度Ｔ1の状態から圧力Ｐ2，温度Ｔ2の状態の状態にした時、温度Ｔ2＝（Ｐ2／Ｐ1）×Ｔ1となる。チャンバ内の温度が変化することでレジスト膜の上面の温度が変化する。なお、ホットプレート１０２の温度制御を併用しても良い。
本実施形態では、光源としてハロゲンランプを用いたが、これに限定されることなく、他の光源を用いても良い。
初期状態でレジスト膜の下部の温度が高くなるようにしたが、レジスト膜の上部側の温度が高くなるようにしても良い。
また、本発明の趣旨を逸脱しない範囲において、様々な変形が可能である。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
本発明の一実施形態に係わる半導体装置の製造工程の一部を示すフローチャート。 加熱処理装置を模式的に示した断面図。 加熱処理時間に対するレジスト表面（レジスト上部）及び下地反射防止膜との界面部（レジスト底部）の温度特性を示す図。 加熱時のレジスト膜内の酸が動きを模式的に示す図。 加熱処理装置を模式的に示す図。
符号の説明
１００…ウエハ，１０１…チャンバ，１０２…ホットプレート，１０２ａ…均熱板，１０２ｂ…ヒータ，１０３…光加熱ユニット，１０４…プロキシミティギャップ，１０５…電圧供給部，１０６…電圧制御部，１０７…電圧供給部，１０８…電圧制御部，１０９…パージ気流

Claims (7)

  1. 被処理基板上に、エネルギー線照射によって所望の潜像が形成されている化学増幅型レジスト膜を形成する工程と、
    前記化学増幅型レジスト膜に熱を供給して熱処理を行う工程とを含む基板処理方法において、
    前記熱処理は、
    前記化学増幅型レジスト膜の表面部の温度をＴT、前記化学増幅型レジスト膜の前記被処理基板との界面部の温度をＴBとしたとき、
    ＴT＜ＴBを満たす第１の温度状態にする工程と、ＴT＞ＴBを満たす第２の温度状態にする工程とを含むことを特徴とする基板処理方法。
  2. 前記第１の温度状態と前記第２の温度状態とは、
    前記被処理基板の上部及び下部にそれぞれ配置された熱源からの熱の供給量を制御することによって作り出されることを特徴とする請求項１記載の基板処理方法。
  3. 前記熱の供給量の制御が、前記熱源の発熱量、前記被処理基板と熱源の距離の少なくとも一方が制御されることによって行われることを特徴とする請求項２記載の基板処理方法。
  4. 前記第１の温度状態と前記第２の温度状態とは、前記熱処理時の圧力を制御することによって、作り出されることを特徴とする請求項１記載の基板処理方法。
  5. 前記第１の温度状態と前記第２の温度状態とが、交互に現れることを特徴とする前記請求項１記載の基板処理方法。
  6. 前記第１の温度状態から前記第２の温度状態への遷移、または前記第２の温度状態から前記第１の温度状態への遷移が、前記ＴT、ＴBのどちらか一方の温度が変更されることによって行われることを特徴とする前記請求項１記載の基板処理方法。
  7. 請求項１に記載された基板処理方法を用いた半導体装置の製造方法。
JP2004131647A 2004-04-27 2004-04-27 基板処理方法及び半導体装置の製造方法 Expired - Fee Related JP4202962B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004131647A JP4202962B2 (ja) 2004-04-27 2004-04-27 基板処理方法及び半導体装置の製造方法
US11/114,043 US20050250056A1 (en) 2004-04-27 2005-04-26 Substrate treatment method, substrate treatment apparatus, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004131647A JP4202962B2 (ja) 2004-04-27 2004-04-27 基板処理方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005317652A JP2005317652A (ja) 2005-11-10
JP4202962B2 true JP4202962B2 (ja) 2008-12-24

Family

ID=35239826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004131647A Expired - Fee Related JP4202962B2 (ja) 2004-04-27 2004-04-27 基板処理方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050250056A1 (ja)
JP (1) JP4202962B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890255B2 (ja) * 2012-04-02 2016-03-22 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 露光装置、基板処理装置、基板の露光方法および基板処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW301037B (ja) * 1993-11-19 1997-03-21 Sony Co Ltd
JP3764278B2 (ja) * 1998-07-13 2006-04-05 株式会社東芝 基板加熱装置、基板加熱方法及び基板処理方法
JP2000056474A (ja) * 1998-08-05 2000-02-25 Tokyo Electron Ltd 基板処理方法
US20020092839A1 (en) * 2000-08-01 2002-07-18 Bing Lu Method of making an integrated circuit
EP1207048A1 (en) * 2000-11-08 2002-05-22 Applied NanoSystems B.V. A process and an apparatus for the formation of patterns in films using temperature gradients
JP3696156B2 (ja) * 2000-12-26 2005-09-14 株式会社東芝 塗布膜の加熱装置、レジスト膜の処理方法
JP2004134674A (ja) * 2002-10-11 2004-04-30 Toshiba Corp 基板処理方法、加熱処理装置、パターン形成方法

Also Published As

Publication number Publication date
JP2005317652A (ja) 2005-11-10
US20050250056A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
TWI413160B (zh) 半導體微影製程
JP3696156B2 (ja) 塗布膜の加熱装置、レジスト膜の処理方法
TWI483079B (zh) Pattern formation method
JP6909374B2 (ja) 光増感化学又は感光性化学増幅レジストを用いた限界寸法制御
JP2004134674A (ja) 基板処理方法、加熱処理装置、パターン形成方法
US6465356B2 (en) Method for forming fine patterns by thinning developed photoresist patterns using oxygen radicals
JP4488867B2 (ja) パターン形成方法
JP4202962B2 (ja) 基板処理方法及び半導体装置の製造方法
JP3020523B2 (ja) 図形露光装置とその方法
JP2005123651A (ja) レジスト膜の処理装置、およびレジストパターン形成方法
JP3676947B2 (ja) 半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジスト
JP2001326153A (ja) レジストパターンの形成方法
TWI638243B (zh) 烘烤方法
JP2007096347A (ja) 被処理基板のローテーション補正装置、レジスト膜の処理装置、被処理基板のローテーション補正方法、レジスト膜の処理方法
JP2015528644A (ja) Ｅｕｖレジスト感度の減少
US20240192604A1 (en) Post baking apparatus
US6287731B1 (en) Methods for making microlithography masks utilizing temperature control
TWI820349B (zh) 光學鄰近校正方法及基板處理方法
JP3271093B2 (ja) パターン形成方法及びパターン形成装置
Ho et al. Critical dimension uniformity via real-time photoresist thickness control
JP2000100689A (ja) 気相前処理を用いる光リソグラフィー法
JP2005203597A (ja) レジスト現像方法および装置
TWI300514B (ja)
JP2004327688A (ja) レジスト現像方法及びレジスト現像装置
KR20060028869A (ko) 반도체 제조설비의 베이크장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees