JP2014531164A - デジタル/アナログ変換器 - Google Patents
デジタル/アナログ変換器 Download PDFInfo
- Publication number
- JP2014531164A JP2014531164A JP2014536183A JP2014536183A JP2014531164A JP 2014531164 A JP2014531164 A JP 2014531164A JP 2014536183 A JP2014536183 A JP 2014536183A JP 2014536183 A JP2014536183 A JP 2014536183A JP 2014531164 A JP2014531164 A JP 2014531164A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential
- load
- branch
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000002123 temporal effect Effects 0.000 claims description 3
- 230000003595 spectral effect Effects 0.000 abstract description 7
- 238000001228 spectrum Methods 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 abstract 1
- 230000000295 complement effect Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
- H03M1/0881—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by forcing a gradual change from one output level to the next, e.g. soft-start
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
Description
− スイッチング回路が、クロック周波数での周期的な方向転換を確立し、その後、許可(電流の流れを可能にする)動作が続く手段であって、許可時間とクロック周期との間のデューティサイクルは、0.7〜0.95の範囲である、手段を備え、
− スイッチング回路が、差動分岐と負荷との間での直接リンクまたは交差リンクのいずれかを可能にするスイッチング段と、この時間の2つの半周期間の電気出力信号の符号を逆にするため、許可時間の第1の半周期の間は直接的に、そして、許可時間の第2の半周期の間は交差方式で、差動分岐を負荷の入力に接続するようにスイッチング段を制御するための手段とを備える
ことを特徴とするデジタル/アナログ変換器を提案する。
− 許可信号外では、差動分岐の電流は、加算器回路ADDに向けて流れることは全くない。
− 許可信号の第1の半周期の間、差動分岐と加算器回路との接続は直接である。
− 許可信号の第2の半周期の間(第1の半周期と同じ持続時間を有する)、接続は交差接続である。
− 周期Tの対称的なクロック信号CLK。立ち下がりエッジは(この例では)、新しい2進ワードを差動分岐に適用するために、レジスタREGの出力の状態を変更する命令を定義する。
− DATA:レジスタ出力の状態。クロック信号の立ち下がりエッジ後、これらの出力上にレベル確定時間を有する。
− RSH。第1のスイッチング段の制御信号。その周期はTである。RSHの高ピークの持続時間は、0.05T〜0.3Tの範囲にある。低ピークの持続時間は、0.95T〜0.7×Tの範囲にある。RSHの立ち上がりエッジは、好ましくは、クロック信号CLKの立ち下がりエッジと一致し、RSHの高ピークは、レジスタの出力が安定するほど十分長く継続する。
− RF。第2のスイッチング段の制御信号。クロックと同じ周期Tを有する。高レベルから低レベルへの遷移は、RSHが低レベルにある間隔の半ばに位置する。
− Vout。変換器の出力における変調されたアナログ電圧。
− 周波数0〜F/2(Fはクロック周波数CLKである)
− 周波数F/2〜F
− 周波数F〜3F/2
− 周波数3F/2〜2F
のようにそれぞれ4つのナイキストゾーンに細分される場合、より優れたレベルのパワーは第2および第3のゾーンで提供され、これは従来の解決策には当てはまらない。第4のナイキストゾーンの大部分において許容レベルのパワーを有することさえも可能である。
Claims (5)
- 少なくとも1セットの電流源と、2つのトランジスタ(T1、T2)が各電流源に接続されたそれぞれの差動分岐対と、クロック周波数Fで起動され、変換すべきデジタルデータ要素を受信するレジスタ(REG)であって、前記変換すべきデジタルデータ要素の値の関数として、前記電流源からの電流を前記差動分岐の各対の一方または他方に個別に切り替えるように前記分岐対の前記トランジスタを制御する、レジスタと、差動出力電気信号であってそのアナログ値が前記変換すべきデジタルデータ要素を表す差動出力電気信号を生成するために、前記差動分岐の前記電流を受信する2つの抵抗負荷(R1、R2)とを有し、前記負荷に向かう前記差動分岐の前記電流の伝送を可能にするかまたは前記負荷から離れるようにこれらの電流を方向転換するために、前記差動分岐と前記負荷との間に介在するスイッチング回路もまた有するデジタル/アナログ変換器において、
− 前記スイッチング回路が、前記クロック周波数での周期的な方向転換を確立し、その後、許可動作が続く手段であって、許可時間とクロック周期との間のデューティサイクルは、0.7〜0.95の範囲である、手段を備え、
− 前記スイッチング回路が、前記差動分岐と前記負荷との間での直接リンクまたは交差リンクのいずれかを可能にするスイッチング段と、この時間の2つの半周期間の前記電気出力信号の符号を逆にするため、前記許可時間の第1の半周期の間は直接的に、そして、前記許可時間の第2の半周期の間は交差方式で、前記差動分岐を前記負荷に接続するように前記スイッチング段を制御するための手段とを備える
ことを特徴とする、デジタル/アナログ変換器。 - 前記デューティサイクルは、調整可能であることを特徴とする、請求項1に記載の変換器。
- 方向転換を制御する信号の遷移エッジとクロック信号の遷移エッジとの間の時間的整合は、調整可能であることを特徴とする、請求項1または2に記載の変換器。
- 前記1セットの電流源は、2進重み付けによって重み付けされた値を有する電流源を備えることを特徴とする、請求項1〜3のいずれか一項に記載の変換器。
- 前記スイッチング回路は、前記2つの差動分岐の前記電流に対する対称スイッチングを提供するため、各差動分岐と関連付けられたトランジスタ対を有し、同一の補助電流源は、前記2つの分岐と関連付けられた前記トランジスタ対において非ゼロ電流を流すため、前記スイッチング回路と電源端子との間の前記2つの差動分岐に接続されることを特徴とする、請求項1〜4のいずれか一項に記載の変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1159577A FR2981813B1 (fr) | 2011-10-21 | 2011-10-21 | Convertisseur numerique-analogique |
FR1159577 | 2011-10-21 | ||
PCT/EP2012/069828 WO2013056997A1 (fr) | 2011-10-21 | 2012-10-08 | Convertisseur numerique-analogique |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014531164A true JP2014531164A (ja) | 2014-11-20 |
JP5956588B2 JP5956588B2 (ja) | 2016-07-27 |
Family
ID=46980966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014536183A Active JP5956588B2 (ja) | 2011-10-21 | 2012-10-08 | デジタル/アナログ変換器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9041577B2 (ja) |
EP (1) | EP2769473B1 (ja) |
JP (1) | JP5956588B2 (ja) |
CN (1) | CN103907288B (ja) |
FR (1) | FR2981813B1 (ja) |
WO (1) | WO2013056997A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2849345B1 (en) * | 2013-09-12 | 2020-11-04 | Socionext Inc. | Circuitry and methods for use in mixed-signal circuitry |
CN106716846B (zh) * | 2014-07-17 | 2019-03-29 | 美国莱迪思半导体公司 | 数字模拟转换器中的频率响应补偿 |
US9385742B1 (en) | 2015-11-16 | 2016-07-05 | Raytheon Company | Wideband multi-mode current switch for digital to analog converter |
US9985641B1 (en) | 2017-05-26 | 2018-05-29 | Keysight Technologies, Inc. | Systems and methods for evaluating errors and impairments in a digital-to-analog converter |
US10193507B1 (en) | 2017-07-31 | 2019-01-29 | Analog Devices Global | Current switching circuit |
FR3089370B1 (fr) * | 2018-11-29 | 2020-11-27 | Teledyne E2V Semiconductors Sas | Dispositif de génération de signaux analogiques |
US11005492B2 (en) * | 2018-12-31 | 2021-05-11 | Tektronix, Inc. | Dual output signal paths for signal source channels to optimize for bandwidth and amplitude range |
WO2023110110A1 (en) * | 2021-12-16 | 2023-06-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Current-steering digital to analog converter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004260799A (ja) * | 2003-02-25 | 2004-09-16 | Northrop Grumman Corp | スイッチングdacパルス符号化回路 |
JP2005065084A (ja) * | 2003-08-19 | 2005-03-10 | Seiko Epson Corp | D/a変換回路及びそれを用いた半導体集積回路 |
US20060022856A1 (en) * | 2004-07-30 | 2006-02-02 | Rockwell Scientific Licensing, Llc | Return-to-zero current switching digital-to-analog converter |
WO2010087410A1 (ja) * | 2009-01-29 | 2010-08-05 | 日本電信電話株式会社 | 電流スイッチ・セルおよびディジタル/アナログ変換器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0344216A (ja) * | 1989-07-12 | 1991-02-26 | Toshiba Corp | D/a変換器 |
US6433722B1 (en) * | 2000-08-09 | 2002-08-13 | Texas Instruments Incorporated | Differential current multiplexer for current switched DACs |
US6559784B1 (en) * | 2001-11-21 | 2003-05-06 | Analog Devices, Inc. | Current switching cell for digital to analog converter |
US6593869B1 (en) * | 2002-03-28 | 2003-07-15 | Hrl Laboratories, Llc | High efficiency, high output drive current switch with application to digital to analog conversion |
-
2011
- 2011-10-21 FR FR1159577A patent/FR2981813B1/fr not_active Expired - Fee Related
-
2012
- 2012-10-08 JP JP2014536183A patent/JP5956588B2/ja active Active
- 2012-10-08 WO PCT/EP2012/069828 patent/WO2013056997A1/fr active Application Filing
- 2012-10-08 US US14/350,698 patent/US9041577B2/en active Active
- 2012-10-08 CN CN201280051384.9A patent/CN103907288B/zh active Active
- 2012-10-08 EP EP12769106.1A patent/EP2769473B1/fr active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004260799A (ja) * | 2003-02-25 | 2004-09-16 | Northrop Grumman Corp | スイッチングdacパルス符号化回路 |
JP2005065084A (ja) * | 2003-08-19 | 2005-03-10 | Seiko Epson Corp | D/a変換回路及びそれを用いた半導体集積回路 |
US20060022856A1 (en) * | 2004-07-30 | 2006-02-02 | Rockwell Scientific Licensing, Llc | Return-to-zero current switching digital-to-analog converter |
WO2010087410A1 (ja) * | 2009-01-29 | 2010-08-05 | 日本電信電話株式会社 | 電流スイッチ・セルおよびディジタル/アナログ変換器 |
US20110273317A1 (en) * | 2009-01-29 | 2011-11-10 | Munehiko Nagatani | Current-switching cell and digital-to-analog converter |
Also Published As
Publication number | Publication date |
---|---|
US20140253356A1 (en) | 2014-09-11 |
CN103907288B (zh) | 2016-12-21 |
WO2013056997A1 (fr) | 2013-04-25 |
CN103907288A (zh) | 2014-07-02 |
FR2981813A1 (fr) | 2013-04-26 |
EP2769473B1 (fr) | 2015-07-29 |
EP2769473A1 (fr) | 2014-08-27 |
JP5956588B2 (ja) | 2016-07-27 |
FR2981813B1 (fr) | 2015-01-16 |
US9041577B2 (en) | 2015-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5956588B2 (ja) | デジタル/アナログ変換器 | |
US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
JP2011244236A (ja) | デジタル−アナログ変換器及びデジタル−アナログ変換装置 | |
WO2012176250A1 (ja) | 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器 | |
JPH0426252B2 (ja) | ||
US7619552B1 (en) | Low distortion current switch | |
US7956785B2 (en) | Return to zero digital to analog converter and converting method thereof | |
US7508236B2 (en) | Line driver device | |
US4088903A (en) | Bistable circuits | |
JPS62130025A (ja) | 直列デジタル・アナログ変換器 | |
JP3528958B2 (ja) | 電流加算型da変換器 | |
US5982219A (en) | Asynchronous dual-rail demultiplexer employing Josephson junctions | |
CA1228128A (en) | Wideband switching matrix network in matrix form | |
EP1769582B1 (en) | Current parking return to zero digital-to-analog converter | |
US7098829B2 (en) | Digital to analog conversion | |
US3872439A (en) | Electronic switching circuit for bidirectional transfer | |
TWI401891B (zh) | 具高驅動能力之數位至類比轉換裝置 | |
US10771077B1 (en) | Hybrid return-to-zero voltage-mode DAC driver | |
JPS58194425A (ja) | D/a変換回路 | |
US6278393B1 (en) | Multiple output digital-to-analog converter | |
WO2021109145A1 (zh) | 一种达林顿管驱动电路、方法以及恒流开关电源 | |
US10219215B2 (en) | Network driving circuit and method of driving network device | |
JPH0250621A (ja) | 論理回路 | |
JP2628083B2 (ja) | ディジタルアナログ変換器 | |
JPH01165212A (ja) | 多ビット並列ディジタル信号回路用のインピーダンス変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5956588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |