JP2014517534A - 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法 - Google Patents

基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法 Download PDF

Info

Publication number
JP2014517534A
JP2014517534A JP2014514461A JP2014514461A JP2014517534A JP 2014517534 A JP2014517534 A JP 2014517534A JP 2014514461 A JP2014514461 A JP 2014514461A JP 2014514461 A JP2014514461 A JP 2014514461A JP 2014517534 A JP2014517534 A JP 2014517534A
Authority
JP
Japan
Prior art keywords
substrate
conductive
interconnect
opening
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014514461A
Other languages
English (en)
Other versions
JP5989104B2 (ja
Inventor
ジー． ウッド，アラン
ジェイ． アイルランド，フィリップ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2014517534A publication Critical patent/JP2014517534A/ja
Application granted granted Critical
Publication of JP5989104B2 publication Critical patent/JP5989104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ある実施形態は、半導体基板を通って、相互接続を形成する方法を含む。開口部は、半導体基板を通って途中まで伸びるように形成され、相互接続の部分は、開口部内に形成されるであろう。他の開口部は、基板の第２の側面から、相互接続の第１の部分へ伸びるように形成され、相互接続の他の部分は、そのような開口部内に形成されるであろう。ある実施形態は、基板の第１の側面から、半導体基板を通って部分的に伸びる基板貫通相互接続の第１の部分を有し、基板の第２の側面から伸びる基板貫通相互接続の第２の部分を有し、全てが相互接続の第１の部分へと伸びる複数の個別の導電性フィンガを有する半導体構成を含む。
【選択図】図１４

Description

基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法。
メモリダイス（ｄｉｃｅ）などの集積回路装置の商業生産は、単一の半導体ウエハあるいは他の、バルクな半導体基板上に同一の回路パターンを多数形成することを含むであろう。半導体装置の高歩留まりと、高性能を達成するために、所定のサイズの半導体基板上に製造された半導体装置の密度を高くすることは、半導体製造業の継続的なゴールである。
半導体アセンブリにおいて、半導体装置の密度を増加する一方法は、半導体ダイを貫通して伸びる、特には、ダイの活性面からダイの反対側の裏面に伸びる、ビア（つまり、スルーホール）を生成することである。ビアは、ダイの活性面からダイの裏面への電気的通路を提供するための基板貫通相互接続を形成するために、導電性の材料で満たされる。基板貫通相互接続は、ダイの裏面に沿っており、ダイの外部の回路コンポーネントに伸びる電気接点に電気的に結合するであろう。ある応用においては、ダイは、三次元マルチチップモジュール（３−Ｄ ＭＣＭ）に取り込まれることがあり、ダイの外部の回路コンポーネントは、他の半導体ダイ及び／あるいはキャリア基板によって構成されることがある。
半導体基板にビアを形成するさまざまな方法が開示されている。例えば、米国特許番号７，８５５，１４０、７，６２６，２６９及び、６，９４３，１０６は、基板貫通相互接続を形成するために利用できるであろう例示的方法を記載する。
熱誘導問題が、従来のように形成された基板貫通相互接続に起こるであろう。そのような問題は、半導体ダイの他の材料に対する相互接続内の導電性の材料（例、銅）の熱膨張の異なる率の結果として起こる圧力からが原因であろう。そのような熱的に誘導された問題を小さくする、あるいは、防ぐ、新しい基板貫通相互接続アーキテクチャを開発し、そのようなアーキテクチャを製造する方法を開発することが望ましい。
基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 図８の構成の平面図である。図８の断面は、図９の線８−８に沿ったものである。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図を示す。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１５の処理段階は、図７のそれに続き、図８のそれの別形態であろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１５の処理段階は、図７のそれに続き、図８のそれの別形態であろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１７の処理段階は、図４のそれに続き、図５のそれの別形態であろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１７の処理段階は、図４のそれに続き、図５のそれの別形態であろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１７の処理段階は、図４のそれに続き、図５のそれの別形態であろう。 図１９の構成の平面図である。図１９の断面は、図２０の線１９−１９に沿ったものである。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１７の処理段階は、図４のそれに続き、図５のそれの別形態であろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図１７の処理段階は、図４のそれに続き、図５のそれの別形態であろう。 基板貫通相互接続を形成する他の例示的実施形態の方法の処理段階における半導体構成の断面図である。 基板貫通相互接続を形成する他の例示的実施形態の方法の処理段階における半導体構成の断面図である。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２３の処理段階は、図８のそれに続くであろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２３の処理段階は、図８のそれに続くであろう。 基板貫通相互接続を形成する他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２３の処理段階は、図８のそれに続くであろう。 基板貫通相互接続を形成する他の例示的実施形態の方法の処理段階における半導体構成の断面図である。 他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２７の処理段階は、図４のそれに続くであろう。 他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２７の処理段階は、図４のそれに続くであろう。 他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２７の処理段階は、図４のそれに続くであろう。 図２９の構成の平面図である。図２９の断面は、図３０の線２９−２９に沿ったものである。 他の例示的実施形態の方法のさまざまな処理段階における半導体構成の断面図である。図２７の処理段階は、図４のそれに続くであろう。 他の例示的実施形態の方法の処理段階における半導体構成の断面図である。
ある実施形態は、基板の内部領域を結合する、少なくとも２つの分離された導電性のコンポーネントに分割された、基板貫通相互接続を含む。基板貫通相互接続を少なくとも２つの分離されたコンポーネントに分割することは、本明細書の背景技術の項で上記した問題を解決することができ、とくに、従来のように形成された基板貫通相互接続に関連した熱的に誘導された問題を軽くし、あるいは、防ぎさえすることができる。ある実施形態では、基板貫通相互接続のコンポーネントと同時に形成される取り付けピンを含む。
図１−３２を参照して、例示的実施形態を説明する。
図１を参照すると、半導体構成１０の部分が図示されている。構成１０は、半導体ウエハの一部であろう。構成１０は、集積回路（不図示）が関連付けられた半導体基板１２を備えている。基板１２は、半導体材料でできており、例えば、単結晶シリコン基材（単一シリコンウエハの領域などのような）を備えているであろう。「半導電性基板」、「半導体構成」、「半導体基板」は、半導電性ウエハ（単独で、あるいは、他の材料を含むアセンブリ）などの、バルクの半導電性材料、及び、半導電性材料レイヤ（単独で、あるいは、他の材料を含むアセンブリで）を含むが、これらには限定されない半導電性材料からなる任意の構成を意味する。語句「基板」は、上記した半導電性基板を含むが、これには限定されない任意の支持構成を示す。
基板１２は、第１の側面９と反対の第２の側面１１を有している。
基板１２に関連した集積回路は、図面を簡単化するために示されていない。回路は、例えば、メモリ、ロジック、配線などを含む、既知の、あるいは、後に開発される、任意の集積回路コンポーネントを備えていることがある。さまざまな回路コンポーネントは、例えば、１以上の耐熱金属材料、バリア材料、拡散材料、非導電性材料などを含む、さまざまな任意の材料からなることがある。集積回路コンポーネントは、側面９及び１１の一方、あるいは、他方に主に沿っているであろう。集積回路が関連付いた面は、半導体基板１２の表面（あるいは、活性面）と呼ばれ、他方は、基板の裏側と呼ばれるであろう。ある実施形態では、第１の側面９は、基板の表面に対応するであろう。
図２を参照すると、開口部１４が、基板の第１の側面９から基板１２内に部分的に伸びるために形成される。そのような開口部は、任意の適切な処理を利用して形成されるであろう。例えば、フォトリソグラフィでパターン化されたフォトレジストマスク（不図示）が、開口部の位置を決定するために、側面９に渡って形成され、次いで、１以上のエッチングが、基板１２内に開口部をパターン化するために利用され、続いて、フォトレジストマスクは、図２の構成を残すために取り除かれるであろう。
開口部１４は、基板１２内の任意の適切な距離に形成されるべきものである。ある実施形態では、開口部１４は、基板１２を通って、半分以上伸びるように形成され（示されているように）、他の実施形態では、開口部１４は、基板１２を通って、半分以下に伸びるように形成されるであろう。
図３を参照すると、非導電性ライナー１６は、開口部１４内に形成され、それから、導電性材料１８及び２０が、ライン付けされた開口部内に形成される。
非導電性ライナーは、任意の適切な化合物、あるいは、化合物の組み合わせからなっており、ある実施形態では、例えば、ほうりん珪酸ガラス（ＢＰＳＧ）、りん珪酸ガラス（ＰＳＧ）、フルオロ珪酸ガラス（ＦＳＧ）などの、１以上の添加剤が添加されたガラスからなっているであろう。ライナー１６は、任意の適切な厚さに形成され、一実施形態では、例えば、約１７００オングストロームの厚さなど、約１０００オングストロームから約３０００オングストロームの範囲内の厚さに形成されるであろう。
導電性材料１８及び２０は、任意の適切な化合物あるいは、化合物の組み合わせからなるであろう。ある実施形態においては、導電性材料２０は、銅を含み、本質的にこれからなり、あるいは、これからなり、材料１８は、銅のバリア材料であろう。銅バリア材は、１以上の、コバルト、ルテニウム、タンタル、タンタル窒化物、タングステン窒化物、チタン窒化物を含むであろう。導電性材料１８及び２０は、共に、導電性相互接続の第１の部分２２を形成する。ある実施形態では、導電性材料２０は、導電性相互接続の第１の部分のコアと呼ばれ、材料１８は、そのようなコアの周りに伸びる覆いと呼ばれるであろう。
本出願の図の残りの説明は、コア２０を、銅含有コアとして参照し、材料１８を、そのようなコアの周りの銅バリア覆いとして参照するであろう。しかし、本発明はまた、銅含有コアと銅バリア覆いに加え、あるいは、代わりに、他の導電性材料を利用することのできる実施形態も含む。コアが非銅材料に置き換えられる実施形態においては、銅バリア覆いは省略されるであろう。
コア２０は、図示の実施形態では、開口部１４がわずかに外側に突き出し、従って、半導体基板の側面９を超えて、外側に伸びるように図示される。他の実施形態においては、コアは、基板の面９と同面とされ、あるいは、基板の側面９に対して、凹むように形成されるであろう。
図４を参照すると、基板１２は、基板の第２の側面１１から導電性相互接続の第１の部分２２への距離Ｄが、約２０マイクロメータ以下となるように、薄くされているであろう。ある実施形態では、基板の薄板化は、省略されるであろう。
図５を参照すると、パターン化されたマスキング材料２４は、基板１２の第２の側面１１に渡って設けられる。開口部２６は、その開口部が直接、相互接続の第１の部分２２に渡っているように、パターン化されたマスキング材料を通って伸びている。マスキング材料２４は、任意の適切な化合物あるいは、化合物の組み合わせからなっており、ある実施形態では、フォトリソグラフィでパターン化されたフォトレジストに対応するであろう。
図６を参照すると、開口部２６は、基板１２内に伸びており、特には、非導電性材料１６に伸びている。続いて、マスキング材料２４（図５）は、取り除かれる。開口部２６は、任意の適切なエッチング、あるいは、エッチングの組み合わせと共に、基板１２内に伸びており、ある実施形態では、深掘り反応性エッチング（ＤＲＩＥ）処理を利用して、基板内に伸びているであろう。図６の開口部２６は、図２の処理段階で形成される第１の開口部１４と区別するために、第２の開口部と呼ばれるであろう。開口部２６は、ある実施形態では、非導電性材料１６内部に、あるいは、これを通って、形成されるであろう。
図７を参照すると、非導電性材料２８は、基板１２の第２の側面１１に沿って、開口部２６内に形成される。非導電性材料２８は、任意の適切な化合物、あるいは、化合物の組み合わせからなり、ある実施形態では、二酸化珪素、あるいは、ちっ化珪素を含み、本質的にこれからなり、あるいは、これからなるであろう。非導電性材料は、例えば、原子層エピタキシー（ＡＬＤ）及び化学蒸着（ＣＶＤ）の１つあるいは両方を含む、任意の適切な処理によって形成されるであろう。ディポジション処理は、低温処理、特には、約２００℃以下の温度を利用したものであるであろう。そのような低温処理は、基板１２に関連した集積回路コンポーネントへの熱的に誘導された損傷を避けるために、望ましいであろう。
非導電性材料２８は、開口部２６の底部に沿ってよりも、基板１２の表面１１に沿ってのほうがより厚く形成される。開口部２６は、開口部２６の底部に沿ったディポジションが、表面１１に沿ったディポジションよりも遅いように、適切なアスペクト比を有するならば、それは起こり、ある実施形態では、開口部２６は、２：１以上のアスペクト比を有しているであろう。ある実施形態では、表面１１上の材料２８の厚さは、少なくとも約５０００オングストロームであり、開口部２６の底部に沿っての材料２８の厚さは、約３０００オングストローム以下である。
図８を参照すると、非導電性材料２８は、材料２８の底部を通って穴あけし、また、相互接続の導電性第１の部分２２を暴露する、ライナー１６を通った穴あけをする、非等方エッチングを受けるであろう。非導電性材料は、開口部２６の側面に沿って、及び、開口部２６の底部において、材料２８を通ってエッチングにより穴あけされた後の表面１１に渡って残る。図示の実施形態では、エッチングは、覆い１８を通って、電気的相互接続の第１の部分のコア２０まで開口部２６を延伸するために実行される。図１５及び１６を参照して、以下に説明する、他の実施形態において、開口部２６は、覆い１８を通って、ではなく、覆い１８まで延伸されるであろう。
図９は、図８の構成の平面図を示し、相互接続の第１の部分２２に対する開口部２６を示す。相互接続部２２は、それが他の材料の下にある事を示すために、点線で示されている。
図１０を参照すると、導電性材料は、基板１２の第２の側面１１に渡って、開口部２６内部に形成される。そのような導電性材料は、銅バリア材料３０、及び、銅シード材料３２からなるであろう。銅バリア材料は、銅バリア材料１８の利用に対し適しているとして、上記の材料の任意のものを含み、例えば、ＡＬＤ、ＣＶＤ、及び、物理蒸着（ＰＶＤ）の１以上を含む任意の適切な処理によって形成されるであろう。銅シード材料は、任意の適切なシード材料を含んでおり、例えば、１以上のＡＬＤ、ＣＶＤ及びＰＶＤなどの任意の適切な処理によって形成されるであろう。
図１１を参照すると、パターン化されたマスク３４は、基板１２の第２の側面１１に渡って形成される。パターン化されたマスクは、マスキング材料３６を含む。マスキング材料３６は、任意の適切な化合物あるいは化合物の組み合わせであり、ある実施形態においては、フォトリソグラフィによってパターン化されたフォトレジストを含むであろう。
パターン化されたマスク３４は、基板の第２の側面の第１の領域３８を覆い、第２の領域４０を覆われないままにする。開口部２６は、覆われていない第２の領域内にある。
図１２を参照すると、導電性材料４２は、基板の第２の側面１１に渡って、その第２の側面の、覆われていない第２の領域４０内に形成される。材料４２は、銅を含み、本質的にこれからなり、銅シード材料３２から、電解成長されるであろう。図１２の実施形態においては、電解成長された材料４２は、覆われていない領域４０内のシード材料が、材料４２に併合されるに従い、効果的に消えるように、覆われていない領域４０内のシード材料と併合される。
導電性材料４２は、任意の適切な厚さに形成されるであろう。図示の実施形態においては、材料４２は、マスク３４の高さを越える厚さに形成され、他の実施形態では、材料４２は、マスク３４の高さを越えない厚さに形成されるであろう。
本出願の図の説明は、材料４２を、銅を含む材料、材料３２を、銅を含むシード材料、材料３０を、銅バリア材料として、参照することができる。しかし、本発明は、また、銅含有材料と銅バリア材料に追加して、あるいは、変わりに、他の導電性材料が使われるであろう実施形態をも含む。銅含有材料３２及び４２が、非銅材料に置き換えられる実施形態においては、銅バリア材料は省略されるであろう。
図１３を参照すると、材料４２は、材料４２に渡って伸びる平面化された上面４３を形成するために、化学的機械的研磨（ＣＭＰ）を受け、マスク３４（図１２）が取り除かれる。また、銅バリア材料３０及びシード材料３２（図１２）は、マスク３４によって覆われた基板１２の領域３８から取り除かれる。
導電性材料３０及び４２は、電気相互接続の第２の部分４４内に組み込まれ、電気相互接続のこうした第２の部分は、開口部２６の内部に延伸する。電気相互接続の第１と第２の部分２２及び４４は、互いに電気的に結合され、共に、基板貫通相互接続１００を形成する。
電気相互接続の第２の部分４４は、基板の第２の側面１１に渡り、側面４７を有する台座４６を含む。
ある実施形態では、第２の部分４４は、材料４２に対応するコアを備え、コアの周りの材料３０に対応する覆いを備えると考えられるであろう。したがって、材料４２は、相互接続の第２の部分４４のコア材料として参照され、材料３０は、相互接続の第２の部分の覆い材料として参照されるであろう。ある実施形態では、コア４２は、銅含有コアであり、覆い３０は、銅バリア覆いであるであろう。
図１４を参照すると、非導電性構成４８は、基板１２の第１の領域３８に渡り、台座４６の側面４７に沿って形成されている。構成４８は、非導電性材料５０を含む。そのような非導電性材料は、任意の適切な化合物、あるいは、化合物の組み合わせを含み、ある実施形態では、ポリイミドを含み、本質的にこれからなり、あるいは、これからなるであろう。
図１４は、導電性コア材料４２に渡って形成される結合材料５２を示している。ある実施形態では、そのような結合材料は、半田が乗る材料を含み、構成１０の外部の回路（不図示）に結合を構成するために適しているであろう。コア材料４２に渡って直接設けられている結合材料が示されているが、ある実施形態では、結合材料とコア材料間に１以上の他のレイヤがあるであろう。そのような他のレイヤは、例えば、ニッケル、金、あるいは、半田の乗る材料をコア材料に接着するのに適した、任意の他の材料を含み、ある実施形態では、アンダ・バンプ材料として当技術分野で既知の材料を含むであろう。
図８の製造段階は、コア２０まで延びる開口部２６を示している。他の実施形態においては、開口部２６は、覆いを介してコア２０に全体的にではなく、覆い１８にまで伸びているであろう。図１５及び１６は、そのような他の実施形態の例を図示する。
図１５を参照すると、図８と同様な処理段階における構成１０ａが示されているが、開口部２６は、導電性相互接続の第１の部分２２の導電性覆い１８まで伸びており、導電性相互接続のその第１の部分のコア２０までは伸びていない。
図１６は、図１４のそれと同様な処理段階における構成１０ａ（特に、図１０−１４を参照して上記したものに類似した処理の後）を示しており、基板貫通相互接続の第１の部分２２の導電性覆い１８に結合する、導電性覆い３０を有する基板貫通相互接続１００の第２の部分４４を示している。
図１−１６の実施形態は、単一の開口部内の電気相互接続の第２の部分を形成している。他の実施形態においては、電気相互接続の第２の部分は、複数の開口部内に形成されているであろう。複数の開口部内の電気相互接続の第２の部分を形成する例示的実施形態の方法が、図１７−２２を参照して説明される。
図１７を参照すると、構成１０ｂは、図５のそれに類似する処理段階において示されている。構成１０ｂは、図５の構成１０と同様に、基板１２の第２の側面１１に渡って形成されている、パターン化されたマスキング材料２４を含んでいる。しかし、図５の構成とは異なり、図１７の構成１０ｂは、マスキング材料２４を通してパターン化されている、３つの開口部６０−６２を有している。開口部６０−６２は、直接に、電気相互接続の第１の部分２２に全体に渡っている。図１７の実施形態は、マスキング材料を通してパターン化されている複数の開口部がある例示的実施形態である。他の例示的実施形態においては、複数の開口部は、図示された３つの開口部とは異なる数の開口部に対応するであろう。図２７−３２を参照して、以下に説明するいくつかの実施形態では、全ての開口部が、直接に、電気相互接続の第１の部分に渡っているわけではない。むしろ、開口部のいくつかが、アンカーピンが望まれる位置にあるであろう。
図１８を参照すると、構成１０ｂは、基板１２を通して、開口部６０−６２に伸び、非導電性材料１６に伸びる、図６を参照して上記したものに類似した処理を受ける。
図１９を参照すると、構成１０ｂは、図８のそれに類似した処理段階において示されている。特に、構成は、基板の側面１１に渡り、開口部６０−６２内の非導電性材料２８の形成の後であり、かつ、材料１６および１８を通り、相互接続の第１の部分のコア２０まで開口部６０−６２を伸ばすためのエッチングの後が示されている。
図２０は、図１９の構成の平面図であり、相互接続の第１の部分２２に対する開口部６０−６２が示されている。第１の部分２２は、それが他の材料の下であることを示すために、点線で示されている。追加的な開口部６３−６６が、開口部６０−６２のほかに、図１９の平面に示されている。全ての開口部６０−６６は、直接に、相互接続の第１の部分２２に渡っており、従って、全てのそのような開口部は、相互接続の第１の部分に伸びる第２の開口部と考えられるであろう。図示された実施形態は、相互接続の第１の部分２２に渡って形成された７つの開口部を有しているが、他の実施形態においては、相互接続の第１の部分に渡り形成された７つより少ない開口部があることも、あるいは、その第１の部分に渡って形成された、７つより多い開口部があることもある。
図７を参照して上記したように、非導電性材料２８は、非導電性材料が、基板内に伸びる開口部の底部におけるよりも、基板１２の外面に渡って厚くなっているような条件の下に形成されている事が望ましいであろう。そのような条件は、開口部の底部における材料２８のディポジションが、基板１２の外面に渡って材料２８のディポジションより遅いような、適切な高アスペクト比を有する開口部を利用するであろう。
材料２８の好ましいディポジション特性を達成する適切な高アスペクト比を有する単一の開口部を利用することに伴う潜在的困難は、そのような開口部内に最終的に形成される導電性相互接続の部分は、好ましい導電性特性を達成するには狭すぎるであろうということである。図１９及び２０の実施形態における複数の開口部の利用は、基板１２の外面に渡ってよりも、開口部の底面に渡るほうが、非導電性材料２８を薄く形成することができるための個別の開口部内で達成されるべき適切な高アスペクト比を可能にし、結果の相互接続が、好ましい導電性特性を有するように、結合された複数の開口部内に形成される十分な導電性材料を可能にするであろう。
図１９及び２０の処理段階において形成される複数の開口部は、相互に（図示のように）略同じ大きさを持っているであろう。他の実施形態においては、１以上の開口部は、１以上の他の開口部とは、実質的に異なる大きさを有しているであろう。
図２１を参照すると、構成１０ｂは、図１４のそれと類似の処理段階において示されている。構成は、コア２０と覆い１８を備える第１の部分２２を有し、コア４２と覆い３０を備える第２の部分４４を有する基板貫通相互接続１００を備えている。第２の部分４４は、それぞれ、開口部６０−６２内の複数の導電性フィンガ７０−７２を備えている。導電性フィンガ７０−７２の全ては、基板貫通相互接続の第１の部分２２のコア２０に伸びている。
ある実施形態では、コア２０及びコア４２は、両方とも、相互に、同じ金属を含有する化合物を含み、例えば、双方は、銅からなっているであろう。そのような実施形態においては、コア２０と４２は、第１の化合物を有する、金属含有コアと考えることができ、覆い３０は、第１の化合物とは異なる（例えば、覆い３０が、銅バリア材料からなるであろう）、金属含有コア２０と４２との直接の間の第２の化合物を備えると考えることができるであろう。
図２１の製造段階は、コア２０まで延びる導電性フィンガ７０−７２を示している。他の実施形態においては、導電性フィンガ７０−７２は、覆いを通ってコア２０まで全体的にではなく、覆い１８まで伸びる（図１５及び１６を参照して上記した構成と類似して）であろう。図２２は、基板貫通相互接続の第１の部分の覆い１８まで、基板貫通相互接続１００の第２の部分の導電性フィンガ７０−７２が伸びる例示的実施形態を示す構成１０ｃが示されている。ある実施形態では、覆い１８と３０は、相互に同じ化合物でできており、従って、導電性コア４２と２０間に、単一のレイヤを形成するように併合するであろう。他の実施形態においては、覆い１８と３０は、相互に異なる化合物からなるであろう。
図２３−２５は、図１０−１４の上記したパターン化と置き換えて利用できるであろう基板貫通相互接続の第２の部分のパターン化の方法を示す図である。
図２３を参照すると、構成１０ｄが、図８のそれに続く処理段階において示されている。構成は、図１１を参照して上記した第１及び第２の領域３８及び４０を備えると示されている。非導電性構成８０は、構成１０ｄの基板１２の第１の領域３８の上にはあるが、第２の領域４０の上にはないようにパターン化されている。
非導電性構成は、任意の適切な化合物あるいは化合物の組み合わせからなるであろう非導電性材料８２からなり、ある実施形態では、ポリイミドを含み、本質的にこれからなり、あるいは、これからなるであろう。非導電性材料は、任意の適切な処理によって、構成８０の構成にパターン化されるであろう。たとえば、フォトリソグラフィでパターン化されたフォトレジストマスク（不図示）は、材料８２の膨張に渡って形成され、パターンは、１以上の適切なエッチングによって、マスクから材料８２の膨張に転移され、それから、マスクは、材料８２の図示されたパターン化された構成８０を残すために取り除かれるであろう。
銅バリア材料３０と銅シード材料３２は、非導電性構成８０に渡って、また、構成８０によって覆われていない領域４０を横断して形成される。
図２４を参照すると、銅含有材料４２は、材料３０を横断して形成される。銅含有材料は、シード材料３２から電解成長されるであろう（図２３）。シード材料は、電解成長された銅と一体化し、したがって、図２４の処理段階においては示されていない。
図２５を参照すると、ＣＭＰ及び／あるいは、他の適切な処理が、非導電性材料８２上から銅含有材料４２と銅バリア材料３０を取り除くが、銅含有材料４２を基板の第２の領域４０上には残しておくために利用される。続く処理（不図示）においては、図１４の材料５２に類似した半田が乗る材料が、銅含有材料４２上に設けられるであろう。
図２５の構成は、そのような相互接続の第１の部分２２の覆い１８を通って伸びる基板貫通相互接続１００の第２の部分４４を有している。他の実施形態では、図２３−２５のそれに似た処理が、電気相互接続の第２の部分４４が、そのような電気相互接続の第１の部分２２の覆い１８を通っては延伸しない図１６のそれと類似の構成を形成するのに利用されるであろう。
図２３−２５のそれに似た処理が、図２１及び図２２を参照して上記したものに類似した相互接続（すなわち、複数の導電性フィンガを備える相互接続）を形成する間に利用されるであろう。図２６は、図２３−２５のそれと似た処理によって形成され、複数の導電性フィンガ７０−７２と共に、基板貫通相互接続１００を備える構成１０ｅを示す。
本明細書で説明した基板貫通相互接続の部分４４は、「第２の部分」として参照され、部分２２は、「第１の部分」と参照されるが、ある実施形態では、それぞれの部分は、ここに設けられるさまざまな図面に示されるのと逆順で形成されるであろう。したがって、ある実施形態では、マルチフィンガ部分は、基板貫通相互接続の他の部分より前に形成されるであろう。
実施形態は、第１及び第２の部分からなる単一の相互接続の形成を説明するが、実施形態は、また、途中まで基板を通ったところに配置されたインタフェースにおいて、相互に結合された双子の相互接続を形成するとして考えることが出来る。
本出願の図は、個別の基板貫通相互接続の形成を示すが、そのような相互接続は、半導体基板内に同時に形成されるであろう多くの相互接続の代表であると理解されるべきである。したがって、図に示される個別の相互接続のそれぞれは、基板内に同時に形成される多数の相互接続の代表であるであろうことが理解されるべきである。そのような複数の相互接続は、基板を横断して、任意の適切な構成を有しており、例えば、Ｋｉｒｂｙを発明者として、Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ．を権利者として記述される米国特許番号６，９４３，１０６に記載されるものと類似の構成を有するであろう。
図１−２６の実施形態は、基板貫通電気相互接続を形成する。他の実施形態においては、アンカーピンは、基板貫通相互接続の形成の間、基板貫通相互接続に沿って形成されるであろう。アンカーピンを形成する方法の例示的実施形態が、図２７−３１を参照して説明される。
図２７を参照すると、構成１０ｆが、図１７のそれと類似の処理段階において示されている。構成１０ｆは、図１７の構成１０と同様に、基板１２の第２の側面１１を横断して形成されたパターン化されたマスク材料２４を含んでいる。しかし、図１７の構成とは異なり、図２７の構成１０ｆは、３つの開口部６０−６２の反対側のマスク材料２４を通ってパターン化される対の開口部１１０及び１１２を有している。開口部１１０及び１１２は、電気相互接続の第１の部分２２から横方向にオフセットされており、したがって、電気相互接続のそのような第１の部分に直接には渡っていない。図２７の実施形態は、電気相互接続の第１の部分に直接には渡らない位置に、マスク材料を通してパターン化された少なくとも１つの開口部がある例示的実施形態である。他の実施形態では、そのような第1の部分に直接には渡らない開口部の数は、開口部の図示された対とは異なる数の開口部に対応するであろう。
図２８を参照すると、構成１０ｆは、図１８を参照して上記したものに類似した処理を受け、そのような処理は、開口部１１０及び１１２を基板１２内に延伸する。
図２９を参照すると、構成１０ｆが、図１９のそれと類似の処理段階において示されている。特に、構成は、基板の側面１１に渡って、かつ、開口部６０−６２、１１０及び１１２内に、非導電性材料２８を形成した後、かつ、開口部６０−６２を、材料１６及び１８を通り、相互接続の第1の部分のコア２０まで延伸するエッチングの後のものが示されている。そのようなエッチングは、また、図示されているように、そのような開口部内の非導電性材料１１の底面より下の深さまで、基板１２内に開口部１１０及び１１２を窪ませるであろう。
図３０は、図２９の構成の平面図を示し、相互接続の第１の部分２２に対する、開口部６０−６２、１１０及び１１２を示す。第１の部分２２は、他の材料の下にあることを示すために、点線で示されている。追加の開口部６３−６６が、開口部６０−６２、１１０、及び１１２に加え、図２９の平面図に示されている。開口部６０−６６の全ては、相互接続の第１の部分２２に直接に渡っているが、開口部１１０及び１１２は、相互接続のそのような第１の部分には、直接には渡ってない。
図２９及び３０の処理段階において形成される複数の開口部は、任意の適切な大きさを持つであろう。
図３１を参照すると、構成１０ｆは、図２１のそれと類似の処理段階において示されている。構成は、コア２０と覆い１８を備える第１の部分２２と、コア４２と覆い３０と備える第２の部分４４を有する基板貫通相互接続１００を備えている。第２の部分４４は、それぞれ、開口部６０−６２内に複数の導電性フィンガ７０−７２を備えている。全ての導電性フィンガ７０−７２は、基板貫通相互接続の第１の部分２２のコア２０まで伸びている。構成はまた、基板１２内に伸びるアンカーピン１１４及び１１６を形成するために、開口部１１０及び１１２内に伸びる導電性材料４２を備えている。こうしたアンカーピンは、材料４２のパッドを基板に固定する助けになることができる。アンカーピンの数と間隔は、基板の望ましくない弱体化を避けつつ、基板への材料４２のパッドを望ましく固定するために選択されるであろう。
図３１のそれに類似のアンカーピンは、本明細書で説明した任意の実施形態と組み合わせて利用されるであろう。
図３１の実施形態は、電気相互接続の第１の部分２２に対し、いくらか対称的に向けられた材料４２のパッドを示すが（特に、図３１の断面に沿って、相互接続の第１の部分の左右の両方へ約等距離で伸びているパッド材料４２を示している）、他の実施形態では、パッド材料は、電気相互接続のそのような第１の部分に対し、非対称に向けられているであろう。図３２は、材料４２のパッドが、電気相互接続の第１の部分２２に対し、横方向にオフセットされて設けられている構成１０ｇを示している。図示の実施形態においては、材料４２は、開口部１１２内に伸びるアンカーピン１１６を形成している。ある実施形態においては、熱膨張の間に発生するさまざまな力をそらすことができる点で、電気相互接続の第１の部分２２に対し、横方向にオフセットされた材料４２のパッドを有することは、いくらか利点があるであろう。
図におけるさまざまな実施形態の特定の方向は、ただ図示の目的のためであり、実施形態は、ある応用においては、示された方向に対し回転することが出来るであろう。本明細書の説明と、続く請求項は、構成が図の特定の方向であるか、あるいは、そのような方向に対し回転されているかには関わらず、さまざまな特徴間の説明した関係を有している任意の構成に関連する。
添付の図の断面図は、ただ、断面内の特徴を示すためであり、図を簡単化するために、断面の後ろ側の材料は示していない。
構成が、他の構成「の上」あるいは「に対して」として参照されるときには、それが直接他の構成の上にあるか、介在する構成があっても良い。一方、構成が、他の構成「の直接に上」あるいは「直接に、対して」と参照される場合には、介在する構成は存在しない。構成が他の構成に「接続」され、あるいは、「結合」されると参照される場合には、他の構成に直接接続されるか、結合され、介在する構成があっても良い。一方、構成が、他の構成に「直接接続」され、あるいは、「直接結合され」と参照されている場合には、介在する構成は存在しない。
ある実施形態は、半導体基板を通って相互接続を形成する方法を含む。第１の開口部は、半導体基板の一面から基板を通って途中まで伸びるように形成することができる。導電性相互接続の第１の部分は、第１の開口部内に形成されるであろう。少なくとも１つの第２の開口部は、基板の第２の側面から導電性相互接続の第１の部分に延びるように形成されるであろう。導電性相互接続の第２の部分は、少なくとも１つの第２の開口部内に形成されるであろう。
ある実施形態は、半導体基板を通って、相互接続を形成する方法を含む。第１の開口部は、半導体基板の一面から、基板を通って途中まで伸びるように形成されるであろう。導電性相互接続の第１の部分は、第１の開口部内に形成されるであろう。少なくとも１つの第２の開口部は、基板の第２の側面から、導電性相互接続の第１の部分に直接に渡って伸びるように形成されるであろう。非導電性材料は、基板の第２の側面に沿って、少なくとも１つの第２の開口部内に、形成されるであろう。非導電性材料は、基板の第２の側面に沿って、かつ、少なくとも１つの第２の開口部の側面に沿って、非導電性材料を残しつつ、少なくとも１つの第２の開口部の底部に沿って取り除かれるであろう。非導電性材料が、少なくとも１つの第２の開口部の底部に沿って取り除かれた後、相互接続の第１の部分の領域は、少なくとも１つの第２の開口部を通って暴露される。それから、導電性相互接続の第２の部分は、少なくとも１つの第２の開口部内に形成されるであろう。
ある実施形態は、基板貫通相互接続の導電性の第１の部分を有する半導体構成を含み、この第１の部分は、半導体基板の第１の側面から、基板を部分的に通って、伸びる。半導体構成は、基板貫通相互接続の導電性の第２の部分も有し、第２の部分は、基板の第２の側面から第１の側面とは対向するように（in opposing relation to）伸び、導電性の第１の部分まで全てが伸びる、複数の個別の導電性フィンガを備えるであろう。
ある実施形態では、基板貫通相互接続の第１の導電性部分を含む半導体構成を含み、この第１の部分は、半導体基板の第１の側面から、基板を部分的に通って伸び、第１の金属含有コアを有している。半導体構成は、また、基板貫通相互接続の第２の導電性部分を含み、この第２の部分は、半導体基板の第２の側面から、第１の側面とは対向するように（in opposing relation to）伸び、この第２の部分は、金属含有コアの周りに導電性覆いを有し、第２の部分の導電性覆いは第１の部分の導電性コアと第２の部分の導電性コアの間にあるであろう。

Claims (27)

  1. 半導体基板を通して相互接続を形成する方法であって、
    前記基板の第１の側面から、前記基板を通って途中まで伸びる第１の開口部を形成することと、
    前記導電性相互接続の第１の部分を前記第１の開口部内に形成することと、
    前記基板の第２の側面から前記導電性相互接続の前記第１の部分まで延びる少なくとも１つの第２の開口部を形成することと、
    前記少なくとも１つの第２の開口部内に、前記導電性相互接続の第２に部分を形成することと、
    を含むことを特徴とする方法。
  2. 前記導電性相互接続の前記第２の部分の形成の間に、前記基板内に伸びる、少なくとも１つのアンカーピンを形成することを更に含むことを特徴とする請求項１に記載の方法。
  3. 前記導電性相互接続の前記第１の部分は、銅のコアで構成され、前記少なくとも１つの第２の開口部は、前記銅のコアを暴露することを特徴とする請求項１に記載の方法。
  4. 前記導電性相互接続の前記第１の部分まで伸びる唯一の第２の開口部が存在することを特徴とする請求項３に記載の方法。
  5. 前記導電性相互接続の前記第１の部分まで伸びる複数の第２の開口部が存在することを特徴とする請求項３に記載の方法。
  6. 前記導電性相互接続の前記第１の部分は、銅のコアの周りにある導電性の覆いを備え、前記少なくとも１つの第２の開口部は、前記導電性覆いを暴露し、前記銅のコアを暴露しないことを特徴とする請求項１に記載の方法。
  7. 前記暴露された導電性の覆いは、銅バリア材料であることを特徴とする請求項６に記載の方法。
  8. 半導体基板を通って、相互接続を形成する方法であって、
    前記基板の第１の側面から、前記基板を通って途中まで伸びる第１の開口部を形成することと、
    前記第１の開口部内に導電性相互接続の第１の部分を形成することと、
    前記基板の第２の側面から、前記導電性相互接続の前記第１の部分に直接に渡って伸びる少なくとも１つの第２の開口部を形成することと、
    前記基板の前記第２の側面に沿って、前記少なくとも１つの第２の開口部内に、非導電性材料を形成することと、
    前記少なくとも１つの第２の開口部の底部に沿って、前記基板の前記第２の側面に沿って、かつ、前記少なくとも１つの第２の開口部の側面に沿って、前記非導電性材料を残したまま、前記非導電性材料を取り除くことであって、前記非導電性材料を前記少なくとも１つの第２の開口部の前記底部に沿って取り除いた後、前記相互接続の前記第１の部分の領域を、前記少なくとも１つの第２の開口部を通して暴露することと、
    前記少なくとも１つの第２の開口部内に、前記導電性相互接続の第２の部分を形成することと、
    を含むことを特徴とする方法。
  9. 前記基板の前記第２の側面から前記導電性相互接続の前記第１の部分まで伸びる唯一の第２の開口部が存在することを特徴とする請求項８に記載の方法。
  10. 前記基板の前記第２の側面から、前記導電性相互接続の前記第１の部分まで伸びる複数の第２の開口部が存在することを特徴とする請求項８に記載の方法。
  11. 前記非導電性材料は、前記少なくとも１つの第２の開口部の底部に沿ってよりも、前記基板の前記第２の側面に沿ったほうが厚くなるように形成されていることを特徴とする請求項８に記載の方法。
  12. 前記導電性相互接続の第２の部分を形成することは、前記少なくとも１つの第２の開口部内に銅を電解成長することを含むことを特徴とする請求項８に記載の方法。
  13. 前記導電性相互接続の前記第２の部分を形成することは、
    前記基板の前記第２の側面を横断して、前記少なくとも１つの第２の開口部内に、銅バリア材料を形成することと、
    前記銅バリア材料の上に銅シード材料を形成することと、
    前記基板の前記第２の側面の第１の領域を覆うが、前記基板の前記第２の側面の第２の領域を覆われないままにするパターン化マスクを形成することであって、前記少なくとも１つの第２の開口部は、前記覆われていない第２の領域内にあることと、
    前記覆われていない第２の領域内に、前記シード材料から銅を電解成長させることと、
    前記銅を電解成長させた後、前記第１の領域の上から、前記パターン化されたマスク、前記シード材料、及び、前記銅バリア材料を取り除くことと
    を含むことを特徴とする請求項８に記載の方法。
  14. 前記銅は、前記パターン化されたマスク、前記シード材料及び前記銅バリア材料が、前記第１の領域の上から除去された後、台座として、前記第２の領域の上に残り、前記第１の領域を横断して、前記台座の側面に沿って、非導電性構成を形成することを更に含むことを特徴とする請求項１３に記載の方法。
  15. 前記導電性相互接続の前記第２の部分の前記形成の間に、前記基板内に伸びる少なくとも１つのアンカーピンを形成することを更に含み、前記少なくとも１つのアンカーピンは、前記電解成長された銅を含むことを特徴とする請求項１３に記載の方法。
  16. 前記導電性相互接続の前記第２の部分を形成することは、
    前記基板の前記第２の側面の第１の領域を覆うが、前記基板の前記第２の側面の第２の領域を覆わないでおく、非導電性構成を形成し、前記少なくとも１つの第２の開口部は、前記覆われていない第２の領域内にあり、
    前記非導電性構成を横断して、前記少なくとも１つの第２の開口部内に、銅バリア材料を形成し、
    前記銅バリア材料の上に銅を形成し、
    前記非導電性構成の上から、前記銅と前記バリア材料を取り除き、一方、前記銅と前記バリア材料を前記第２の領域の上に残しておく、
    ことを含むことを特徴とする請求項８に記載の方法。
  17. 前記非導電性構成は、ポリイミドを含むことを特徴とする請求項１６に記載の方法。
  18. 前記銅と前記バリア材料を前記非導電性構成の上から取り除くことは、化学的機械的研磨を含むことを特徴とする請求項１６に記載の方法。
  19. 半導体基板の第１の側面から、前記基板を通って部分的に伸びる、基板貫通相互接続の導電性の第１の部分と、
    前記基板の第２の側面から、前記第１の側面と対向するように伸びる、全てが前記導電性の第１の部分まで伸びる複数の個別の導電性フィンガを含む、前記基板貫通相互接続の導電性の第２の部分と、
    を備えることを特徴とする半導体構成。
  20. 前記導電性の第１の部分は、第１の化合物を含む金属含有コアを有し、前記個別の導電性フィンガは、全て、前記第１の化合物の金属含有コアを有し、前記フィンガの前記金属含有コアは、前記第１の化合物とは異なる第２の化合物を有する導電性材料の介在領域によって、前記第１の部分の前記金属含有コアから離れていることを特徴とする請求項１９に記載の半導体構成。
  21. 前記基板貫通相互接続の前記第２の部分から、横方向にオフセットされ、前記フィンガの前記金属含有コアとしての共通化合物を含む、少なくとも１つのアンカーピンを更に備えることを特徴とする請求項２０に記載の半導体構成。
  22. 前記第１の化合物は、銅からなることを特徴とする請求項２０に記載の半導体構成。
  23. 前記第２の化合物は、１以上のコバルト、ルテニウム、タンタル、タンタル窒化物、タングステン窒化物及びチタン窒化物を含むことを特徴とする請求項２２に記載の半導体構成。
  24. 半導体基板の第１の側面から、前記基板を通って部分的に伸び、第１の金属含有コアを有する基板貫通相互接続の第１の導電性部分と、
    前記半導体基板の第２の側面から、前記第１の側面と対向するように伸び、金属含有コアの周りの導電性覆いを有し、その前記導電性覆いは、前記第１の部分の前記導電性コアと、前記第２の部分の前記導電性コア間に設けられる、前記基板貫通相互接続の第２の導電性部分と、
    を備えることを特徴とする半導体構成。
  25. 前記基板貫通相互接続の前記第２の部分から横方向にオフセットされており、前記基板貫通相互接続の前記第２の部分の前記金属含有コアとしての共通化合物を有する少なくとも１つのアンカーピンを更に備えることを特徴とする請求項２４に記載の半導体構成。
  26. 前記第１の部分の前記金属含有コアは、銅からなり、前記第２の部分の前記金属含有コアは、銅からなり、前記導電性覆いは、銅バリア材料である、ことを特徴とする請求項２４に記載の半導体構成。
  27. 前記銅バリア材料は、１以上の、コバルト、ルテニウム、タンタル、タンタル窒化物、タングステン窒化物、及び、チタン窒化物を含むことを特徴とする請求項２４に記載の半導体構成。
JP2014514461A 2011-06-06 2012-05-03 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法 Active JP5989104B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/154,132 2011-06-06
US13/154,132 US8853072B2 (en) 2011-06-06 2011-06-06 Methods of forming through-substrate interconnects
PCT/US2012/036401 WO2012170129A2 (en) 2011-06-06 2012-05-03 Semiconductor constructions having through-substrate interconnects, and methods of forming through-substrate interconnects

Publications (2)

Publication Number Publication Date
JP2014517534A true JP2014517534A (ja) 2014-07-17
JP5989104B2 JP5989104B2 (ja) 2016-09-07

Family

ID=47261054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514461A Active JP5989104B2 (ja) 2011-06-06 2012-05-03 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法

Country Status (7)

Country Link
US (3) US8853072B2 (ja)
EP (1) EP2718964B1 (ja)
JP (1) JP5989104B2 (ja)
KR (1) KR101538262B1 (ja)
CN (1) CN103582933B (ja)
TW (1) TWI497660B (ja)
WO (1) WO2012170129A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216251A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 半導体装置およびその製造方法
JP2017028294A (ja) * 2016-08-24 2017-02-02 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US10008442B2 (en) 2014-08-06 2018-06-26 Dai Nippon Printing Co., Ltd. Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853072B2 (en) 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8609540B2 (en) * 2011-06-20 2013-12-17 Tessera, Inc. Reliable packaging and interconnect structures
JP5814959B2 (ja) * 2013-02-21 2015-11-17 株式会社東芝 半導体装置及びその製造方法
US9252110B2 (en) * 2014-01-17 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
KR102253552B1 (ko) * 2014-03-28 2021-05-18 인텔 코포레이션 앵커 인터커넥트
CN104355284B (zh) * 2014-10-13 2016-06-29 华东光电集成器件研究所 一种mems器件双面对通介质隔离结构及制备方法
KR102658923B1 (ko) 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US9997452B1 (en) 2017-01-27 2018-06-12 Micron Technology, Inc. Forming conductive plugs for memory device
US10607887B2 (en) 2017-08-31 2020-03-31 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10651087B2 (en) * 2017-08-31 2020-05-12 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10559530B2 (en) 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
US12119286B2 (en) * 2021-05-19 2024-10-15 Changxin Memory Technologies, Inc. Die, memory and method of manufacturing die

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
JP2004014657A (ja) * 2002-06-05 2004-01-15 Toshiba Corp 半導体チップおよびその製造方法、ならびに三次元積層半導体装置
JP2004207324A (ja) * 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2005294582A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置の製造方法
JP2005311215A (ja) * 2004-04-26 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006196820A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007123681A (ja) * 2005-10-31 2007-05-17 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法および実装基板
JP2008060243A (ja) * 2006-08-30 2008-03-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2008085020A (ja) * 2006-09-27 2008-04-10 Nec Electronics Corp 半導体装置
JP2008147224A (ja) * 2006-12-06 2008-06-26 Sony Corp 半導体装置の製造方法および半導体装置
US20090294983A1 (en) * 2008-06-03 2009-12-03 Micron Technology, Inc. Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
JP2010505259A (ja) * 2006-09-26 2010-02-18 ハイマイト アクティーゼルスカブ 誘電体薄膜を用いたウエハ貫通電気相互接続及びその他構造の形成
JP2010092895A (ja) * 2008-10-03 2010-04-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010147281A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010232400A (ja) * 2009-03-27 2010-10-14 Panasonic Corp 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2011071516A (ja) * 2009-09-22 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112327A (ja) * 1992-09-24 1994-04-22 Sony Corp 多層配線構造の半導体装置およびその製造方法
US5496691A (en) * 1994-02-08 1996-03-05 Fuji Photo Film Co., Ltd. Process for producing silver halide photographic material
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
DE19821186C1 (de) 1998-05-12 2000-03-02 Glimpel Emuge Werk Gewindeschneidfutter mit Minimalmengenschmierung
US6284122B1 (en) * 1998-06-09 2001-09-04 International Lead Zinc Research Organization, Inc. Production of a zinc-aluminum alloy coating by immersion into molten metal baths
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
JP4351348B2 (ja) * 2000-01-27 2009-10-28 リンテック株式会社 保護層を有するｉｃカードの製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US20030207558A1 (en) * 2002-05-06 2003-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method forming copper containing semiconductor features to prevent thermally induced defects
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
US20050085072A1 (en) * 2003-10-20 2005-04-21 Kim Hyun T. Formation of self-aligned contact plugs
JP2005196820A (ja) 2003-12-26 2005-07-21 Toshiba Corp ディスク装置、ディスクの再生方法、及びディスク
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
JP4439976B2 (ja) 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7598167B2 (en) 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7193327B2 (en) * 2005-01-25 2007-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structure for semiconductor devices
US7387961B2 (en) * 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner
JP2007081304A (ja) * 2005-09-16 2007-03-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2007081301A (ja) 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4720432B2 (ja) 2005-10-28 2011-07-13 日本ビクター株式会社 スロット構造及び電子機器
US7524765B2 (en) * 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
US7626269B2 (en) 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
JP2008035020A (ja) 2006-07-27 2008-02-14 Sky Kk 応答可否状況通知システム
CN101821833B (zh) * 2007-10-09 2012-04-04 日立化成工业株式会社 半导体用粘接膜、以及半导体芯片、半导体装置的制造方法
JP2009277719A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置及びその製造方法
US7745920B2 (en) * 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7939926B2 (en) * 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
WO2010109746A1 (ja) * 2009-03-27 2010-09-30 パナソニック株式会社 半導体装置及びその製造方法
US8062975B2 (en) * 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias
US8237252B2 (en) 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
JP5060535B2 (ja) 2009-09-24 2012-10-31 株式会社東芝 画像処理装置
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
WO2012036401A2 (ko) 2010-09-14 2012-03-22 Kang Ungsuk 인터넷 도메인 추천 방법 및 그 시스템
US8252680B2 (en) * 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias
US8853072B2 (en) 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
JP2004014657A (ja) * 2002-06-05 2004-01-15 Toshiba Corp 半導体チップおよびその製造方法、ならびに三次元積層半導体装置
JP2004207324A (ja) * 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2005294582A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置の製造方法
JP2005311215A (ja) * 2004-04-26 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006196820A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007123681A (ja) * 2005-10-31 2007-05-17 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法および実装基板
JP2008060243A (ja) * 2006-08-30 2008-03-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2010505259A (ja) * 2006-09-26 2010-02-18 ハイマイト アクティーゼルスカブ 誘電体薄膜を用いたウエハ貫通電気相互接続及びその他構造の形成
JP2008085020A (ja) * 2006-09-27 2008-04-10 Nec Electronics Corp 半導体装置
JP2008147224A (ja) * 2006-12-06 2008-06-26 Sony Corp 半導体装置の製造方法および半導体装置
US20090294983A1 (en) * 2008-06-03 2009-12-03 Micron Technology, Inc. Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
JP2010092895A (ja) * 2008-10-03 2010-04-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010147281A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010232400A (ja) * 2009-03-27 2010-10-14 Panasonic Corp 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2011071516A (ja) * 2009-09-22 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216251A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 半導体装置およびその製造方法
US10008442B2 (en) 2014-08-06 2018-06-26 Dai Nippon Printing Co., Ltd. Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
JP2017028294A (ja) * 2016-08-24 2017-02-02 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置

Also Published As

Publication number Publication date
JP5989104B2 (ja) 2016-09-07
KR101538262B1 (ko) 2015-07-20
TW201301459A (zh) 2013-01-01
WO2012170129A2 (en) 2012-12-13
US8853072B2 (en) 2014-10-07
CN103582933A (zh) 2014-02-12
US20170125342A1 (en) 2017-05-04
WO2012170129A3 (en) 2013-03-14
KR20140026572A (ko) 2014-03-05
US20150130029A1 (en) 2015-05-14
US20120306084A1 (en) 2012-12-06
CN103582933B (zh) 2017-02-15
EP2718964B1 (en) 2017-08-23
US9583419B2 (en) 2017-02-28
EP2718964A2 (en) 2014-04-16
EP2718964A4 (en) 2014-11-26
US10121738B2 (en) 2018-11-06
TWI497660B (zh) 2015-08-21

Similar Documents

Publication Publication Date Title
JP5989104B2 (ja) 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法
TWI413224B (zh) 半導體裝置及其製造方法
US8779601B2 (en) Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US9240349B2 (en) Interconnect structures for substrate
US8836085B2 (en) Cost-effective TSV formation
TWI397165B (zh) 半導體裝置
US9142511B2 (en) Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers
TWI416693B (zh) 半導體裝置及其製造方法
TWI447850B (zh) 直通基材穿孔結構及其製造方法
TWI585930B (zh) 封裝體結構及其製備方法
US11545450B2 (en) Interlocked redistribution layer interface for flip-chip integrated circuits
EP2852971A1 (en) Semiconductor constructions and methods of forming semiconductor constructions
TWI509761B (zh) 矽基基板及其製作方法
TW202437353A (zh) 半導體裝置以及其製造方法
TW202145389A (zh) 半導體裝置與結構及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150707

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160809

R150 Certificate of patent or registration of utility model

Ref document number: 5989104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250