JP2014215455A - 光半導体素子収納用パッケージおよびこれを備えた実装構造体 - Google Patents

光半導体素子収納用パッケージおよびこれを備えた実装構造体 Download PDF

Info

Publication number
JP2014215455A
JP2014215455A JP2013092652A JP2013092652A JP2014215455A JP 2014215455 A JP2014215455 A JP 2014215455A JP 2013092652 A JP2013092652 A JP 2013092652A JP 2013092652 A JP2013092652 A JP 2013092652A JP 2014215455 A JP2014215455 A JP 2014215455A
Authority
JP
Japan
Prior art keywords
semiconductor element
optical semiconductor
holding member
notch
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013092652A
Other languages
English (en)
Other versions
JP6051095B2 (ja
Inventor
佐竹 猛夫
Takeo Satake
猛夫 佐竹
作本 大輔
Daisuke Sakumoto
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013092652A priority Critical patent/JP6051095B2/ja
Publication of JP2014215455A publication Critical patent/JP2014215455A/ja
Application granted granted Critical
Publication of JP6051095B2 publication Critical patent/JP6051095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】フェルールの位置ずれを抑制することができ、光半導体素子およびフェルールの光接続性を向上させることが可能な光半導体素子収納用パッケージを提供する。【解決手段】光半導体素子収納用パッケージ3は、主面を有する基板31と、基板31の主面上に配置され、貫通孔が形成された側部321を有する枠体32と、枠体32の貫通孔を通って枠体32の内側および外側に配置されたフェルール33と、枠体32の外側における側部321上に配置され、フェルール33を保持する保持孔を有する保持部材34とを備え、側部31は、貫通孔の内面から外側における側部321上にかけて切欠き部Cを有しており、保持部材34は接合部材を介して切欠き部Cに接合されているとともに、切欠き部Cの内面の少なくとも一部は保持部材34から離れていることを特徴とする。【選択図】図1

Description

本発明は、光半導体素子を収納するための光半導体素子収納用パッケージおよびこれを備えた実装構造体に関する。
光半導体素子を収納するための光半導体素子収納用パッケージは、主面を有する基板と、基板の主面上に配置され、貫通孔が形成された側部を有する枠体と、枠体の貫通孔を通って枠体の内側および外側に配置されたフェルールと、枠体の外側における側部上に配置され、フェルールを保持する保持孔を有する保持部材とを備えている(例えば、特許文献1参照)。
また、このような光半導体素子収納用パッケージでは、保持部材が接合部材によって枠体の側部のうち貫通孔の周囲に接合されている。
特開2002−169066号公報
ここで、このような光半導体素子収納用パッケージでは、光半導体素子の駆動の際に光半導体素子から熱が発生し、この熱が枠体の側部および保持部材に伝わることで、枠体の側部および保持部材が熱膨張する可能性がある。枠体の側部および保持部材が熱膨張することによって、両者を接合する接合部材に応力が加わりやすくなる。この応力が接合部材に繰り返して加わると、接合部材にクラックが発生し、接合部材の接合強度が低下し、枠体の側部および保持部材の位置関係がずれてしまう可能性があった。
そのため、フェルールが位置ずれを起こしやすく、光半導体素子およびフェルールの光接続性が低下する可能性があるという問題点あった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、フェルールの位置ずれを低減し、光半導体素子およびフェルールの光接続性の低下を抑制できる光半導体素子収納用パッケージを提供することにある。
本発明に係る光半導体素子収納用パッケージは、主面を有する基板と、該基板の前記主面上に配置され、貫通孔が形成された側部を有する枠体と、該枠体の前記貫通孔を通って前記枠体の内側および外側に配置されたフェルールと、前記枠体の外側における前記側部上に配置され、前記フェルールを保持する保持孔を有する保持部材とを備え、前記側部は、前記貫通孔の内面から前記外側における前記側部上にかけて切欠き部を有しており、前記保持部材は前記接合部材を介して前記切欠き部に接合されているとともに、前記切欠き部の内面の少なくとも一部は前記保持部材から離れていることを特徴とする。
本発明に係る光半導体素子収納用パッケージによれば、フェルールの位置ずれを低減し、光半導体素子およびフェルールの光接続性の低下を抑制できる。
本発明に係る実装構造体によれば、上記光半導体素子収納用パッケージを備えていることで、光半導体素子およびフェルールの光接続性の低下を抑制できる。
本発明の実施形態に係る光半導体素子収納用パッケージおよびこれを備えた実装構造体であって、蓋体を外した状態での分解斜視図である。 図1の光半導体素子収納用パッケージおよび実装構造体であって、蓋体を外した状態での平視図である。 図1の光半導体素子収納用パッケージであって、フェルールの長手方向に沿って切断した断面図を示している。 図1の光半導体素子収納用パッケージにおける枠体の第1側部、切欠き部、保持部材およびフェルールを示した拡大平面図である。 図1の光半導体素子収納用パッケージにおける枠体の切欠き部、保持部材およびフェルールの関係を示した拡大断面図である。 本発明の他の実施形態に係る光半導体素子収納用パッケージの要部を示す拡大断面図である。 本発明の他の実施形態に係る光半導体素子収納用パッケージの要部を示す拡大平面図である。
[光半導体素子収納用パッケージおよび実装構造体]
本発明の実施形態に係る光半導体素子収納用パッケージおよびこれを備えた実装構造体について、図1〜図5を参照しながら説明する。
実装構造体1は、光半導体素子2と、光半導体素子収納用パッケージ3とを備えている。
光半導体素子2は、光信号を電気信号に変換または電気信号を光信号に変換するなど光信号の処理を行なう機能を有する。図1および図2に示すように、光半導体素子2は基板31の主面31a上に配置されている。より具体的には、図1および図2に示すように基板31の主面31a上には台座21が配置されており、光半導体素子2は台座21を介して基板31の主面31a上に配置されている。また、図1および図2に示すように、光半導体素子2は光半導体素子収納用パッケージ3に収納されている。
光半導体素子2としては、例えばレーザダイオードまたはフォトダイオードなどが挙げられる。光半導体素子2は、例えばヒ化ガリウム、ガリウム砒素リンまたは窒化ガリウムなどの半導体材料によって形成できる。
光半導体素子収納用パッケージ3は光半導体素子2を保護する機能を有する。図1および図2に示すように、光半導体素子収納用パッケージ3は光半導体素子2を収納している。また、光半導体素子収納用パッケージ3は、基板31と、枠体32と、フェルール33と、保持部材34と、入出力端子35と、シールリング36と、蓋体37とを備える。
基板31は光半導体素子2を支持する機能を有する。基板31は主面31aを有している。図1および図2に示すように、光半導体素子2は基板31の主面31a上に配置されている。基板31は、1枚の金属板または複数の金属板を積層させた積層体からなる。金属板の材料としては、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属、あるいはこれらの金属材料を含んだ合金が挙げられる。なお、基板31の材料に金属材料を採用すれば、基板31を介して光半導体素子2から発生した熱を放熱できるので、半導体素子収納用パッケージ3の放熱性が向上する。
枠体32は、図1および図2に示すように、光半導体素子2を取り囲むように基板31の主面31a上に配置されている。枠体32は、第1側部321、第2側部322、第3側部323および
第4側部324を有している。
第1側部321は、フェルール33が挿通された第1貫通孔T1および第1貫通孔T1に接
続する切欠き部Cを有する部位である。第2側部322は第1側部321と対向している部位である。第3側部323は、入出力端子35が挿通される第2貫通孔T2を有し、第1側部321および第2側部322の間に位置している部位である。第4側部324は、別の入出力端子35が挿入される第3貫通孔T3を有し、第1側部321および第2側部322の間に位置している部位である。なお、第3側部323および第4側部324は互いに対向している。
図3、図4および図5に示すように、切欠き部Cは、第1貫通孔T1の内面から外側における第1側部321上にかけて形成されている。切欠き部Cは第1側部321の一部を切り欠いた部位であり、枠体32の外側から内側に向けて凹んでいる部位である。切欠き部Cは、底面Caおよび内面Cbを有している。また、図4に示すように、第1側部321に切欠き部C
を形成することで、切欠き部C内での第1側部321の厚みが薄くなるので、第1貫通孔T
1の周囲の領域(切欠き部C)での第1側部321の厚みは薄くなる。
なお、本実施形態における切欠き部Cは、平面視して円形状であるが、これには限定されず、例えば矩形状、三角形状などでもよい。また、図5に示すように、切欠き部Cの径Hは第1貫通孔T1の径HT1よりも大きい。また、切欠き部Cの径Hは例えば2.8
mm〜8mmの範囲に設定でき、第1貫通孔T1の径HT1は例えば2mm〜7mmの範囲で設定できる。 また、図5に示すように、第1貫通孔T1の径HT1は保持孔341の
径H341に比べて大きく、第1貫通孔T1の内面はフェルール33から離れている。これに
よって、光半導体素子2の熱によってフェルール33または枠体32が熱膨張した場合に、第1貫通孔T1内に位置したフェルール33の側面が、第1貫通孔T1の内面に接触しにくくなるので、フェルール33に応力が加わることを低減できる。
枠体32の材料としては、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含んだ合金が挙げられる。
また、本実施形態の枠体32の熱膨張率は例えば3ppm/℃〜28ppm/℃の範囲で設定できる。なお、熱膨張率は、例えば、(熱機械分析)装置を用いて、JIS K7197−1991に準じた測定方法によって測定される。
なお、枠体32は、例えば上記材料からなるインゴットに対してプレス加工処理を行なうことで形成できる。
フェルール33は光信号の伝送路となる光ファイバ331を保護する機能を有する。フェル
ール33は筒状であり、フェルール33の内部には光ファイバ331を配置されている。光ファ
イバ331は石英ガラスまたはプラスチックなどで形成できる。また、フェルール33の材料
は、例えばジルコニアなどのセラミックスが挙げられる。なお、フェルール33の熱膨張率は、例えば3ppm/℃〜28ppm/℃の範囲で設定できる。
また、図5に示すように、本実施形態のフェルール33の端部は第1側部321の内面より
も枠体32の内側に位置している。光半導体素子2に接続されるフェルール33の端部が枠体32の内側に位置しているので、枠体32が熱膨張して第1貫通孔T1の内面がフェルール33に接触しても、フェルール33の端部に加わる応力を低減でき、フェルール33の端部の変形が抑制され、光半導体素子2およびフェルール33の光接続性の低下を抑制できる。
保持部材34はフェルール33を保持する機能を有している。また、保持部材34は環状である。また、保持部材34の中央部に保持部材34を貫通する保持孔341を有している。この保
持孔341内にフェルール33が挿通され、保持孔341内で保持部材34がフェルール33の位置を保持している。なお、図5に示すように、保持孔341の内面およびフェルール33は、フェ
ルール接合部材FBによって接合されている。なお、フェルール接合部材FBの材料としては、例えばホウケイ酸塩ガラス、アルミノケイ酸塩ガラスなどからなるガラス材料、半田または銀ろうなどのろう材が挙げられる。
また、保持部材34は端面34aおよび側面34bを有している。図5に示すように、端面34aは、第1側部321の切欠き部C内に位置しているとともに、端面34aは切欠き部Cの底
面Caと対向している部位である。また、端面34aおよび切欠き部Cの底面Caは接合部材Bを介して接合されている。なお、接合部材Bの材料としては、例えば半田または銀ろうなどのろう材が挙げられる。接合部材Bの熱膨張率としては、例えば15〜20ppm/℃の範囲で設定できる。
また、側面34bはフェルール33を取り囲んでいる面である。図3および図5に示すように、側面34bの一部は切欠き部C内に位置している。また、図4に示すように、本実施形態では、側面34b全体が切欠き部Cの内面Cbから離れている。すなわち、保持部材34の全周において、側面34bは切欠き部Cの内面Cbに接触していない。
入出力端子35は、光半導体素子2および外部回路基板(不図示)の間で電気信号の伝送する機能を有する。図1および図2に示すように、本実施形態の光半導体素子収納用パッケージ3は、2個の入出力端子35を備えている。図1および図2に示すように、1個の入出力端子35は枠体32の第3側部323の第2貫通孔T2に挿通されており、もう1個の入出
力端子35は枠体32の第4側部324の第3貫通孔T3に挿通されている。また、入出力端子35は、基体351と、配線層352と、リード端子353とを有している。
基体351は、配線層352およびリード端子353を支持する機能を有する。基体351の材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体などのセラミックスが挙げられる。
配線層352は、光半導体素子2が光信号から変換処理した電気信号をリード端子353まで伝送する機能を有する。図1に示すように、複数の配線層352が基体351上に配置されている。また、複数の配線層352は枠体32の外側から内側にかけて延在して配置されている。
枠体32の内側に位置する配線層352の部分は、ボンディングワイヤなどによって光半導体
素子2と電気的に接続される。一方、枠体32の外側に位置する配線層352の部分は、半田
またはろう材などによってリード端子353と電気的に接続される。配線層352の材料としては、例えば銅、銀、金、アルミニウム、ニッケル、モリブデン、タングステン、マンガンまたはクロムなどの金属材料、あるいはこれらの金属材料を含んだ合金が挙げられる。
リード端子353は、光半導体素子2から配線層352を介して伝送される電気信号を外部に伝送する機能を有する。リード端子353は配線層352に接続されている。また、リード端子353は、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属
材料、あるいはこれらの金属材料を含んだ合金からなる。
シールリング36は、枠体32および蓋体37を接合する機能を有する。図1に示すように、シールリング36は枠体32の第1側部321〜第4側部324の端面上に配置されており、平面視して光半導体素子2を取り囲んでいる。シールリング36の材料としては、例えば鉄、銅、銀、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属材料、ある
いはこれらの金属材料を複数組み合わせた合金などが挙げられる。
蓋体37は、光半導体素子2を保護する機能を有する。また、図1に示すように、蓋体37は光半導体素子収納用パッケージ3の開口を封止している。蓋体37は、例えばシールリング36と同様の金属材料で形成することができる。
光半導体素子収納用パッケージ3では、第1側部321は第1貫通孔T1の内面から外側
における第1側部321上にかけて切欠き部Cを有しているとともに、保持部材34は接合部
材Bを介して切欠き部Cに接合されている。第1貫通孔T1の内面から外側における第1側部321上にかけて切欠き部Cを形成することで、切欠き部C内での第1側部321の厚みが薄くなるので、第1貫通孔T1の周囲の領域(切欠き部C)での第1側部321の厚みは薄
くなる。第1貫通孔T1の周囲の領域(切欠き部C)での枠体32の厚みが薄くなることで、光半導体素子2の駆動の際の熱によって第1側部321が熱膨張した場合でも、厚みが薄
い切欠き部Cから接合部材Bに加わる応力が小さくなる。切欠き部Cの底面Caおよび保持部材34の端面34aを接合する接合部材Bに加わる応力を小さくできることで、接合部材Bにクラックが発生することを低減でき、接合部材Bの接合強度の低下を抑制でき、枠体32の第1側部321および保持部材34の位置関係がずれることを抑制できる。
また、図4に示すように、本実施形態における光半導体素子収納用パッケージ3では、切欠き部Cの内面Cbの全部が保持部材34から離れている。例えば、切欠き部Cの内面Cbがその全周で保持部材34の側面34bに接触してしまうと、光半導体素子2の駆動の際の熱によって保持部材34が熱膨張した場合に、切欠き部Cの内面Cbから保持部材34の側面34bに強い応力が加わり、保持部材34が変形してしまう可能性がある。これに対して、切欠き部Cの内面Cbの全部を保持部材34から離すことで、保持部材34が熱膨張した場合でも保持部材34の側面34bが切欠き部Cの内面Cbに接触しにくくなり、保持部材34に応力が加わることを低減できる。
また、光半導体素子収納用パッケージ3では、第1側部321の切欠き部C内に保持部材34を配置されることで、保持部材34の一部を切欠き部Cに収容することができるので、光
半導体素子収納用パッケージ3を小型化することができる。
また、実装構造体1は、上記の光半導体素子収納用パッケージ3の内部に光半導体素子2を収納している。光半導体素子収納用パッケージ3では、枠体32の側部321および保持
部材34の位置関係がずれることを抑制できるので、保持部材34が安定して固定され、保持部材34が保持するフェルール33の位置も安定する。これによって、光半導体素子2およびフェルール33の光接続性の低下を抑制することができる。 本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
上記実施形態の光半導体素子収納用パッケージ3では、図5に示すように、保持部材34の端面34aおよび切欠き部Cの底面Caを接合する接合部材Bが、保持部材34の端面34aおよび切欠き部Cの底面Caの間にのみ位置しているが、これには限定されない。
すなわち、図6に示すように、接合部材Bの一部が切欠き部Cの内面Cbに接触してもよい。これによって、接合部材Bおよび枠体32の第1側部321の接触面積が増加するので、
接合部材Bおよび枠体32の第1側部321の接合強度が向上し、枠体32の第1側部321および保持部材34の接合強度も向上する。したがって、枠体32の側部321および保持部材34の位
置関係がずれることを抑制できる。
また、図6に示すように、接合部材Bの他の一部が保持部材34の側面34bに接触しても
よい。これによって、接合部材Bおよび保持部材34の接触面積が増加するので、接合部材Bおよび保持部材34の接合強度が向上し、枠体32の第1側部321および保持部材34の接合
強度も向上する。したがって、枠体32の第1側部321および保持部材34の位置関係がずれ
ることを抑制できる。
また、上記実施形態の光半導体素子収納用パッケージ3では、図4に示すように、切欠き部Cの内面Cbの全部が保持部材34から離れているが、これには限定されない。すなわち、図7に示すように、切欠き部Cの内面Cbの一部が保持部材34の側面34aに接触していてもよい。
すなわち、切欠き部Cの内面Cbの一部が保持部材34の側面34aに接触しているとともに、切欠き部Cの内面Cbの他の一部が保持部材34の側面34aから離れている。切欠き部Cの内面Cbの一部を保持部材34の側面34aに接触させることで、保持部材34を切欠き部C内で固定して保持部材34および枠体32の第1側部321の位置関係のずれを低減できる。さらに
、切欠き部Cの内面Cbの他の一部を保持部材34の側面34aから離すことで、保持部材34が熱膨張した場合でも保持部材34の側面34bが切欠き部Cの内面Cbに接触しにくくなるので、切欠き部Cの内面Cbに応力が加わることを低減できる。
[光半導体素子収納用パッケージおよび実装構造体の製造方法]
以下、図1に示す光半導体素子収納用パッケージ3および実装構造体1の製造方法を説明する。なお、本発明は以下の実施形態に限定されるものではない。
まず、基板31、枠体32および保持部材34を作製する。基板31、枠体32および保持部材34のそれぞれは、溶融した金属材料を型枠に鋳込んで固化させたインゴットを金属加工法を用いることによって所定形状に成形することで作製される。そして、枠体32には、第1貫通孔T1〜第3貫通孔T3が形成されるとともに、第1貫通孔T1の内面から外側における第1側部321上にかけて切欠き部Cが形成される。また、保持部材34には保持孔342が形成される。
次に、基体351および配線層352を作製する。まず、例えば、酸化アルミニウム、窒化ホウ素、窒化アルミニウム、窒化ケイ素、炭化ケイ素または酸化ベリリウムなどのセラミック粉末に、有機バインダー、可塑剤または溶剤等を添加混合した混合物を所定形状に加工する。次いで、タングステンまたはモリブデンなどの高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを準備する。そして、所定形状に加工した混合物の表面に金属ペーストを所定のパターンに印刷する。そして、これを焼成することによって、金属ペーストを配線層352とし、所定形状に加工した混
合物を基体351とする。
次に、保持部材34の保持孔341の内面にフェルール接合部材FBを配置し、保持孔341内にフェルール33を挿入し、フェルール接合部材FBを溶融および固化することによって、フェルール33を保持部材34に接合する。
次に、切欠き部Cの底面Caに接合部材Bを配置し、保持部材34の保持孔341が枠体32の
第1側部321の第1貫通孔T1に重なるように、保持部材34を切り欠きC内に配置し、保
持部材34を切り欠きCに接合させ、保持部材34を枠体32に固定する。
最後に、光半導体素子2を台座21を介して基板31上に配置し、ボンディングワイヤなどを介して配線層352と電気的に接続する。次いで、光半導体素子収納用パッケージ3を蓋
体37にて封止し、配線層352上にリード端子353を配置することで、実装構造体1を作製することができる。
1 実装構造体
2 光半導体素子
3 光半導体素子収納用パッケージ
31 基板
31a 主面
32 枠体
321 第1側部
322 第2側部
323 第3側部
324 第4側部
33 フェルール
331 光ファイバ
34 保持部材
341 保持孔
34a 端面
34b 側面
35 入出力端子
351 基体
352 配線層
353 リード端子
36 シールリング
37 蓋体
T1 第1貫通孔
T2 第2貫通孔
T3 第3貫通孔
B 接合部材
FB フェルール接合部材
C 切欠き部
Ca 底面
Cb 内面

Claims (6)

  1. 主面を有する基板と、該基板の前記主面上に配置され、貫通孔が形成された側部を有する枠体と、該枠体の前記貫通孔を通って前記枠体の内側および外側に配置されたフェルールと、前記枠体の外側における前記側部上に配置され、前記フェルールを保持する保持孔を有する保持部材とを備え、
    前記側部は、前記貫通孔の内面から前記外側における前記側部上にかけて切欠き部を有しており、
    前記保持部材は前記接合部材を介して前記切欠き部に接合されているとともに、
    前記切欠き部の内面の少なくとも一部は前記保持部材から離れていることを特徴とする光半導体素子収納用パッケージ。
  2. 前記切欠き部の前記内面の一部は前記保持部材から離れているとともに、前記切欠き部の前記内面の他の一部は前記保持部材に接触している請求項1に記載の光半導体素子収納用パッケージ。
  3. 前記切欠き部の前記内面の全部は、前記保持部材から離れている請求項1に記載の光半導体素子収納用パッケージ。
  4. 前記接合部材の一部は、前記切欠き部の前記内面に接触している請求項1〜4に記載の光半導体素子収納用パッケージ。
  5. 前記枠体の前記貫通孔の径は、前記保持部材の前記保持孔の径よりも大きいことを特徴とする光半導体素子収納用パッケージ。
  6. 請求項1〜5のいずれかに記載の光半導体素子収納用パッケージと、
    該光半導体素子収納用パッケージの前記基板の前記主面上に実装された光半導体素子とを備える実装構造体。
JP2013092652A 2013-04-25 2013-04-25 光半導体素子収納用パッケージおよびこれを備えた実装構造体 Expired - Fee Related JP6051095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013092652A JP6051095B2 (ja) 2013-04-25 2013-04-25 光半導体素子収納用パッケージおよびこれを備えた実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092652A JP6051095B2 (ja) 2013-04-25 2013-04-25 光半導体素子収納用パッケージおよびこれを備えた実装構造体

Publications (2)

Publication Number Publication Date
JP2014215455A true JP2014215455A (ja) 2014-11-17
JP6051095B2 JP6051095B2 (ja) 2016-12-27

Family

ID=51941260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092652A Expired - Fee Related JP6051095B2 (ja) 2013-04-25 2013-04-25 光半導体素子収納用パッケージおよびこれを備えた実装構造体

Country Status (1)

Country Link
JP (1) JP6051095B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163132A (ja) * 2016-02-10 2017-09-14 ショット アクチエンゲゼルシャフトSchott AG 電子コンポーネント用ケーシング及びレーザモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068691A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 光素子収納用パッケージ
WO2012043623A1 (ja) * 2010-09-28 2012-04-05 京セラ株式会社 素子収納用パッケージ、モジュールおよび半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068691A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 光素子収納用パッケージ
WO2012043623A1 (ja) * 2010-09-28 2012-04-05 京セラ株式会社 素子収納用パッケージ、モジュールおよび半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163132A (ja) * 2016-02-10 2017-09-14 ショット アクチエンゲゼルシャフトSchott AG 電子コンポーネント用ケーシング及びレーザモジュール
US10707642B2 (en) 2016-02-10 2020-07-07 Schott Ag Housing for an electronic component, and laser module
US11367992B2 (en) 2016-02-10 2022-06-21 Schott Ag Housing for an electronic component, and laser module

Also Published As

Publication number Publication date
JP6051095B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
JP5873174B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP6051095B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP6034236B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
EP3041040B1 (en) Element housing package and mounting structure provided with same
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2019009376A (ja) 光半導体素子収納用パッケージおよび光半導体装置
WO2012043623A1 (ja) 素子収納用パッケージ、モジュールおよび半導体装置
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP4931438B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP6039482B2 (ja) 光半導体素子収納用パッケージおよびそれを用いた実装構造体
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
WO2023074811A1 (ja) 半導体パッケージおよび半導体装置
JP2017152557A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JPWO2017038582A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006013358A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2017069245A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2014187277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2015065353A (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2014049561A (ja) 電子素子収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161128

R150 Certificate of patent or registration of utility model

Ref document number: 6051095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees