JP2017069245A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP2017069245A JP2017069245A JP2015189505A JP2015189505A JP2017069245A JP 2017069245 A JP2017069245 A JP 2017069245A JP 2015189505 A JP2015189505 A JP 2015189505A JP 2015189505 A JP2015189505 A JP 2015189505A JP 2017069245 A JP2017069245 A JP 2017069245A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frame
- seal ring
- package
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 枠体とシールリングとを用いた半導体素子収納用パッケージにおいて、封止性のよい半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】 半導体素子収納用パッケージは、上側主面に半導体素子の載置部1aを有する基体1と、平面視において載置部1aを多角形状に取り囲むように基体1に接合された枠体2と、枠体2の上面に接合された多角形状の枠状のシールリング4とを具備している。枠体2は、多角形の一辺を構成する一側壁3の一端部3aから他端部3bにかけて枠体2の内外を貫通する貫通孔3cが設けられており、シールリング4の内側の一側壁3の上面に凸部3dが設けられている。
【選択図】 図2
【解決手段】 半導体素子収納用パッケージは、上側主面に半導体素子の載置部1aを有する基体1と、平面視において載置部1aを多角形状に取り囲むように基体1に接合された枠体2と、枠体2の上面に接合された多角形状の枠状のシールリング4とを具備している。枠体2は、多角形の一辺を構成する一側壁3の一端部3aから他端部3bにかけて枠体2の内外を貫通する貫通孔3cが設けられており、シールリング4の内側の一側壁3の上面に凸部3dが設けられている。
【選択図】 図2
Description
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよびそれを用いた半導体装置に関する。
従来の気密封止型の半導体素子収納用パッケージ(以下、単にパッケージともいう)として、中央に光半導体素子を載置するエリアを有する金属基板と、金属基板の外縁に沿って四方を囲む側枠部材とを備えるものがある(例えば、特許文献1参照)。金属基板は、銅タングステン等の熱伝導率のよい金属から成る。側枠部材は、銅を溶浸した金属等から成る。
さらに、側枠部材の上面にはシールリングが接合される。シールリングの上面にはパッケージ内部を気密に封止する蓋部材が接合される。蓋部材は板状の部材である。この場合に、蓋部材を接合する相手側である側枠部材の上面が平面でないと、気密封止に支障を生じる。そこで、側枠部材の上面が複数のパーツで成る場合等の上面に段差が生ずる虞がある場合に、シールリングがよく用いられる。シールリングは、側枠部材の上面に銀(Ag)ろうなどのろう材を介して接合される。
しかしながら、半導体素子収納用パッケージにおいては、側枠部材に大きな部材を固定するために大きな貫通孔を設ける場合がある。例えば、多くの光信号または電気信号を通すために、側枠部材に大きな貫通孔を設けて光ファイバまたは導体を保持する入出力端子のような大きな部材を固定する場合がある。ところが、側枠部材に大きな貫通孔を設けると、側枠部材の上面と貫通孔の内周面との間の側枠部材の肉厚が薄くなってしまい、側枠部材の上面の平坦度が悪化してしまうという問題があった。上面の平坦度が悪化すると、上面における溶融したろう材の流れ方に影響を及ぼし、シールリングの接合強度にも影響を与える。
本発明は上記問題点に鑑みて完成されたものであり、その目的は、側枠部材(以下、枠体という)の上面におけるろう付けを安定に行なえる半導体素子収納用パッケージおよびそれを用いた半導体装置を提供することにある。
本発明の一実施形態に係る半導体素子収納用パッケージは、上側主面に半導体素子の載置部を有する基体と、平面視において前記載置部を多角形状に取り囲むように前記基体に接合された枠体と、この枠体の上面に接合された多角形状の枠状のシールリングとを具備しており、前記枠体は、多角形の一辺を構成する一側壁の一端部から他端部にかけて前記枠体の内外を貫通する貫通孔が設けられており、前記シールリングの内側の前記一側壁の上面に凸部が設けられていることを特徴とするものである。
また、上記半導体素子収納用パッケージにおいて、前記凸部は前記貫通孔の中央部に対応する前記一側壁の上面に設けられているのがよい。
また、上記半導体素子収納用パッケージにおいて、前記シールリングはろう材を介して前記枠体の上面に接合されており、前記凸部と前記シールリングの内側面との間にろう材のメニスカスが形成されているのがよい。
本発明の一実施形態に係る半導体装置は、上記いずれかの半導体素子収納用パッケージと、前記載置部に載置された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする。
本発明の一実施形態に係る半導体素子収納用パッケージは、枠体の多角形の一辺を構成する一側壁の一端部から他端部にかけて枠体の内外を貫通する貫通孔が設けられており、シールリングの内側の一側壁の上面に凸部が設けられている。これにより、貫通孔によって枠体上面の平坦度が悪化してシールリングとの間隙が不均等になっても、凸部によってろう材の流れをコントロールして、ろう付け強度の低下を緩和することができる。
また、凸部は貫通孔の中央部に対応する一側壁の上面に設けられていると、悪化の程度が最も大きくなる貫通孔の中央部において、ろう材のコントロールが行ないやすくなる。
また、凸部とシールリングの内側面との間にろう材のメニスカスが形成されていると、一側壁とシールリングとの接合強度を向上することができる。
本発明の一実施形態に係る半導体装置は、上記いずれかの半導体素子収納用パッケージと、載置部に載置された光半導体素子と、枠体の上面に枠体の内側を塞ぐように取着された蓋体とを具備していることにより、シールリングの接合不良が生じ難く、またシールリングと蓋体との封止性能に優れた半導体装置を提供することができる。
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明のパッケージの実施の形態の一例を示す斜視図である。図2は、図1に示すパッケージを矢視Eの方向から見た斜視図である。また、図3は、図2のA部を拡大して示す要部拡大斜視図である。これらの図において、1は基体、2は枠体、3は枠体2の一辺を成す一側壁、4はシールリングを示す。
本発明の一実施形態に係るパッケージは、図1および図2に示すように、上側主面に半導体素子6が載置される載置部1aを有する基体1と、平面視において載置部1aを多角形状に囲繞するように基体1の上側主面に接合された枠体2とを備えている。枠体2の上面にはシールリング4が接合されている。そして、四角枠状等の多角形状の枠体2は、そ
の多角形の一辺を構成する一側壁3に、光ファイバ固定部材等を固定する貫通孔3cが形成されている。
の多角形の一辺を構成する一側壁3に、光ファイバ固定部材等を固定する貫通孔3cが形成されている。
この貫通孔3cは、大型の電気信号接続用のコネクタや光ファイバ固定部材等を固定するために、一側壁の一端部3aから他端部3bにかけて大きく開けられている。一端部3aとは、一側壁3の一端から一側壁3の長さの2/5までの間の部分を意味する。同様に他端部3bとは一側壁3の他端から一側壁3の長さの2/5までの間の部分を意味する。また、貫通孔3cは上下方向の寸法も大きく、一側壁3の高さの1/3以上4/5以下の大きさを有する。
貫通孔3cは、長方形状の一側壁3の中央部に長方形状に開けられている。貫通孔3cは、図に示すような、長方形の四隅が曲面で結ばれる形状であってもよい。その他にも、Cカットの面取りを施したり、長辺が直線でなく途中に突起または切り込みが設けられたりしたような形状であってもよい。また、貫通孔3cは、固定される光ファイバ固定部材等の形状に対応して、円形状または楕円形状に開けられてもよい。貫通孔3cが円形状または楕円形状であるときは、基体1の上面に垂直な方向の一側壁3の変形を生じ難くすることができる。
光ファイバ固定部材は、パッケージの外側から光ファイバを固定するための筒状の部材である。光ファイバの先端に固定した金具を、パッケージ内部の光半導体素子と光ファイバとが光結合するように位置を調整して、この光ファイバ固定部材に溶接等で固定する。これによって、パッケージ内部の光半導体素子から出力される光信号、または光半導体素子に入力される光信号を光ファイバを用いて伝送させることができる。
本実施形態の例においては、パッケージ完成後に、使用する光ファイバの本数等に合わせた光ファイバ固定部材を貫通孔3cに固定することができる。一端部3aから他端部3bにかけて大きな開口を有する貫通孔3cを有するために、光ファイバの本数に応じて所用の大きさの光ファイバ固定部材を用いることができる。また、光ファイバ固定部材に代えて、貫通孔3cにコネクタ等を固定する場合も、パッケージ完成後に所用の諸元を有したコネクタを固定して用いることができる。その他、別の貫通孔に入出力端子2aを固定する場合等も同様である。
このように一側壁3は貫通孔3cの大きな開口を有するために、十分な強度を有する部材の量を確保することが難しい。例えば、一側壁3の上面と貫通孔3cの内壁面との間に十分な部材の厚み(肉厚)を確保できないために、この部分に応力その他の力が加わると、枠体2が歪んでしまって一側壁3の上面の平坦度が損なわれる場合がある。例えば、シールリング4をろう材7を介して一側壁3の上面に接合する際等、パッケージを取り扱う途中工程において力が加わると、枠体2の一側壁3の上面の平坦度が損なわれる虞がある。
そこで、一側壁3には、一側壁3の上面のうちシールリング4に囲まれる内側に、上面から突出する凸部3dが設けられている。なお、図1において、凸部3dはシールリング4に隠れているので示されていない。
シールリング4を枠体2の上面に接合する際にはろう材7を用いる。シールリング4と枠体2との間にろう材7のプレフォームをセットし、ブレージング炉に投入する。溶融したろう材7は枠体2とシールリング4との間を流れ、その後冷却されて固化する。これによってシールリング4と枠体2とを接合する。ろう材7が一側壁3とシールリング4との間を流れる際に、凸部3dが設けられていると、ろう材7はシールリング4の内側面と、この内側面に対向する凸部3dの側面との間に濡れ広がってろう材7の溜まりを形成する
。したがって、一側壁3の上面とシールリング4との間の隙間が不均一であっても、凸部3dが設けられている部分に十分なろう材7が供給されるので、一側壁3とシールリング4との接合力を維持することができる。
。したがって、一側壁3の上面とシールリング4との間の隙間が不均一であっても、凸部3dが設けられている部分に十分なろう材7が供給されるので、一側壁3とシールリング4との接合力を維持することができる。
また、シールリング4は、凸部3dとシールリング4の内側面との間にろう材7のメニスカスが形成されるので、一側壁3とシールリング4との接合強度を向上することができる。また、パッケージの組立時や蓋体5のシールリング4への接合時に生じる一側壁3の変形や歪みを抑制する効果も期待できる。
また、凸部3dがシールリング4に取り囲まれた内側の上面に形成されているので、溶融したろう材7が一側壁3の内側(枠体2の内側)に流れ込むことがない。
凸部3dの幅は、必要な箇所でろう材7の溜まりを形成するために十分な長さのものとすればよい。凸部3dの高さも、ろう材7の溜まりの高さに応じて十分なものとすればよい。なお、凸部3dの高さは、シールリング4の高さよりも低いものとする。
一側壁3の上面において、平坦度が最も悪化する可能性が大きいのは、貫通孔3cの基体1に沿った長さ方向の中央部であるから、これに対応させた一側壁3の上面位置に凸部3dを設けるのがよい。
図5(a)に図1に示す本実施形態の例を上面視した図を示す。上面視において、枠体2は一側壁3を含めて四角形状の枠状に形成されている。また、図4に示す分解斜視図から解るように、本実施形態例において枠体2は、載置部1aを三方から取り囲む枠体2の一部に一側壁3を接合して四角形状の枠状に形成されている。枠体2は、平面視において四角形状の枠状に限らず、三角形状,五角形状,六角形状その他の多角形状の枠状でもよい。
一側壁3は、Fe−Ni−Co合金またはFe−Ni合金などの金属から成り、それぞれ金属のインゴットに圧延加工や打抜き加工などの従来周知の金属加工法を施すことによって細長い板形状に製作される。
一側壁3を除く枠体2は、同じくFe−Ni−Co合金またはFe−Ni合金などの金属、その他セラミックス等から成る。本実施形態の例においては、一側壁3を除く枠体2にはセラミックスが用いられている。
枠体2がセラミックスから成る場合には、Al2O3質焼結体,AlN質焼結体,3Al2O3・2SiO2質焼結体などのセラミックスが用いられる。例えばAl2O3質焼結体から成る場合であれば、Al2O3,SiO2,MgO,CaOなどの原料粉末に適当な有機バインダ,有機溶剤,可塑剤,分散剤などを添加混合してスラリー状とし、これを従来周知の成形方法で板状等に成形する。
次に、線路導体2bとなる部分およびろう材によって接合される部分に、W,Mo,Mnなどの金属粉末に適当なバインダ,溶剤を混合してなる導体ペーストを印刷塗布することによって、線路導体2bやろう材接合用の金属層を形成する。その後、これらを積層したセラミック成形体を所定の寸法に切断し、最後に約1600℃の温度で焼成することによって、金属層を有した焼結体を作製することができる。
そして、一側壁3と組み合わせてろう材等の接合材で接合することによって、枠体2を作製する。
基体1は、金属または絶縁体から成り、例えばFe−Ni−Co合金,Fe−Ni合金,銅(Cu)−タングステン(W),Cu−モリブデン(Mo)合金などのCu系材料(CuまたはCuを主成分とする合金もしくは複合材)などから成る。特に、基体1の熱伝導性を良くして内部に収容する半導体素子6が作動時に発する熱を効率よく外部へ放散させるという観点からは、Cu系材料が好ましい。なお、良熱伝導性のセラミックス等を用いてもよい。
このような基体1は、金属のインゴットに圧延加工や打抜き加工などの従来周知の金属加工法を施すことによって所定形状に製作される。基体1の上側主面の中央部には、光半導体素子等の半導体素子6を載置する載置部1aが配置される。載置部1aは光半導体素子等の半導体素子6が載置される場所である。この基体1は、半導体素子6が作動時に発する熱を外部に放熱させる放熱板の役割をも果たす。
載置部1aの上側主面には、基台が載置され、半導体素子6が基台に搭載される場合もある。基台はアルミナ(Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al2O3・2SiO2)質焼結体などの絶縁体から成り、基体1と半導体素子6とを電気的に絶縁する役割を果たす。図4に示す例から解るように、本実施形態の例において、基台は枠体2と一体に形成されている。
また、放熱性の観点から、載置部1aに金属を用い、その他の部位にセラミックスを用いるものとしてもよい。例えば、枠体2と一体にセラミックスを積層して基体1部を作製し、載置部1aに設けた開口部に上記金属を接合したものとしてもよい。
また、基体1が金属製であって枠体2と一体に作製されない場合は、上側主面の載置部1aの周囲に、載置部1aを囲繞するようにしてAgろうやAg−Cuろうなどのろう材を介して枠体2が設けられる。枠体2には、パッケージ内外を導通させるための入出力端子2aが取り付けられる。枠体2は基体1とともにその内側に半導体素子6を収容する空所を形成する役割を果たす。
枠体2の外側に位置する入出力端子2aの線路導体2bには、リード端子(図示せず)が接続される場合がある。リード端子は、外部電気回路(図示せず)に電気的に接続される。そして、リード端子は、外部電気回路とパッケージとの間で電気信号を導通させる。この電気信号によってパッケージ内の半導体素子6が駆動される。
枠体2の上面には、Fe−Ni−Co合金,Fe−Ni合金などの金属から成り、金属のインゴットに圧延加工または打抜き加工などの従来周知の金属加工法を施すことによって枠形状に製作されたシールリング4が接合される。
シールリング4を枠体2の上面に接合する場合には、銀ろう,リン銅ろう,銅ろう等のろう材7が接合材として用いられる。ろう材7は、枠体2の上面とシールリング4との間に隙間が生じないように流れ、パッケージの気密性を保つ。
そして図7に示すように、上記構成のパッケージの載置部1aに光半導体素子等の半導体素子6を載置固定した後、枠体2の内側の線路導体2bと半導体素子6または半導体素子6に接続された回路基板の電極とをボンディングワイヤ等で電気的に接続し、シールリング4の上面にFe−Ni−Co合金などの金属やセラミックスなどから成る蓋体5を半田付け法または溶接法などによって取着することにより、半導体素子6が気密に封止された半導体装置となる。
なお、上記ではLD(Laser Diode),PD(Photodiode)等の光半導体素子を含む半
導体素子6を収納するパッケージを例にしたが、半導体素子6は光半導体素子に限られない。LSI(Large-Scale Integration),ASIC(Application Specific Integrated
Circuit)等の高周波半導体素子等といった各種の半導体素子6を用いる半導体素子収納用パッケージおよび半導体装置としてもよい。
導体素子6を収納するパッケージを例にしたが、半導体素子6は光半導体素子に限られない。LSI(Large-Scale Integration),ASIC(Application Specific Integrated
Circuit)等の高周波半導体素子等といった各種の半導体素子6を用いる半導体素子収納用パッケージおよび半導体装置としてもよい。
本発明の半導体装置によれば、上記構成のパッケージを用いることによって、シールリング4と枠体2との封止性能が優れているので、半導体素子6を長期にわたって正常かつ安定に作動させ得る。すなわち、半導体素子6の動作信頼性の高いパッケージにできる。
また、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、上記実施の形態において、接合材としてろう材7の代わりに樹脂接着剤その他の接合材を用いてもよい。
凸部3dは、コネクタや光ファイバ固定部材等が固定される貫通孔3cが設けられる枠体2の上面に設ける場合を例にしたが、電気信号を伝搬させる線路導体2bが設けられた入出力端子2a等を取り付ける貫通孔3cが設けられる枠体2の上面に設けてもよい。
また、凸部3dは、シールリング4の内側の枠体2の上面に設けるとともに、シールリング4の外側の上面にも設けてもよい。凸部3dは、数ヶ所に分割して設けてもよい。これにより、凸部3dが設けられている部分にろう材7が流れる際に、一側壁3とシールリング4との間により多くのろう材7が供給されるので、一側壁3とシールリング4との接合力をさらに向上することができる。
1:基体
1a:載置部
2:枠体
2a:入出力端子
3:一側壁
3a:一端部
3b:他端部
3d:凸部
4:シールリング
5:蓋体
6:半導体素子
7:ろう材
1a:載置部
2:枠体
2a:入出力端子
3:一側壁
3a:一端部
3b:他端部
3d:凸部
4:シールリング
5:蓋体
6:半導体素子
7:ろう材
Claims (4)
- 上側主面に半導体素子の載置部を有する基体と、平面視において前記載置部を多角形状に取り囲むように前記基体に接合された枠体と、該枠体の上面に接合された多角形状の枠状のシールリングとを具備した半導体素子収納用パッケージにおいて、前記枠体は、多角形の一辺を構成する一側壁の一端部から他端部にかけて前記枠体の内外を貫通する貫通孔が設けられており、前記シールリングの内側の前記一側壁の上面に凸部が設けられていることを特徴とする半導体素子収納用パッケージ。
- 前記凸部は前記貫通孔の中央部に対応する前記一側壁の上面に設けられていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 前記シールリングはろう材を介して前記枠体の上面に接合されており、前記凸部と前記シールリングの内側面との間にろう材のメニスカスが形成されていることを特徴とする請求項1または請求項2記載の半導体素子収納用パッケージ。
- 請求項1乃至請求項3のいずれか1つに記載の半導体素子収納用パッケージと、前記載置部に載置された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189505A JP2017069245A (ja) | 2015-09-28 | 2015-09-28 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189505A JP2017069245A (ja) | 2015-09-28 | 2015-09-28 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017069245A true JP2017069245A (ja) | 2017-04-06 |
Family
ID=58495147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015189505A Pending JP2017069245A (ja) | 2015-09-28 | 2015-09-28 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017069245A (ja) |
-
2015
- 2015-09-28 JP JP2015189505A patent/JP2017069245A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9585264B2 (en) | Package for housing semiconductor element and semiconductor device | |
JP4822820B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
WO2013077199A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5837187B2 (ja) | 半導体素子収納用パッケージ、半導体装置および実装構造体 | |
JP2013074048A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2005150133A (ja) | 半導体素子収納用容器 | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP2005159277A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2017069245A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5964997B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2013089739A (ja) | 電子部品収納用パッケージおよび電子装置 | |
US10943854B2 (en) | Semiconductor package and semiconductor apparatus for use with high-frequency signals and improved heat dissipation | |
JP6162520B2 (ja) | 半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP5992785B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3623179B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2018121017A (ja) | 半導体パッケージおよび半導体装置 | |
JP2005159251A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006013241A (ja) | 半導体装置用パッケージ、および半導体装置 | |
JP4070181B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2017152557A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP5865783B2 (ja) | 電子部品収納用容器および電子装置 | |
JP2007150276A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2004221505A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2006041272A (ja) | 半導体装置用パッケージ、および半導体装置 | |
JP2005101374A (ja) | 半導体素子収納用パッケージおよび半導体装置 |