JP2014208244A - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP2014208244A JP2014208244A JP2014114486A JP2014114486A JP2014208244A JP 2014208244 A JP2014208244 A JP 2014208244A JP 2014114486 A JP2014114486 A JP 2014114486A JP 2014114486 A JP2014114486 A JP 2014114486A JP 2014208244 A JP2014208244 A JP 2014208244A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- unit
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F7/00—Indoor games using small moving playing bodies, e.g. balls, discs or blocks
- A63F7/02—Indoor games using small moving playing bodies, e.g. balls, discs or blocks using falling playing bodies or playing bodies running on an inclined surface, e.g. pinball games
Landscapes
- Pinball Game Machines (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
Abstract
Description
ロットマシン等のコイン式遊技機などの遊技機に関する。
機の電源投入時から通常の遊技時に至るまで、CPUにおいて遊技制御に必要な信号が生
成され、各種遊技装置の制御が行なわれている。このようなCPUを含む制御部は、制御
の効率化及び構成の単純化のために2以上に分けて構成される場合が多く、例えば遊技の
制御を司る主制御部と、該主制御部に従って作動する複数の副制御部とに分けて構成され
ている。
ここで、これら複数の制御部に対して電源投入する際に、上記主制御部が立ち上がった
後に副制御部が立ち上がると、例えば主制御部からの制御信号を副制御部側で取りこぼす
等の問題が生じ得る。そこで、従来、主制御部側に遅延回路を設け、電源投入時の主制御
部の立ち上がりを遅らせる方法が採用されている。
による遅延時間で決定しているため、そのマージンを取らねばならず必ずしも設計の効率
が良いとは言えず、またその遅延に関する動作不良を確認するのが困難となっている。し
たがって、エラー検出できず、主制御部の遅延の正確性に欠け、ひいては主制御部からの
制御信号を副制御部側で取りこぼす可能性を生じ得る。
抑制することが可能な遊技機を提供することにある。
御部からの信号に基づいて所定の制御を実行する複数の副制御部と、前記主制御部及び前
記複数の副制御部に対して電源電圧を出力するための電源電圧出力部と、を有し、前記電
源電圧出力部は、前記複数の副制御部が作動生起したことを示す信号に基づいて、前記主
制御部に対して電源電圧を出力することを特徴とする。
このような構成により、例えば当該遊技機の電源電圧の投入時等に、まず複数の副制御
部に電源電圧が供給され、その電源電圧の供給により作動した各副制御部は作動生起信号
を出力制御手段に出力し、出力制御手段が該作動生起信号をそれぞれ受信した場合に、主
制御部に対して電源電圧が出力されるものとされている。したがって、より確実に主制御
部の作動が副制御部の作動に遅延して開始されるため、主制御部からの制御信号を副制御
部側で取りこぼす等の問題が一層生じ難くなり得る。
副制御部と、これら制御部に対して電源電圧を出力するための電源電圧出力部とを有し、
前記電源電圧出力部は、前記副制御部からの信号に基づいて、前記主制御部に対して前記
電源電圧を出力する制御を行う出力制御手段と、前記電源電圧出力部において前記副制御
部からの信号を所定のタイミングで受信できなかった場合に、エラーと判断するエラー検
出手段と、を備え、前記エラーの検出があった場合にエラー報知を行なうを備えることを
特徴とする。
このような遊技機によると、主制御部を作動させるための電源電圧が、副制御部からの
信号に基づいて出力されるため、主制御部が作動する前に副制御部が作動するものとなり
、例えば主制御部が作動した後における主制御部からの制御信号を副制御部側で取りこぼ
す等の問題が生じ難くなり得る。さらに電源電圧出力部(出力制御手段)において、副制
御部からの信号が所定のタイミングで受信されない場合、もしくは所定の信号と異なる信
号を受信した場合等はエラー検出することも可能となり、一層確実に電源出力時(電源投
入時)の制御を行うことが可能となり得る。なお、報知手段を当該遊技機に設け、エラー
検出があった場合には該報知手段によりエラーの旨を報知するものとすることもできる。
出力可能とされており、前記出力制御手段は、該作動生起信号の入力に基づいて、前記電
源電圧を前記主制御部に出力する制御を行うものとすることができる。このように副制御
部からの作動生起信号の入力に基づいて、出力制御手段が主制御部に電源電圧を出力する
制御を行うものとすれば、より確実に主制御部の作動が副制御部に遅延して開始されるた
め、主制御部からの制御信号を副制御部側で取りこぼす等の問題が一層生じ難くなり得る
。
出力部を備え、前記出力制御手段は、前記作動生起信号の入力に基づいて、前記主制御部
電源電圧出力部に作動指令たる作動信号を出力するものとすることができる。このように
本発明においては、主制御部の作動を副制御部よりも遅らせるためのタイマー等を備えた
遅延回路等も必要なく、例えば信号の入出力が可能な入出力回路部(論理回路)を設ける
のみで主制御部の作動を副制御部に対して遅延させることが可能となり簡便で経済的であ
る。すなわち、副制御部からの信号を入出力回路部(出力制御手段をなす)にて受信した
場合、該入出力回路部が、電源電圧を主制御部に出力する主制御部電源電圧出力部(リレ
ー等にて構成される)に対して信号(作動指令信号)を出力する構成により簡便に遅延を
実現することが可能となり得る。また、例えば主制御部に遅延回路等を設けた従来の遊技
機においては、副制御部の設計変更に応じて主制御部において遅延回路のタイマー等の設
計変更も余儀なくされる場合があるが、本発明の遊技機においては副制御部からの信号(
作動生起信号)の入力に基づいて主制御部の立ち上がりを遅延させる構成としたため、副
制御部の設計変更があった場合も主制御部における設計変更を必要とせず(もしくは最小
限の設計変更で済み)、したがってコストダウンにつながり得る。
司る主制御部と、該主制御部に従って作動する複数の副制御部と、これら制御部に対して
電源電圧を出力するための電源電圧出力部とを有し、前記副制御部は、その作動の立ち上
がりを示す作動生起信号を出力可能とされており、前記電源電圧出力部は、当該電源電圧
の投入時に、前記副制御部に前記電源電圧を出力した後、前記複数の副制御部からの作動
生起信号をそれぞれ受信した場合に前記電源電圧を前記主制御部に出力する制御を行う出
力制御手段を備えることを特徴とする。
に電源電圧が供給され、その電源電圧の供給により作動した各副制御部は作動生起信号を
出力制御手段に出力し、出力制御手段が該作動生起信号をそれぞれ受信した場合に、主制
御部に対して電源電圧が出力されるものとされている。したがって、より確実に主制御部
の作動が副制御部の作動に遅延して開始されるため、主制御部からの制御信号を副制御部
側で取りこぼす等の問題が一層生じ難くなり得る。この場合も、電源電圧出力部(出力制
御手段)において、作動生起信号が所定のタイミングで受信されない場合、もしくは作動
生起信号と異なる信号を受信した場合等はエラー検出することが可能である。なお、電源
電圧出力部には、作動生起信号が入力され、該作動生起信号の入力に基づいて電源電圧を
出力するための信号を出力可能な入出力回路部を設けることもできる。
力信号(作動生起信号の入力)に基づき、主制御部への電源電圧を出力するための信号(
作動指令信号)を出力する論理回路を含む入出力回路部にて構成したり、副制御部からの
入力信号(作動生起信号の入力)に基づき、主制御部への電源電圧を出力するための信号
(作動指令信号)を出力するCPU(ワンチップ型CPU)を含む構成したりすることも
可能である。
、該受電電圧を複数の異なる電源電圧に変換する電圧変換部と、変換された電源電圧を出
力する上記電源電圧出力部とを有する電源ユニットと、該電源ユニットと分離して設けら
れるとともに、前記電源電圧出力部から出力される複数の電源電圧を受ける電圧入力部と
、遊技機の各所に設けられた電気的動作部に前記電源電圧を供給するために、それら電源
電圧に個別に対応して形成され、該電源電圧の少なくとも1つのものについて、複数の出
力端子が分配形成された分電側電源電圧出力部とを有する分電基板と、を有する電源部を
備えたことを特徴とする。
一括生成する一方、該電源ユニットから独立して設けられた分電基板の分電側電源電圧出
力部から、電源ユニットからの各電源電圧を遊技機各所に分配するようにしたので、新機
種設計や仕様変更に際して必要な電源出力部の数や電源電圧構成が変化しても、分電基板
のみ仕様変更すればよく、電源部分の設計変更を最小限に留めることができる。分電基板
は、設計変更の容易性や部品交換の利便性を考慮して、所定の取付対象部(例えば遊技機
の裏機構盤など)に対し着脱可能に取り付けられていることが望ましい。
ことができる。交流受電電圧は例えばAC24Vとすることができ、変換される直流電源
電圧は、例えばDC32V(弾球遊技機の場合、役物等のソレノイド駆動電圧として利用
できる)、DC24V(同じく、発射装置用トルクモータの駆動電圧として利用できる)
、DC12V(同じく、賞球払出装置用モータの駆動電圧、あるいはその他のアナログ制
御用電圧として利用できる)、DC5V(ディジタル制御用駆動電圧として利用できる)
等である。いずれも目的に応じて、整流、平滑化等された電源電圧として、さらに+ある
いは−の単極性もしくは双極性の電源電圧として生成可能である。
御基板(主制御部又は副制御部としての各制御基板)を複数接続するために、各基板にて
使用される1又は2以上の電源電圧の出力端子を一まとめとした基板側コネクタを、接続
すべき基板数に対応して複数設けることができる。この構成によると、各基板に必要な電
源電圧を生成するための電源部を個別に設けるのではなく、1つの電源ユニットにて発生
させた各種の電源電圧を分電基板から一元的に各基板に分配するようにしたから、電源ユ
ニットの個数削減を図ることができる。さらに、第三者による遊技機の検定を行なう際も
、電源関連部分の検定に際して分電基板の技術説明書面(図面等含む)や、基板上に表示
された識別文字(部品型式名や電圧値等含む)などの仕様を見れば、各基板でどのような
電源電圧を必要としているかを一目で判別することができる。なお、基板側コネクタには
、上記副制御部からの信号(作動生起信号)の入力端子を設け、電源電圧の出力端子と一
まとめに構成することが可能である。
部品を過電流から保護するために、該制御基板に供給される特定電圧の出力電流が過剰と
なった場合に、これを遮断する電流遮断機構を設けておくことができる。電流遮断機構は
、大電流負荷が接続される制御基板、例えばモータが接続される制御基板に設けておくと
有効である。この場合、電流遮断機構は、モータ駆動用電圧の出力電流が過剰となった場
合にこれを遮断するものとされる。電流遮断機構は、スイッチ式のブレーカ機構を用いる
こともできるが、電流遮断用のヒューズを含むものが簡便であり、安価に構成できる利点
がある。
して、いわゆるセブン機と呼ばれるタイプの第一種パチンコ機(弾球遊技機)を例に取り
、その構造について図1〜図3を参照して説明する。
、施錠装置7とから構成されている。本体枠2は、木製の板状体を略長方形の額縁状に組
立て固着したものである。中枠3は、全体がプラスチック製で、枠体部(図示略)と下板
部(図示略)とを有し、本体枠2に対して開閉可能に軸支されている。中枠3の右端中央
には施錠装置7が設けられ、施錠装置7は、正面視すると鍵穴を備えた略長方形状を呈し
、前面枠4を閉鎖した場合に施錠するためのものである。
ここで枠体部は、上端から下方へ中枠3全体の略2/3程度に略長方形の額縁状に形成
され、上端部には、前面枠4の略三角形状の枠飾りLED用レンズ4c,4eに対応して
、左側に賞球表示LED(図示略)及び賞球表示LED基板4d(図4参照)が、右側に
ストップ表示LED(図示略)及びストップ表示LED基板4f(図4参照)が配設され
ている。
に形成されたスピーカー面5aに対応すべく、遊技状態に応じた効果音その他の音(音声
)を発生させるスピーカー400a(図4参照)が配設され、略中央には、遊技球を発射
する発射装置ユニット8(図3参照)に対し、上皿部5に貯留された遊技球を供給する供
給装置等(図示略)が設けられている。
さらに、下板部の下方には、灰皿や玉抜きレバー等を備えた下皿部6が設けられ、下皿
部6の略中央には、パチンコ機1の内部から遊技球を排出するための排出口6aが開設さ
れ、右端に発射装置ユニット8(図3参照)を操作する発射ハンドル9が設けられている
。また、この発射ハンドル9には、遊技者がタッチしていることを検出するタッチスイッ
チ9aが装着され、その近傍には、発射停止を一時的に指令する発射停止スイッチ9bが
配置されている。
べく、遊技盤10に形成された遊技領域11(図2参照)の形状に対応して上側が略円弧
状を呈し、全体が略弾丸形状に開設された開口部4aを有している。そして、その裏面に
は、開口部4aに応じてガラス板が嵌められた略長方形状のガラス枠(図示略)が装着さ
れている。また、この前面枠4は、パチンコ機1の前面全体の約2/3のサイズを占め、
中枠3の左端に軸着され開閉可能に形成されている。さらに、上端部には、枠飾りランプ
用レンズ4bも設けられ、このレンズ4b内部には、開口部4a上端の円弧部分に沿って
、枠飾りランプ基板4g(図4参照)及び複数個の遊技効果ランプ(図示略)が配設され
ている。
外縁部5bには、玉抜きボタンや遊技球の貸出・返却ボタン等が配設されている。また、
上皿部5には、パチンコ機1の内部から遊技球を排出するための排出口5cが開設されて
いる。左端には、複数の長孔を有するスピーカー面5aが形成され、その裏面には、音量
スイッチ基板12(図4参照)が設けられている。パチンコ機1の左端側には、プリペイ
ドカードユニット13が装着されている。
、略長方形の木製の板状体であって中枠3(図1参照)に保持されるとともに、後述する
裏機構盤102(図3参照)によりその背面側が覆われている。遊技盤10には、遊技盤
10の表面に設けられた外レール14と内レール15とにより略円形状の遊技領域11が
形成され、遊技領域11内には、特別図柄表示装置16と、第一種始動口(普通電動役物
)17と、変動入賞装置18と、左入賞口19、右入賞口20、左下入賞口21、右下入
賞口22と、多数の障害釘23と、一対のランプ風車24、25等が配設されている。
晶表示盤27とを備えている。この液晶表示盤27の映像画面は略長方形状を呈しており
、その表示画面上に1または複数の特別図柄(識別情報)を所定の方向に次々と変動させ
ながら表示した後、停止表示する特別図柄表示領域(識別情報表示領域)が形成されてい
る。すなわち、左特別図柄を表示する左特別図柄表示領域、中特別図柄を表示する中特別
図柄表示領域、及び右特別図柄を表示する右特別図柄表示領域が、略横一列に設定された
配置方向においてこの順序で並んで形成されている(図示略)。各特別図柄表示領域は、
これらの表示領域の配置方向と略直交する向き、この場合、上下方向に図柄変動方向が設
定され、その向きで変動しているように識別情報としての複数の図柄(特別図柄)が順次
表示されていく。
することにより、その映像画面の表示領域(図示略)に表示される各特別図柄をそれぞれ
変動させて停止表示させるものである。そして、例えば、図柄が「7、7、7」の3桁同
一図柄で揃って停止表示(確定表示)すると、変動入賞装置18に配設された後述する大
入賞装置31の大入賞口311が開放される。また、センター役物26は、液晶表示盤2
7の前面周辺部に額縁状に突設して装着され、普通図柄表示装置32と、特別図柄保留表
示LED16aとを備えている。
32aと、普通図柄保留表示LED32bとを有している。7セグメント表示器32aは
、1〜9の奇数数字を変動表示させるもので、後述する左右の普通図柄作動ゲート36、
37のいずれかを遊技球が通過することにより変動して、所定時間経過後に1種類の奇数
数字が停止表示される。そして、例えば「7」で停止表示すると、第一種始動口(普通電
動役物)17が所定時間(例えば、0.5秒)開放される。
けられ、この左右の普通図柄作動ゲート36、37内に左、右普通図柄作動ゲート検知ス
イッチ36s、37s(図4参照)が配設されている。そして、遊技球の普通図柄作動ゲ
ート通過検知スイッチ36s、37sのいずれかの通過により、普通図柄表示装置32に
おける7セグメント表示器32aが変動表示する。
示器32aの左右両側に近接して配置されている。これは、左右の普通図柄作動ゲート3
6、37を通過した遊技球の数を4個まで保留とし、通過ごとに順次点灯しシフト表示す
るものである。次の7セグメント表示器32aの変動表示が開始するたびに、未始動回数
が消化され、1個の普通図柄保留表示LED32bは消灯される。
32の左右両側に2個ずつに分けて並列状に配置され、4個の赤色LEDで構成されてい
る。これは、第一種始動口(普通電動役物)17に入球した遊技球の数を4個まで保留と
し、入球ごとに順次点灯しシフト表示するものである。次の特別図柄の変動が開始するた
びに、未始動回数が消化され、1個の特別図柄保留表示LED16aは消灯される。
、特別図柄表示装置16におけるセンター役物26の中央位置の下方に離れて配設されて
いる。第一種始動口(普通電動役物)17は、いわゆるチューリップ式で左右に一対の翼
片部が開閉するべく形成され、その前面に飾りを備えて後述する基板34に取り付けられ
ている。内部には、遊技球の通過を検知する第一種始動口(普通電動役物)入賞検知スイ
ッチ17s(図4参照)と、翼片部を作動させるための第一種始動口(普通電動役物)ソ
レノイド17c(図4参照)とが備えられている。この一対の翼片部が左右に開くと、遊
技球の入球可能な開放状態となり、一対の翼片部が閉じると、遊技球の入球困難な閉鎖状
態となる。
前面側が略逆台形状に形成された基板34に、大入賞装置31と、左下入賞口21と右下
入賞口22とを備えている。ここで、大入賞装置31は、略中央に形成され、帯状に開口
された大入賞口311と、この大入賞口311を開放・閉鎖する開閉板312と、この開
閉板312を開閉するための大入賞口ソレノイド313(図4参照)と、大入賞口311
に入賞した後に遊技球が通過する特定領域(V入賞口及び一般入賞口/図示略)と、連動
杆(図示略)と、入賞球を検知する入賞球検知スイッチ318(図4参照)と、裏箱(図
示略)と、大入賞口中継基板(図示略)とから主に構成されている。
て、内部に左下入賞口通過検知スイッチ21s(図4参照)が設けられている。そして、
この左下入賞口21の下方には複数個の左下入賞口LED223〜225が左下入賞口L
ED基板21f(図4参照)に取り付けられ、飾りレンズによって被覆されている。さら
に、右下入賞口22は、第一種始動口(普通電動役物)17の略真横の右側に配設されて
、内部に右下入賞口通過検知スイッチ22s(図4参照)が設けられている。そして、こ
の右下入賞口22の下方には複数個の右下入賞口LED220〜222が右下入賞口LE
D基板22f(図4参照)に取り付けられ、飾りレンズによって被覆されている。
ク球防止部材58が設けられており、遊技領域11に到達せず戻ってきた遊技球が再び発
射位置に戻ることを防止している。一方、ファール球防止部材59は、内レール15の先
端部に取り付けられ、返しゴム60は、ファール球防止部材59の位置とは略正反対側の
、遊技盤10の右半分側の位置であって、外レール14に沿って嵌合状に取り付けられて
いる。
れている。そして、その内部にはそれぞれ、左入賞口通過検知スイッチ19s(図4参照
)、右入賞口通過検知スイッチ20s(図4参照)が設けられている。また、特別図柄表
示装置16の左右斜め上方には、一対のランプ風車24、25がそれぞれ配設されている
。さらに、遊技領域11の左右両端部には、一対のサイドランプ38、39がそれぞれ縦
円弧状で相対称状に配設されている。なお、多数の障害釘23は、以上説明した各遊技装
置との位置バランスを考慮して、遊技領域11にパチンコ遊技に適するべく、配設されて
いる。
図1参照)は中枠3にあって、前面枠4の上下端の位置に設けられた一対のヒンジ101
により、開閉可能に支持されている。裏機構盤102は中枠3にあって裏機構盤102の
上下端の位置に設けられた一対のヒンジ103により、開閉可能に支持されている。遊技
盤10(図2参照)は中枠3の表面側に着脱可能に取り付けられている。上端側にあるヒ
ンジ101の配設位置からみて左側には、タンク球切れ検知スイッチ104をタンク底部
に備えた賞球タンク105と、この賞球タンク105に接続されるタンクレール106と
が取り付けられている。また、タンクレール106の右側には、球抜きレバー107が設
けられ、その下流側には、補給球切れ検知スイッチ108が、さらに、その下流側には、
賞球払出装置109が配設されている。
ンクレール106の下側には、特別図柄表示装置16における液晶表示盤27(図2参照
)を格納した蓋付きの裏ケース111が設けられ、この裏ケース111の下側には、後述
する主制御部140(図4参照)として、主制御基板340(図4参照)を格納した主制
御基板ケース112が設けられている。主制御基板ケース112の左側には、発射制御部
201a(図4参照)として発射装置制御基板201(図4参照)を格納した発射装置制
御基板ケース113、及び発射制御集合中継基板116が設けられている。裏機構盤10
2の左下方部には、上述した発射装置ユニット8が、同じく右下方部には、枠制御部(払
出制御部)150(図4参照)として、補給球詰まり、下皿部満タン、主電源電圧異常、
発射停止、主制御基板通信異常、賞球モータ異常などを7セグメントLEDで表示する枠
状態表示器117を備えた第一周辺制御基板(払出制御基板)350(図4参照)を格納
した枠制御基板ケース(払出制御基板ケース)118が設けられている。
電源ターミナル基板121及び大当り、発射装置制御、球切れ、扉開放、賞球、球貸し用
等の遊技機枠用外部接続端子を備えた端子基板122が設けられている。また、外部から
の電力の供給を受けるための電源ケーブル123も端子基板122の下側に配設されてい
る。第一周辺制御基板350(図4参照)を格納した枠制御基板ケース118からは接続
ケーブル124が上方へ延出し、電源ケーブル125を備えたプリペイドカードユニット
13に接続されている。また、裏機構盤102の略中央下端部には、下皿部用球通路部材
126が設けられている。
記と重複する部分はあるが、図27を参照して説明する。裏機構盤102の上部には、タ
ンク球切れ検知スイッチ104をタンク底部に備えた賞球タンク105と、この賞球タン
ク105に接続されるタンクレール106とが取り付けられている。また、タンクレール
106の中間位置には、補給球切れ検知スイッチ108が、さらに、その下流側には、賞
球払出装置109が配設されている。続いて、遊技球の振り分け部110が賞球払出装置
109の下流側に設けられている。タンクレール106の下流側には、下皿部満タンスイ
ッチ127が設けられ、ガイドレール131は、裏機構盤102の略中央下端部に設けら
れた下皿部用球通路部材126に連通している。また、裏機構盤102の右下部にはアン
プ基板128が取り付けられ、その外側にはリセットスイッチ129が設けられている。
。まず、電子制御装置130は、主制御部140と、共通信号伝送経路である共有バス5
00aにより、その主制御部140に接続された複数の副制御部、例えば枠制御部(払出
制御部(主として賞球の払出制御を行う賞球払出制御部))150、特別図柄制御部16
0、ランプ制御部170及び音声制御部180を含んで構成されている。主制御部140
は、主制御基板340を備え、主制御部140以外の上記4つの制御部150、160、
170、180はそれぞれ、第一〜第四の周辺制御基板(副制御基板)として枠制御基板
350、特別図柄制御基板360、ランプ制御基板370、音声制御基板380を備えて
いる。
500とを備える。図10に示すように、CPU401はCPUコア1480を備え、R
OM1482に格納された制御プログラムにより、RAM1481をワークエリアとして
パチンコ機1全体の作動制御(すなわち、遊技の基本進行制御)を司る。また、ROM1
482に記憶された当否判定プログラムにより、CPU401が主体となって当否判断制
御を行う(当否判定手段)。
部500からその共有バス500aへ、各制御部150、160、170、180へ処理
内容を指示する、指令信号たるコマンドデータを送信する。なお、主制御部140から各
制御部150、160、170、180へは、一方向形式でデータが伝送される。また、
各制御部140〜180には、電源受電基板410から電源ユニット420、さらには分
電基板(中継基板)430を介して電源が供給されており、後述する電源立上げ時のシス
テムリセット信号が分電基板(中継基板)430を介して全制御基板に送信される。
板200の出力端子は、主制御部140の入出力回路部500と接続されている。また、
第一種始動口(普通電動役物)入賞検知スイッチ17s、普通図柄表示装置基板32f、
各種ソレノイド17c,313、右普通図柄作動ゲート通過検知スイッチ37s、左普通
図柄作動ゲート通過検知スイッチ36sが主制御部140の入出力回路部500に接続さ
れている。
スイッチ202、タンク球切れ検知スイッチ104及び補給球切れ検知スイッチ108等
が接続され、枠用端子基板200aの出力端子は、枠制御部150の入出力回路部700
と接続されている。
路部700を含んで構成され、入出力回路部700において共有バス500aに接続され
ている。また、入出力回路部700には、賞球払出装置109、発射装置制御基板201
等が接続されている。
ROM163と、入出力ポート164と、VDP(ビデオディスプレイプロセッサ)16
6とを含み、それら演算回路構成要素はバス165により相互に接続して構成され、入出
力ポート164において共有バス500aに接続されている。入出力ポート164には、
液晶表示盤27が接続され、CPU161はROM163に格納された制御プログラムに
より、RAM162をワークエリアとして特別図柄表示装置16(液晶表示盤27)の作
動制御(すなわち、表示装置の表示制御)を行っている。
を含んで構成され、入出力ポート174において共有バス500aに接続されている。入
出力ポート174には、枠飾りランプ基板4g、各種ランプ基板261f、262f、各
種LED基板4d、4f、21f、22f等が接続されている。これら各基板にランプあ
るいはLEDが1又は複数個接続される。これらのランプ等はゲームの進行に対応して点
灯・消灯または点滅する。
及びサウンドジェネレーター203を含んで構成され、入出力ポート184において共有
バス500aに接続されている。サウンドジェネレーター203は、格納された音声デー
タと音声出力モジュールとに基づいて、音量スイッチ基板12を介して接続されたスピー
カー400aより、ゲームの進行に対応した各種の音声出力を行う。入出力ポート184
に接続された音量スイッチ基板12は、図示しない音量スイッチの操作に伴い、出力音量
の設定を行うものである。
図柄制御部160の制御による特別図柄の変動・停止表示態様、リーチ発生の有無、リー
チ表示態様(後述する)、特別遊技態様、及び遊技モード(確率変動、時短など)等に応
じてその態様は制御される。その制御指令の指令信号は、ランプ制御部170あるいは音
声制御部180を作動指令対象とする指令信号として、前記した共有バス500aを介し
て送信される。
制御部140や枠制御部150と同様の回路部から構成されるものとすることもできる。
すなわち、主回路部と入出力回路部とから構成されるものとし、内部にROM、RAMが
内蔵されたCPUを用いることもできる。
イッチ318を通過したら15個の賞球個数データを、第一種始動口(普通電動役物)入
賞検知スイッチ17sを通過したら6個の賞球個数データを、それ以外の場合、例えば、
左右下入賞口21、22の通過検知スイッチ21s、22sの通過を検知した場合などに
おいては、10個の賞球個数データを、枠制御部150に対してその検知順に、枠制御部
150を作動指令対象とする指令信号として、前記した共有バス500aを介して送信す
る。(すなわち、固有賞球数はここでは、6個、10個あるいは15個である。)枠制御
部150は、主制御部140からの賞球個数データを受け取り、賞球払出信号の送信によ
り賞球払出装置109を作動させる。
また、その遊技状態に基づいて当否判定を行うとともに、判定内容に応じて対応する図柄
表示態様で画像表示制御を行うためのデータを読み込む。例えば、主制御部140は、第
一種始動口(普通電動役物)入賞検知スイッチ17s、入賞球検知スイッチ318等の検
知結果や、特別図柄当否判定乱数の取得値などを使用して、遊技が行われていない客待ち
の状態、遊技は行われているが始動入賞がない状態(変動準備状態)、始動入賞があった
状態、及び特別遊技状態なども判断する。また、始動入賞が検知されると後述する乱数値
に基づいて当否判定が行われ、その判定結果に基づいて特別図柄の変動(リーチ表示態様
を含む)、または確定などの表示態様制御のためのデータが読み込まれる。このデータは
、特別図柄制御部160を作動指令対象とする指令信号として、前記した共有バス500
aを介して送信される。
これは、図10に示す主制御部140のROM482に格納されたプログラムに基づき、
CPU401により実行されるジョブの一例である。すなわち、スタックポインタをRA
M481の所定のアドレスに設定した後(S10)、初期化終了の判定が行われる(S2
0)。初期化が終了していれば(S20:YES)、LEDジョブ(S30)からスイッ
チジョブ(S70)までのジョブが実行される。また、初期化が終了していなければ(S
20:NO)、初期化ジョブ(S190)が実行される。
や、特別図柄未始動回数の表示態様データなどが出力される。等速乱数ジョブ(S40)
では、後述するRAM481の特別図柄当否判定乱数メモリや汎用カウントメモリなどが
更新される。非等速乱数ジョブ(S50)では、外れ普通図柄乱数メモリ(図示略)が更
新される。なお、汎用カウントメモリ(図示略)は、例えばユーザーリセットごとの「0
」〜「255」の値の作成や、コマンドジョブ、飾りジョブの実行などに使用される。
ッチジョブ(S70)では、各種検知スイッチの読み込みが行われる。すなわち、左右入
賞口通過検知信号などの各種信号が中継基板200を介して主制御部140に、発射停止
検知信号、タッチ検知信号、ヴォリューム検知信号などの各種信号が枠用端子基板200
aを介して枠制御部150にそれぞれ取り込まれ、また、第一種始動口(普通電動役物)
入賞検知スイッチ17sから第一種始動口入賞検知信号、大入賞装置31から入賞球検知
信号、及び普通図柄作動ゲート通過検知信号が主制御部140に取り込まれる。
チ318(図4参照)に異常があるか否かが判定され(S80)、異常がなければ(S8
0:YES)、特別図柄メインジョブ(S90)から音声ジョブ(S110)までのジョ
ブが実行される。また、異常(球詰まりや断線など)があれば(S80:NO)、エラー
ジョブ(S130)が実行される。
が協調して動作するために必要なデータに関するジョブが実行される。また、普通図柄メ
インジョブ(S100)では、普通図柄及び普通図柄未始動回数の表示態様データの読み
込みが行われる。音声ジョブ(S110)では、遊技状態に応じた音声のデータが出力さ
れる。
(S150)、情報信号ジョブ(S160)、コマンドジョブ(S170)、及び残余時
間ジョブ(S180)が実行される。賞球信号ジョブ(S150)においては、賞球払出
しに関するデータの読み込みや出力が行われ、情報信号ジョブ(S160)では、他の制
御部への情報出力に必要なデータの読み込みが行われる。さらに、コマンドジョブ(S1
70)では、特別図柄管理のためのコマンドの出力が行われ、残余時間ジョブ(S180
)では、非等速乱数の呼出しや、汎用乱数メモリの更新が行われる。
電動役物)17への入賞)時の当否判定ジョブに関して図6を参照して説明する。なお、
これらのジョブで使用する各種メモリは、図4に示す主制御部140のRAM481に格
納され、代表的なもの(481a〜481m)を図7に示す。
おいて特別図柄保留数メモリ481b(図7参照)に記憶されている保留数(未始動回数
)を1インクリメントする。この保留数(未始動回数)が一定値(本実施例では「4」)
を超えていれば、その始動入賞は無効となり、S250へスキップする。また、一定値内
の保留数(未始動回数)であれば、S230において、特別図柄当否判定乱数(以下、当
否用乱数、又は判定乱数ともいう)を発生させ(プログラムを発生させても、所定の乱数
発生回路を用いてもいずれでもよい(当否用乱数発生手段))、読み込んだ判定乱数値を
、S240において、特別図柄当否判定乱数メモリ481a(図7参照:以下、判定乱数
メモリともいう)に記憶する。このメモリは、読み込んだ判定乱数値を始動入賞の時系列
にシフトメモリ形式で記憶している。
い先頭の判定乱数値を読み出す。そして、S260において、大当り番号メモリ481g
(図7参照)から大当り番号(当り用判定値)を読み出し、S270において、上記判定
乱数値との比較を行い、両者が一致していれば大当り判定となり、一致していなければ外
れ判定となる。大当り判定の場合には、S280に進み、大当り図柄決定乱数(識別情報
決定用乱数)を発生させ、これを読み込んでその決定乱数値を大当り図柄決定乱数メモリ
481c(図7参照)に記憶する(S290)。なお、大当り図柄決定乱数の読み込みは
、始動入賞時に当否用乱数と同時に読み込まれているが、当り判定決定と同時に、あるい
は当り判定決定後所定の時間後に読み込むものとしてもよい。また、S300において、
「大当り」という判定結果(本実施例では「1」)を判定結果メモリ481i(図7参照
)に記憶する。なお、大当り図柄決定乱数と同時にリーチ態様決定乱数を発生させ、これ
を読み込んでその決定乱数値をリーチ態様決定乱数メモリ481j(図7参照)に記憶し
ている(S295)。
3(図4参照)に格納されている特別図柄画像データに基づいて、液晶表示盤27(図2
参照)に、変動表示状態を経た後、定められた配列態様で表示される(例えば、「7、7
、7」の3桁同一図柄の配列態様)。なお、上記特別図柄画像データを大当り図柄決定乱
数値と対応付けて識別情報決定用値として主制御部140のRAM481(図10参照)
に記憶しておき、読み込んだ大当り図柄決定乱数値と識別情報決定用値とを比較すること
で停止表示する図柄を決定するものとしてもよい。
ROM163(図4参照)に格納されたリーチ表示態様画像データに基づいて、液晶表示
盤27(図2参照)に、変動表示状態を経た後、定められたリーチ態様で表示される。な
お、この場合も、上記リーチ表示態様画像データをリーチ態様決定乱数値と対応付けてリ
ーチ態様決定用値として、主制御部140のRAM481(図10参照)のリーチ態様決
定用値メモリ481k(図7参照)に記憶しておき、読み込んだリーチ態様決定乱数値と
リーチ態様決定用値とを比較することで表示するリーチ態様を決定するものとしてもよい
。
かどうかを乱数により決定する。すなわち、S310において、リーチ態様決定乱数を発
生させ、これを読み込み、他方、S320において、リーチ番号メモリ481h(図7参
照)に記憶されているリーチ番号を読み出す。S330において、両者が一致していれば
外れリーチジョブに、一致していなければ通常外れジョブとなる。
えば、3種類の特別図柄のうち、左図柄と右図柄)を、外れリーチ図柄決定乱数(また、
左図柄の乱数を参照し、それに右図柄を一致させるようにしてもよい)を使用して決定し
(S340)、外れリーチ図柄番号メモリ481l(図7参照)に記憶する(S350)
。また、S360において、外れ中図柄を乱数により同様に決定し、S370において決
定した乱数値を外れ中図柄番号メモリ481f(図7参照)に記憶する。また、S380
において、「外れリーチ」という判定結果(本実施例では「2」)を判定結果メモリ48
1i(図7参照)に記憶する。一方、通常外れジョブの場合は、S390に進み、各特別
図柄(例えば、左図柄、右図柄及び中図柄)をそれぞれ乱数により決定し、決定した各乱
数値をそれぞれ対応する外れ図柄番号メモリ481d、481e、481fに記憶する(
S390〜S440)。また、S450において、「通常外れ」という判定結果(本実施
例では「3」)を判定結果メモリ481i(図7参照)に記憶する。
流れを図8を参照して説明する。まず、S500において、第一種始動口(普通電動役物
)17への遊技球の入賞に基づき、特別図柄表示装置16における液晶表示盤27(図2
参照)上で各特別図柄の変動表示を開始させる。例えば、左右及び中図柄を上から下、下
から上へスクロール変動させる。
定ジョブで得られた各入賞に対する判定結果を読み出す。具体的には、大当り判定(「1
」)の場合は(S520:YES)、S580に進み、上述したリーチ態様決定乱数値に
対応するリーチ態様決定用値メモリ481kに記憶されているリーチ態様決定用値を読み
出し、さらにS600に進み、大当り番号(識別情報決定用値)を大当り番号メモリ(決
定用値記憶手段)481g(図7参照)から読み出し、S610に進んで、例えば左図柄
及び右図柄を同一図柄に揃えて所定のリーチ表示態様を経た後に、中図柄を左図柄及び右
図柄と同一図柄に揃えて停止表示させ確定させる。
した外れリーチ図柄番号メモリ481l(図7参照)から外れリーチ図柄番号と、外れ中
図柄番号メモリ481f(図7参照)から外れ中図柄番号とを読み出す。そして、S57
1において、読み出した外れリーチ図柄番号と外れ中図柄番号とを比較し、それらの差異
に基づき外れリーチ態様を決定する(S572)。具体的には、S571において、それ
らの番号の差(すなわち、例えば左図柄と中図柄との差)を算出し、その差に基づいて外
れリーチ態様メモリ481mから外れリーチ態様データを読み出す。例えば、差が「−1
」の場合(すなわち、例えば中図柄が左図柄の1つ前の図柄となる場合)、複数種類(例
えば3種類)の外れスーパーリーチの中から1種が選択され(例えば、所定の乱数取得に
より選択することができる)、読み出される。その後、例えば、左図柄及び右図柄を同一
図柄に揃えて所定のリーチ表示態様を経た後に、中図柄を他の図柄とは異なる図柄で停止
表示させ確定させる。
を外れ番号メモリ481d、481e、481f(図7参照)からそれぞれ読み出し、S
560に進んで、各特別図柄を(例えば、左図柄、右図柄及び中図柄)、相互にずれたタ
イミングで停止表示させ確定させる。なお、通常外れ判定の場合も、表示態様を「すべり
表示」等により種々の態様に変化させることも可能で、この場合、その表示態様画像デー
タを上記リーチ態様決定乱数値と対応付けて通常外れ表示態様決定用値として、主制御部
140のRAM481(図10参照)の通常外れ表示態様決定用値メモリ(図示略)に記
憶しておき、読み込んだリーチ態様決定乱数値と通常外れ表示態様決定用値とを比較する
ことで表示する通常外れ態様を決定するものとしてもよい。
確定表示され(例えば、「7、7、7」の3桁同一図柄の配列態様)、その後、特別遊技
が実行される(特別遊技状態もしくは大当り遊技状態)。特別遊技状態においては、まず
、大入賞装置31(図2参照)の開閉板312が開放状態となり、大入賞口311への遊
技球の入賞が遊技者にとって優位な遊技球受入状態となる。
態が継続される。例えば、開放状態が所定時間t1(例えば30秒)経過したとき、もし
くは入賞球検知スイッチ318(図4参照)に所定数n1(例えば10個)の入賞が検知
されたときに終了条件が成立し、遊技球受入状態が一旦終了して、開閉板312が閉鎖状
態となって1ラウンドが終了する。この開閉板312が閉鎖されて所定時間t2(例えば
0.5秒)が経過した後に、所定の継続条件(図示しない特定領域への通過)が成立して
いれば、再び開閉板312が開放状態となり大入賞装置31が遊技球受入状態となる。な
お、このような終了条件までを1ラウンドとする遊技球受入状態は、所定の最高継続ラウ
ンド数(本実施例では16ラウンド)まで繰り返し継続される。また、終了条件成立時に
継続条件が不成立の場合は、特別遊技状態がそのラウンドで終了(いわゆるパンク)する
ものとなっている。
7(図2参照)に停止表示された特別図柄の種類に基づき、上記特別遊技状態の終了後、
次の大当りまで当否判定の確率(大当り確率)を変更(向上)させる確率変更手段が備え
られている。具体的には、予め記憶されている上記大当り図柄決定乱数値が、確率変更用
乱数値と非確率変更用乱数値とから構成され、各乱数値の取得に応じて確率変更用図柄又
は非確率変更用図柄が停止表示される。その停止表示された図柄が確率変更用図柄の場合
、上記特別遊技状態終了後、次の大当りまで当否判定の確率(大当り確率)が通常の約4
〜5倍に向上するものとされている。
0は主制御基板340により構成され、その主制御基板340には、図9にも示す通り、
CPU401を含む主回路部400と、入出力回路部500とが形成されている。以下に
、主回路部400と入出力回路部500とを順に説明する。
回路部1450、I/Oデコード回路部1420、データバス安定化部1411、及び第
1外部入力回路部1430を有している。以下、これら主回路部400の構成要素につい
て説明する。
ROM1482、メモリ制御回路1483、クロック発生器1484、アドレスデコーダ
1485、ウオッチドッグタイマ1486、カウンタ/タイマ1487、パラレル入出力
ポート1488、リセット/割り込みコントローラ1489、外部バスインターフェース
1490、出力制御回路1491を備える。発振部1410は、図11に示すように水晶
発振モジュール1404を備えている。
用初期化信号生成部)1412と、ユーザーリセット信号生成部(定常制御用初期化信号
生成部)1413とを有している。初期化リセット信号生成部1412には、汎用初期化
リセット信号生成部(汎用初期化信号生成部)1418と、CPU用初期化リセット信号
生成部(CPU用初期化信号生成部)1414とが備えられている。初期化リセット信号
生成部1412の汎用初期化リセット信号生成部1418は、電源入力コネクタ1445
、リセット入力保護抵抗1451、シュミットトリガインバータIC1452,1454
、フィルタ回路1453、NANDゲート1455、NORゲートIC1458、及びカ
ウンタIC1456,1457を含んで構成されている。また、CPU用初期化リセット
信号生成部1414は、フリップフロップIC1467、シュミットトリガインバータI
C1459、カウンタIC1460、及びNORゲートIC1461を含んで構成されて
いる。さらに、ユーザーリセット信号生成部1413はフリップフロップ回路部1462
、カウンタIC1463、シュミットトリガインバータIC1464,1466、カウン
タIC1465を含んで構成されている。
5、ゲート信号生成部1416を有している。デバイス選択信号生成部1415は、NO
RゲートIC1422、デコーダIC1423,1424及び抵抗アレー1421、14
28を備える。また、ゲート信号生成部1416は、NORゲートIC1425、NAN
DゲートIC1426、フリップフロップIC1427、抵抗アレー1429及びシュミ
ットトリガインバータIC1405を備えている。また、データバス安定化部1411は
、抵抗アレー1403とバッファIC1402を有している。
チドライバ1432、信号整合部1433、標準化信号安定化部1434及び抵抗アレー
1431を有している。入力コネクタ部1440は、枠用コネクタ1441と遊技盤用コ
ネクタである第1特別図柄始動スイッチ用コネクタ1442、第2特別図柄始動スイッチ
用コネクタ1443及び普通図柄始動スイッチ用コネクタ1444を有している。標準化
信号安定化部1434は複数の抵抗により構成され、信号整合部1433は複数の抵抗と
コンデンサとにより構成される。
,1430,1450等の機能を説明する。図11〜13に示すCPU401の各端子は
、以下のように分類される。
(1)アドレス部
A0〜A15:16ビットアドレスバス出力端子。
(2)データ部
D0〜D7:8ビットの双方向性データバス端子。
(3)システム制御部
XM1:マシンサイクル1を示す信号の出力端子。
XMREQ:メモリ空間へのリクエスト信号の出力端子。
XIORQ:I/O空間への入出力リクエスト信号の出力端子。
XWR:データバスがライトサイクルであることを示す信号の出力端子。
XRD:データバスがリードサイクルであることを示す信号の出力端子。
XRFSH:リフレッシュ信号の出力端子。
(4)CPU制御部
XHALT:ホールト信号の出力端子。
XINT:マスカブル割り込み要求信号の入力端子。
XNMI:マスク不可能な割り込み要求信号の入力端子。
XSRST:システムリセット信号の入力端子。
XSRSTO:システムリセット信号の出力端子。
XURST:ユーザーリセット信号の入力端子。
IEO/SCLKO:デージーチェーン信号、分周クロックの兼用出力端子。
PRG:CPUをPROMモードに設定する入力端子。
MODE:CPUの動作モードの状態を示す出力端子。
(5)I/O部
CLK/TRG2・CLK/TRG3:外部クロック/タイマトリガ信号の入力端子。
ZC/TO0・ZC/TO1:内蔵CTC信号の出力端子。
PA0〜PA7:8ビットのパラレルI/O端子。
PB0/XCSIO0〜PB3/XCSIO3:4ビットのパラレルI/Oポート、外部
デバイスのチップセレクト用の兼用端子。
(6)クロック部
EXTAL1・EXTAL2:水晶振動子接続端子。
CLKO:システムクロック信号の出力端子。EXTAL1/EXTAL2端子の入力信
号周波数を1/2分周して得られたデューティ50%の方形波が出力される。
(7)電源部
VDD1・2:電源(+5V)端子。
VSS1・2:電源(GND)端子。
VBB:内蔵RAM1481のバックアップ端子。
(8)その他
NC:ノンコネクション端子。
き、内蔵RAM1481をワークエリアとして使用する。さらに、CPU401は、電源
遮断時において、内蔵RAM1481の内容をVBB端子に接続された電圧保持部により
保持するRAMバックアップ機能と、プログラム認証機能及び指定エリア外プログラム実
行禁止機能などの不正防止機能を備えている。プログラム認証機能とは、電源投入時にC
PU401を初期化するための初期化信号が入力された際に、プログラムを基に計算され
た認証コードが正しいかどうかのチェックを行い、認証コードが正しくない場合はプログ
ラムの実行を停止する機能である。また、指定エリア外プログラム実行禁止機能とは、予
め定められたアドレス範囲外でのプログラムの実行を禁止する機能である。
の原因としては、過剰なノイズの侵入等が挙げられる。また、本実施例のCPU401に
おいては、I/OマップドI/O方式のデコードが行われており、XIORQ端子が使用
され、XMREQ端子は使用されない。しかし、デコードにメモリマップドI/O方式を
採用し、XMREQ端子を使用することも可能である。
ック信号を出力している。この動作クロック信号は、CPU401のEXTAL1端子に
入力される。なお、水晶発振モジュール1404の代わりに水晶発振子を用い、この水晶
発振子をEXTAL1・2端子の間に接続し、CPU401のクロック発生器1484(
図10参照)による発振クロックの生成も可能である。しかし、本実施例では、水晶発振
モジュール1404を用い、それをCPU401のEXTAL1端子に接続しているので
、水晶発振子とクロック発生回路との整合を図る必要がない。
8にて汎用初期化リセット信号が生成され、ユーザーリセット信号生成部1413にてユ
ーザーリセット信号が生成される。
入力されたシステムリセット信号(以下、パワーオンリセット信号ともいう)に基づき、
汎用初期化リセット信号をCPU用初期化リセット信号生成部1414や入出力回路部5
00(図9参照)に出力する。CPU用初期化リセット信号生成部1414は、外部から
外部入力コネクタ1445を介して入力されたシステムリセット信号に基づき、CPU4
01のXSRST端子にCPU用初期化リセット信号を出力する。CPU用初期化リセッ
ト信号は、CPU401の電源安定が行われた時点で、一定時間Hレベルを維持し、その
後一旦Lレベルとなってから、更にHレベルに変化するパルス信号である。このCPU用
初期化リセット信号が生成されることで、CPU401においては、電源信号に影響され
ずに、電源投入時の初期化が確実に行われる。
ムリセット信号を基に、CPU401のXURST端子にユーザーリセット信号を出力す
る。つまり、ユーザーリセット信号生成部1413は、CPU401のXM1端子の出力
信号がLレベルとなるのに基づいてカウント動作を行い、CPU401に一定周期のパル
ス信号であるユーザーリセット信号を供給する。
して、デバイス選択信号(CS0〜CS6)とゲート信号(G)とを入出力回路部500
(図9参照)へ出力する。デバイス選択信号(CS0〜CS6)は、外部機器を選択する
信号であり、ゲート信号(G)は、デバイス選択信号(CS6)を有効化する信号である
。なお、デバイス選択信号(CS0〜CS6)は、出力用デバイス選択信号(CS0〜C
S5)と入力用デバイス選択信号(CS6)を含んでいる。
9参照)へのデータの書込み状態にある場合で、且つ、PB0/XCSIO0端子の範囲
アドレスが指定され、A0〜A4端子から予め定められたアドレス信号の出力があった場
合に、デコーダIC1423からフリップフロップIC1511〜1561に出力される
。つまり、CPU401のD0〜D7端子のデータがデータバスを介して入出力回路部5
00(図9参照)へ出力されると、出力用デバイス選択信号(CS0〜CS5)が図18
に示す出力ポート1390(後述する)に送信され、フリップフロップIC1511〜1
561の1D〜8D端子にデータが入力される。なお、アドレス信号はI/Oデコード回
路部1420にて出力用デバイス選択信号(CS0〜CS5)に復号され、これが出力ポ
ート1390(図18参照)に送信され、対応するフリップフロップICのclock端
子に入力される。
力があり、かつPB1/XCSIO1端子から出力があった場合に、デコーダIC142
4からバッファIC1571(図17参照)へ出力される。また、ゲート信号生成部14
16において、水晶発振モジュール1404から出力されている発振クロックと、CPU
401のXRD端子とXIORQ端子の出力信号に基づき、ゲート信号(G)が生成され
、これもバッファIC1571へ出力される。つまり、入力用デバイス選択信号(CS6
)とゲート信号(G)とがバッファIC1571(図17参照)に出力された場合に、バ
ッファIC1571(図17参照)のY1〜Y8端子のデータがデータバスを介して、C
PU401のD0〜D7端子に入力される。なお、アドレス信号はI/Oデコード回路部
1420にて入力用デバイス選択信号(CS6)に復号され、これがバッファIC157
1(図17参照)のG1端子に入力される。
り、入力端子側のインピーダンスが低減され、それぞれデバイス選択信号生成部の生成す
る出力選択信号、入力選択信号、ゲート信号生成部1416の生成するゲート信号への外
来ノイズ等の影響が抑制されている。なお、本実施例では、データバス(OD,D)が2
経路に別れている。これは、CPU401と図18に示すフリップフロップIC1511
〜1561の間の負荷容量によるものであり、2経路に分ける必要がない回路構成として
もよい。
照)を接続するデータバスの信号を安定させる。抵抗アレー1403はインピーダンスを
低減することでバスに入るノイズを軽減し、バッファ1402は2経路に別れたデータバ
スのうち、賞球、ランプ、表示及び音声の各コマンド出力回路部1510〜1540(図
3参照)へのバス(OD)の出力信号(OD0〜OD7)を増幅する。
れた球検知スイッチ類の信号がCPU401に送信される。つまり、第1外部入力回路部
1430には、入力コネクタ部1440を介して各種スイッチ群が接続されており、CP
U401がスイッチ状態読込みの際に、各スイッチの状態が、スイッチドライバ1432
のO1〜O5端子とVO端子とからCPU401へ送られる。なお、本実施例では、対応
付けられた球検知スイッチ類の個数に合わせて、スイッチドライバ1432の6つの出力
端子(O1〜O5端子、VO端子)が使用されている。これら6つの端子は、CPU40
1で割り当てられた6つのポート(PA0〜PA5)に個々に対応している。また、本実
施例では、抵抗アレー1431により、PA0〜PA5端子のインピーダンスが低減され
、外来ノイズ等の影響が抑制されている。
信号整合部1433と、スイッチドライバ1432の内部回路との組合せによりノイズ除
去される。さらに、信号整合部1433においては、電圧調整もなされる。これは、入力
コネクタ部1440に繋がるスイッチ類のうち、送信先が分岐しているものがあり、主制
御基板340以外にも検知信号が送られていることに基づいている。つまり、そのスイッ
チに係る回路系の負荷は他のスイッチに比べて大きいため、その信号の特性は他の信号と
異なる。したがって、該当する信号線上に信号整合部1433を設けて、他の信号との整
合を図っている。なお、信号整合部1433の出力信号はスイッチドライバ1432のV
1端子に入力される。
は、賞球コマンド出力回路部1510、ランプコマンド出力回路部1520、表示コマン
ド出力回路部1530、音声コマンド出力回路部1540、ソレノイド駆動回路部155
0、LED駆動・情報出力回路部1560、及び第2外部入力回路部1570が備えられ
ている。
マンド出力回路部1520、表示コマンド出力回路部1530、音声コマンド出力回路部
1540は、いずれも同様な回路構成を有している。したがって、本実施例では図面が冗
長になるのを避けるため、賞球コマンド出力回路部1510のみを図示し(図14)、そ
の他の回路部1520,1530,1540については、図14に符号を括弧書するのみ
として、これらの図示を省略する。つまり、各出力回路部1510,1520,1530
,1540は、各々フリップフロップIC1511,1521,1531,1541と、
バッファIC1512,1522,1532,1542と、ストローブ信号線バッファI
C1513,1523,1533,1543と接続コネクタ1514,1524,153
4,1544とを有している。
、3つのランプ・ソレノイドドライバ1552〜1554と、そのランプ・ソレノイドド
ライバのDrain端子に対しそれぞれ並列に接続されたフリーホイールダイオード15
55と、出力コネクタ1556とを備えている。
トランジスタアレイ1562、ランプ・ソレノイドドライバ1563、継電部1565、
電力調整部1564、出力コネクタ1556、情報出力コネクタ1566を有し、またフ
リップフロップIC1551もその構成の一部を担っている。継電部1565には2つの
リレー1567、1568が備えられ、電力調整部1564には10個の抵抗R4〜R1
3が備えられている。
1572、抵抗アレー1573、電力調整部1574、出力コネクタ1556を有してい
る。電力調整部1574には、6つの抵抗R21〜R26が備えられている。
回路部1520、表示コマンド出力回路部1530、音声コマンド出力回路部1540、
ソレノイド駆動回路部1550及びLED駆動・情報出力回路部1560のフリップフロ
ップIC1511,1521,1531,1541,1551,1561は、出力ポート
回路部1390の6つの出力ポートを構成している。
する。図18に示す出力ポート回路部1390においては、主回路部400からのデータ
(OD,D)、デバイス選択信号(CS0〜CS5)、及びクリア信号(CLR)が入力
される。また、出力ポート回路部1390の各ポートには外部装置が割り当てられている
。外部装置としては、賞球装置、ランプ装置、表示装置、音声装置、ソレノイド装置、L
ED装置、及びホールコンピュータ等が挙げられる。
れ、データ(D)は、フリップフロップIC1551,1561の1D〜8D端子に入力
される。デバイス選択信号(CS0〜CS5)は、対応するフリップフロップIC151
1〜1561のClock端子に入力される。デバイス選択信号(CS0〜CS5)によ
り選択されたフリップフロップIC1511〜1561においては、主回路部400から
のデータ(OD,D)が1D〜8D端子に入力され、デバイス選択信号(CS0〜CS5
)の立ち上がりエッジのタイミングで、1Q〜8Q端子からデータが出力される。また、
この出力ポート回路部1390においては、パチンコ機1への電源投入時に、前述の汎用
初期化リセット信号生成部1412からの初期化リセット信号により、フリップフロップ
IC1511、1521、1531、1541、1551、1561は初期化される。
球装置、ランプ装置、表示装置、音声装置にコマンドデータを送信する。つまり、デバイ
ス選択信号(CS0〜CS3)によりいずれかのコマンド出力回路1510〜1540が
選択される。そして、フリップフロップIC1511〜1541から出力されたコマンド
データが、バッファIC1512〜1542のA1〜A8端子に入力され、コネクタ15
14〜1544へ出力される。また、各バッファIC1512〜1542のアウトプット
イネーブル端子G1、G2は接地されており、バッファIC1512〜1542からは、
ドライブ能力が増強された信号が出力される。なお、各種コマンド出力回路部1510〜
1540で扱われる制御信号は、データ8ビット、ストローブ1ビットの合計9ビットで
あるが、データビット数は接続する外部装置によっては変更される場合もある。
され、遊技状態に合わせて外部装置であるソレノイド装置を駆動する回路部である。ソレ
ノイド駆動回路部1550においては、ランプ・ソレノイドドライバ1552〜1554
が各ソレノイドに対応して設けられている。そして、フリップフロップIC1551は、
5Q〜7Q端子から対応するランプ・ソレノイドドライバ1552〜1554へ信号を出
力する。さらに、フリップフロップIC1551からランプ・ソレノイドドライバ155
2〜1554のIN端子への入力信号がHレベルの場合に、ランプ・ソレノイドドライバ
1552〜1554がソレノイド装置を駆動する。また、フリップフロップIC1551
は、図14に示すようにコマンド出力回路部1510〜1540へストローブ信号を送信
するストローブ信号発生部としても機能している。すなわち、フリップフロップIC15
51は、1Q〜4Q端子からの出力信号をスローブ信号として、対応するコマンド出力回
路部1510〜1540のストローブ信号バッファIC1513〜1543に送信する。
速スイッチング動作時の負荷電流を持続させる働きによって、ランプ・ソレノイドドライ
バ1552〜1554の出力信号がHレベルからLレベルへ切り換わる際に、持続電流を
還流させる。なお、ランプ・ソレノイドドライバ1552〜1554の代わりに、例えば
、トランジスタ、FETを使用してソレノイドを駆動することも可能である。
コンピュータ等への外部情報出力に使用される。LED駆動・情報出力回路部1560の
フリップフロップIC1561から出力されたデータは、トランジスタアレイ1562の
I1〜I8端子へ入力される。トランジスタアレイ1562においては、2ビットが普通
図柄LEDに割り当てられ、6ビットが外部情報出力に割り当てられており、O1〜O7
端子の出力は、出力コネクタ1556へ出力される。また、O8端子の出力は、継電部1
565のリレー1568を経て情報出力コネクタ1566へ送られる。なお、トランジス
タアレイ1562の出力信号は、保護抵抗部1564の抵抗R4〜R13により電流規制
されている。
する回路部であり、使用するデータバス(D)の信号線数は、接続されているスイッチの
数に対応している。出力コネクタ1556からの検知信号は、電力調整部1574を経て
スイッチドライバ1572のI1〜I6端子に入力される。電力調整部1574において
は、抵抗R21〜R26とスイッチドライバ1572の内部回路との組合せによりノイズ
除去と電圧調整がなされる。スイッチドライバ1572のO1〜O6端子からの出力信号
は、バッファIC1571に入力される。また、スイッチドライバ1572は、短絡検知
機能を備えており、I1、I2端子に接続されているスイッチが短絡状態になると、その
出力信号がHレベルからLレベルに変化する。さらに、抵抗アレー1573は、バッファ
IC1571のA1〜A8端子のインピーダンスを低くして外来ノイズ等の影響を抑制し
ている。
れ、バッファIC1571は、スイッチドライバ1572からの信号を増幅してデータバ
ス(D)へ出力する。
機1への供給電力が立ち上がり、後述するように、副制御基板360〜380に電力供給
を行った後、該副制御基板360〜380からの作動の立ち上がりを示す作動生起信号が
あった場合に、システムリセット信号(パワーオンリセット信号)が主制御基板340に
供給される。そして、CPU401に前述のようなCPU用初期化リセット信号が供給さ
れると、外部からの供給電力の立ち上がり後、LレベルにあるCPU用初期化リセット信
号により、CPU401が初期化される。この後、CPU用初期化リセット信号が、一旦
立ち上がってから立ち下がり、Lレベルに戻ることから、CPU401には、再度初期化
信号が入力される。そして、CPU用初期化リセット信号は、再びHレベルを示し、パチ
ンコ機1の制御は定常状態に移行する。つまり、パチンコ機1によれば、CPU用初期化
リセット信号に、複数の変化形態が与えられているので、単一の変化形態のみが与えられ
る場合に比べて、より確実に且つ安定してCPU401を初期化でき、遊技機の動作を安
定させることが可能である。このような結果が得られた理由としては、以下のものが挙げ
られる。つまり、パチンコ機1の電源遮断の際、CPU401の内部回路中でノイズフィ
ルタ等を構成するコンデンサに蓄電されていた電荷が残留し、例えば翌日の遊技場営業日
の電源投入時に、残留電荷を原因として部分的に早く閾値を超える信号が発生し、電源電
位の立ち上がりの際も、CPU401の初期化の際も、CPU401への初期化信号が同
様なレベルを示すこと等も影響して、立ち上がりのアンバランスが生じ、制御の安定性が
損なわれる。しかし、本実施例のパチンコ機1のように、CPU用初期化リセット信号に
複数の変化形態を与えることにより、追加補償の変化形態が含まれることとなり、単一の
変化形態を与えるのみでは解消できなかった残留不具合要素の解消を図ることが可能とな
る。
きる。こうすればCPU401の外部回路を簡略化でき、主制御基板340の小型化が可
能となる。そして、パチンコ機1の背面構成の簡素化や、遊技球が流下する樋の配設設計
の高自由度化が可能となる。さらに、本実施例では、CPU用初期化リセット信号の第1
の変化形態を立ち上がりの形態とし、第2の変化形態を同信号の立ち下がりの形態として
いるが、変化形態の一方或は双方を、立ち上がり及び立ち下がりを含むような一定の波形
パターンと考え、それらを組み合わせるものとしてもよい。また、この場合の立ち上がり
及び立ち下がりの回数は一ずつに限られるものではなく、一又は複数の選択を適宜行うこ
とが可能である。例えば、本実施例におけるCPU用初期化信号の、電源投入後の立ち下
がりとその後の立ち上がりとを併せて第2の変化形態と捉えることも可能である。
枠制御基板350により構成され、その枠制御基板350には、図19にも示すように、
主制御基板340と同様のCPU601を含む主回路部600と、入出力回路部700と
が形成されている。以下に、枠制御部150の主回路部600と入出力回路部700とを
順に説明する。
ト回路部1650、及びI/Oデコード回路部1620を有している。以下、これら主回
路部600の構成要素についてそれぞれ説明する。
CPUコア1680、内蔵RAM1681、内蔵ROM1682、メモリ制御回路168
3、クロック発生器1684、アドレスデコーダ1685、ウオッチドッグタイマ168
6、カウンタ/タイマ1687、パラレル入出力ポート1688、リセット/割込みコン
トローラ1689を備えている(図10参照)。また、発振部1610は、図20に示す
ように主制御部140と同様の水晶発振モジュール1604を備えている(図11参照)
。
化リセット信号生成部(電源投入時用初期化信号生成部)1612とを備えている。初期
化リセット信号生成部1612は、リセット入力保護抵抗1651、シュミットトリガイ
ンバータIC1652,1654,1655、フィルタ回路1653、シュミットトリガ
NANDゲートIC1656、及びカウンタIC1657,1658を含んで構成されて
いる。また、電断信号入力回路部1613は、入力保護抵抗1661、シュミットトリガ
インバータIC1662,1664、フィルタ回路1663を含んで構成されている。
5、ゲート信号生成部1616を有している。デバイス選択信号生成部1615は、NO
RゲートIC1605,1622,1628、デコーダIC1623,1624、及び抵
抗アレー1621を備えている。また、ゲート信号生成部1616は、シュミットトリガ
インバータIC1625、ORゲートIC1626、フリップフロップIC1627、及
び抵抗アレー1629を備えている。なお、CPU601と入出力回路部700との間に
は、抵抗アレー1603が設けられており、該抵抗アレー1603によりインピーダンス
を低減することでバスに入るノイズを軽減している。
、リセット回路部1650等の機能を説明する。図21に示すCPU601の各端子は、
主制御部140のCPU401と同様のため説明を省略する。このCPU601は、内蔵
ROM1682(図10参照)に書き込まれたプログラムに基づき、内蔵RAM1681
(図10参照)をワークエリアとして使用する。さらに、CPU601は、電源遮断時に
おいて、内蔵RAM1681の内容をVBB端子に接続された電圧保持部により保持する
RAMバックアップ機能を備えている。なお、電圧保持部は、図4に示す電源ユニット4
20内に設けられた電気二重層コンデンサ等を含むバックアップ回路769(図34参照
)により構成されている。なお、バックアップ端子を設け、上記DC5Vと結線されたコ
ンデンサ等から構成される蓄電手段を接続することも可能である。この場合、蓄電手段は
、コンデンサと、該コンデンサに充電を行い且つ逆流防止を行うための充電回路を含むも
のとすることができる。
ック信号を出力している。この動作クロック信号は、CPU601のEXTAL1端子に
入力される。なお、水晶発振モジュール1604の代わりに水晶発振子を用い、この水晶
発振子をEXTAL1・2端子の間に接続し、CPU601のクロック発生器1684(
図10参照)による発振クロックの生成も可能である。しかし、本実施例では、水晶発振
モジュール1604を用い、それをCPU601のEXTAL1端子に接続しているので
、水晶発振子とクロック発生回路との整合を図る必要がない。
て初期化リセット信号が生成される。初期化リセット信号生成部1612は、外部から電
源入力コネクタ1645を介して入力されたシステムリセット信号(以下、パワーオンリ
セット信号ともいう)に基づき、CPU601のXSRST端子にCPU用初期化リセッ
ト信号を、及び入出力回路部700(図19参照)に汎用初期化リセット信号を出力する
。なお、CPU用初期化リセット信号は、CPU601の電源安定が行われた時点で、一
定時間Hレベルを維持し、その後一旦Lレベルとなってから、更にHレベルに変化するパ
ルス信号である。このCPU用初期化リセット信号が生成されることで、CPU601に
おいては、電源信号に影響されずに、電源投入時の初期化が確実に行われる。
して、デバイス選択信号(WR0,WR1,RD0,RD1)を入出力回路部700(図
19参照)へ出力する。デバイス選択信号(WR0,WR1,RD0,RD1)は、外部
機器を選択する信号であり、出力用デバイス選択信号(WR0,WR1)と入力用デバイ
ス選択信号(RD0,RD1)を含んでいる。
19参照)へのデータの書込み状態にある場合で、且つ、PB0/XCSIO0端子の範
囲アドレスが指定され、A0〜A4端子から予め定められたアドレス信号の出力があった
場合に、デコーダIC1623からフリップフロップIC1602c,1602d(図2
3,24参照)に出力される。つまり、CPU601のD0〜D7端子のデータがデータ
バスを介して入出力回路部700(図19参照)へ出力されると、出力用デバイス選択信
号が図23又は図24に示すフリップフロップIC1602c,1602dのCK端子に
入力され、D1〜D8端子にデータが入力される。なお、アドレス信号はI/Oデコード
回路部1620にて出力用デバイス選択信号に復号され、これが図23又は図24に示す
フリップフロップIC1602c,1602dに送信される。
信号の出力があり、かつPB0/XCSIO0端子から出力があった場合に、デコーダI
C1624からバッファIC1602a,シュミットトリガ付きバッファIC1602b
(図22参照)へ出力される。また、ゲート信号生成部1616において、水晶発振モジ
ュール1604から出力されている発振クロックと、CPU601のXRD端子とXIO
RQ端子の出力信号に基づき、ゲート信号が生成され、これがデコーダIC1624に出
力され、そのゲート信号に基づき入力用デバイス選択信号(RD0,RD1)が有効化さ
れる。つまり、入力用デバイス選択信号(RD0,RD1)とゲート信号とがデコーダI
C1624に出力された場合に、バッファIC1602a(図22参照)のO0〜O7端
子、及びシュミットトリガ付きバッファIC1602b(図22参照)の1Y1〜1Y4
,2Y1〜2Y4端子のデータがデータバスを介してCPUのD0〜D7端子に入力され
る。なお、アドレス信号はI/Oデコード回路部1620にて入力用デバイス選択信号(
RD0,RD1)に復号され、これがデコードIC1624のG2B端子に入力される。
子側のインピーダンスが低減され、それぞれデバイス選択信号生成部1615の生成する
出力選択信号、入力選択信号、ゲート信号生成部1616の生成するゲート信号への外来
ノイズ等の影響が抑制されている。
には、主基板コマンドデータ入力回路部1710、賞球モータセンサ入力回路部1720
、賞球計数センサ入力回路部1730、メモリクリアスイッチ入力回路部1740、モー
タ出力回路部1750、球貸し計数センサ入力回路部1760、カードユニット入出力回
路部1770、球貸し情報出力回路部1780、ソレノイド出力回路部1790、発射制
御信号出力回路部1795が備えられている。
保護抵抗1712、プルダウン抵抗1713a,1713b、シュミットトリガインバー
タIC1714、ORゲートIC1715、EMIフィルタ1716を備えている。賞球
モータセンサ入力回路1720は、電流制限抵抗1721、入力保護抵抗1722、トラ
ンジスタ1723、コンデンサ1724を備えている。賞球計数センサ入力回路1730
は、コンパレータIC1731、コンパレータ入力電圧決定用抵抗1732,1733、
コンパレータ基準電圧決定用抵抗1734,1735、コンデンサ1736を備えている
。メモリクリアスイッチ入力回路1740は、入力保護抵抗1741、トランジスタIC
1742を備えている。球貸し計数センサ入力回路部1760は、コンパレータIC17
61、コンパレータ入力電圧決定用抵抗1732,1733、コンパレータ基準電圧決定
用抵抗1762,1763、コンデンサ1764を備えている。なお、各入力回路172
0〜1740、1760とバッファIC1602bとの間には、プルアップ抵抗1749
が設けられている。
イバ用IC1751、シュミットトリガインバータIC1752、ショットキーバリアダ
イオード1753、ノイズフィルタを構成するコンデンサ1754a,1754b、及び
抵抗1754c,1754d、出力設定電流を検出するための抵抗1755a,1755
b、出力スイッチング時の出力OFF時間設定を行うためのコンデンサ及び抵抗群175
6、入力電圧を設定するための抵抗1757、ドライバ用IC1751のバイパス用コン
デンサ1758a,1758b、モータ供給電圧安定化用コンデンサ1759を備えてい
る。
1b、順電流制限抵抗1772a,1772b、電源安定化用のコンデンサ1773,1
774、最小負荷補償抵抗1775、トランジスタ1776、出力電流制限抵抗1777
を備えている。球貸し情報出力回路部1780は、トランジスタ1781、フォトMOS
リレー1782を備えている。ソレノイド出力回路部1790は、ランプ・ソレノイドド
ライバ1791、フリーホイールダイオード1792を備えている。発射制御信号出力回
路部1795は、ORゲートIC1796、フィルタ回路1797を備えている。
する。図22に示す主基板コマンドデータ入力回路部1710では、主制御部140から
出力された賞球コマンドデータ0〜7がコネクタを介して入力され、同じく主制御部14
0から出力された賞球コマンドストローブ信号が入力される。この賞球コマンドストロー
ブ信号は、EMIフィルタ1716によりノイズ除去され、プルダウン抵抗1713b及
び入力保護抵抗1712を介し、ORゲートIC1715に入力される。さらに、シュミ
ットトリガインバータIC1714により反転され、CPU601(図20参照)のXI
NT端子に入力されることにより、CPU601の割込み制御が行われ、賞球コマンドデ
ータ0〜7が読み込まれる。なお、賞球コマンドデータ0〜7は、プルダウン抵抗171
3a及び入力保護抵抗1712を介してバッファIC1711のI0〜I7端子に入力さ
れ、さらにバッファIC1602aを介してCPU601のD0〜D7端子に入力される
。なお、バッファIC1711のアウトプットイネーブル端子OE1,OE2は接地され
ており、バッファIC1711からはドライブ能力が増強された信号が出力される。また
、バッファIC1602aのアウトプットイネーブル端子OE1,OE2はデバイス選択
信号の入力に基づき、ドライブ能力が増強された信号が出力される。
らの入力信号(検知信号)が、入力保護抵抗1722及びコンデンサ1724から構成さ
れるフィルタによりノイズ除去される。そして、その検知信号がトランジスタ1723の
ベース(B)端子に入力されると、その入力に基づいて、賞球モータの動作状態に関する
信号がバッファIC1602bを介してCPU601のD0〜D7端子に入力される。
号(検知信号)が、コンパレータ入力電圧を整えるための抵抗1732,1733、及び
入力電圧を安定化させるコンデンサ1736を介してコンパレータIC1731に入力さ
れる。一方、コンパレータ基準電圧決定用抵抗1734,1735を介して基準信号がコ
ンパレータIC1731に入力され、該基準信号と、上記検知信号とがコンパレータIC
1731により比較され、その結果に基づいて、賞球計数に関する信号がバッファIC1
602bを介してCPU601のD0〜D7端子に入力される。
)からの入力信号(検知信号)が、入力保護抵抗1741を介してトランジスタ1742
のベース(B)端子に入力されると、その入力に基づいて、メモリクリア信号がバッファ
IC1602bを介してCPU601のD0〜D7端子に入力される。
球貸し計数センサ(近接スイッチ)からの入力信号(検知信号)が、コンパレータ入力電
圧を整えるための抵抗1762,1763、及び入力電圧を安定化させるコンデンサ17
64を介してコンパレータIC1761に入力される。一方、コンパレータ基準電圧決定
用抵抗1734,1735を介して基準信号がコンパレータIC1761に入力され、該
基準信号と、上記検知信号とがコンパレータIC1761により比較され、その結果に基
づいて、球貸し計数に関する信号がバッファIC1602bを介してCPU601のD0
〜D7端子に入力される。
ータ)を駆動させるための信号(駆動用信号)がCPU601から出力されると、該駆動
用信号は、シュミットトリガインバータIC1752を介してドライバ用IC1751に
送信される。ドライバ用IC1751からは、ステッピングモータの動作モードに対応し
た動作用信号が、OUT端子から出力コネクタを介して賞球モータに出力される。この場
合、賞球モータからの回生電流を逃がすためにショットキーバリアダイオード1753が
ドライバ用IC1751と出力コネクタとの間に設けられている。
信号に基づいて、上記動作用信号がOUT端子から出力される。例えば、ENABLE端
子が「L(0)」であって、PHASE端子が「H(1)」の場合、OUTA端子から「
H(1)」、OUTB端子から「L(0)」が出力され、ENABLE端子が「H(1)
」であって、PHASE端子が「L(0)」の場合、OUTA端子から「L(0)」、O
UTB端子から「H(1)」が出力される。
Y信号や球貸出要求信号等が、順電流制限抵抗1772a及びフォトカプラ1771aを
介して、図22に示すバッファIC1602bからCPU601に入力される。また、C
PU601からは、READY信号や貸出完了信号等が、トランジスタ1776、順電流
制限抵抗1772b、フォトカプラ1771b、出力電流制限抵抗1777を介してカー
ドユニットに出力される。
号が、トランジスタ1781を介し、さらに無極性接点リレー(フォトMOSリレー)を
介して球貸し情報として当該遊技機1外部(例えば遊技場に設置されるホールコンピュー
タ等(図示略))に出力される。
号が、ランプ・ソレノイドドライバ(パワーMOSFET)1791に入力され、該ドラ
イバ1791からフリーホイールダイオード1792を介してソレノイド駆動部(図示略
)に出力される。なお、フリーホイールダイオード1792は、出力OFF時に、ソレノ
イドから発生する逆起電力を逃がす役割を担っている。
RゲートIC1796、フィルタ回路1797を介して発射装置制御基板201(図4参
照)へ出力される。
制御装置130の、電源部を含めた基板接続レイアウトの一例を示す全体回路図である。
さらに、図26〜図31は、図25の詳細を示す分割回路図である。電子制御装置130
は、電源受電基板410において電源ケーブル501により交流電圧(AC24V)を受
電する。この交流電圧は、基板410内にてコネクタ413とコネクタ414とに分配さ
れる。コネクタ413には、変圧供給用ケーブル503が接続され、前記交流電圧が電源
ユニット420に供給される。なお、電源受電基板410には、図27に示す通り、過電
流保護のため受電電圧を遮断する電源ヒューズ416と、プリペイドカードユニット13
へのAC24Vの供給を遮断するヒューズ417が取り付けられている。
03により複数、ここでは4種類の電圧変換部425〜428に分配される。このうち、
電圧変換部425,427,428は直流変換回路として構成されている。いずれも交流
入力側に変圧器573が設けられ、その二次側交流出力をダイオードブリッジ574によ
る全波整流とコンデンサ575による平滑化により直流化し、三端子レギュレータ577
により所望の直流出力電圧V0を得るようにしている。なお、コンデンサ578は、配線
インダクタンスと三端子レギュレータIC内部の寄生容量とによって回路が発振すること
を防止するためのものであり、コンデンサ579は高域周波数における三端子レギュレー
タICの出力インピーダンス低減用のものである。さらに、ダイオード580は、三端子
レギュレータICに対する逆電流バイパス用のものである。なお、モータ駆動に関与しな
い電圧変換部(例えばDC5V等)については、ダイオード580を省略する構成として
もよい。また、出力する電圧値(例えば32V)によっては、変圧器573を省略し、交
流電圧をダイオードブリッジ574による全波整流とコンデンサ575による平滑化によ
り直流化し、さらに三端子レギュレータ577をも省略して出力電圧を得ることも可能で
ある。
代えてツェナーダイオード576を用いることも可能である。
タ577の出力電圧とを適宜選ぶことにより、それぞれDC32V(役物等のソレノイド
駆動電圧、その他)、DC12V(賞球払出装置用モータの駆動電圧、あるいはその他の
アナログ制御用電圧)、DC5V(ディジタル制御用駆動電圧)をそれぞれ発生させるよ
うになっている。
あり、トランスを含まない構成となっている。そして、ダイオードブリッジ574により
全波整流後、コンデンサ575,578,579及び三端子レギュレータ577によりD
C24V発射装置用トルクモータの駆動電圧、その他に変換され出力される。他方、これ
らの直流平滑化回路の入力側からは、全波整流された脈流の出力が分岐形成されている。
この脈流は、抵抗フィラメントを含む発光装置、例えばランプ類の点灯駆動用に使用され
る。なお、この脈流出力用に、電源ユニット420の出力コネクタ422には脈流用出力
端子が加えられている(図示略)。一方、図27に示すように、電源受電基板410には
、出力側に過負荷がかかった場合の保護用に電源ヒューズ416が設けられている。さら
に、受電交流の出力のオン/オフ用に、電源スイッチ415が設けられている。
形成される一方、各変換電圧の出力端子、接地端子、バックアップ端子及び各種信号の入
出力端子等を含んだコネクタCN2〜4からなる入出力コネクタ422が設けられている
。図34に示すように、CN2は、副制御基板(枠制御基板350、図柄制御基板360
、ランプ制御基板370、音声制御基板380)への電源電圧の出力端子を含み、CN3
は、メモリクリア信号、電断信号、システムリセット信号(副制御部用)の出力端子を含
み、CN4は、主制御基板340への電源電圧及びシステムリセット信号(主制御部用)
の出力端子と、副制御基板からの作動生起信号(後述する)の入力端子とを含んでいる。
に接続され、電源電圧5V、12V−A,B、24V、32Vを副制御基板に出力するた
めの端子を含んでいる。なお、コネクタCN2の3番端子にて、主制御基板340及び副
制御基板(枠制御基板350)に対するバックアップ電源が出力可能とされている。また
、コネクタCN3は分電基板430のコネクタCN3bに接続され、メモリクリア信号、
電断信号、システムリセット信号(副制御部用)を主制御基板340及び副制御基板35
0に出力するための端子を含んでいる。さらに、コネクタCN4は分電基板430のコネ
クタCN3cに接続され、電源電圧及びシステムリセット信号(主制御部用)主制御基板
340へ出力し、副制御基板からの作動生起信号(後述する)を当該電源ユニット420
の主制御基板電源制御部870に入力するための端子を含んでいる。
出力コネクタ422(コネクタCN2〜CN4)は、ケーブル504により分電基板43
0の入出力コネクタ433(コネクタCN3a〜CN3c)に接続され、例えば電源ユニ
ット420にて変換・生成された各種電源電圧や、各種信号が分電基板430に供給され
るようになっており、一方、分電基板430からは副制御基板からの作動生起信号が電源
ユニット422に入力されるようになっている。そして、該分電基板430には、図25
に示すように、パチンコ機1の作動を司る複数の制御基板、ここでは主制御基板340、
枠制御基板(第一周辺制御基板、賞球制御基板)350、特別図柄制御基板(第二周辺制
御基板)360、ランプ制御基板(第三周辺制御基板)370、音声制御基板(第四周辺
制御基板)380及び発射制御基板201を接続するために、各基板にて使用される電源
電圧の出力端子及び各種信号の出力端子、さらには各副制御基板からの作動生起信号の入
力端子を一まとめとした基板側コネクタ431〜437が設けられており、各端子に入力
コネクタ433からの電源電圧が分配されるようになっている。なお、図27においては
、分電基板430から各基板へのバックアップ電源の出力端子、さらには各種信号(メモ
リクリア信号、電断信号、システムリセット信号、作動生起信号)の入出力端子及びその
信号線について一部省略している。
ソレノイド駆動用)、DC12V(4番:各種スイッチ作動用)及びDC5V(6番:デ
ィジタル信号電源用)の3つの出力端子と4つの接地端子(1,3,5,7番)との、計
7個の端子を含む。枠制御基板350用のコネクタ434(図27,28,29参照)は
、DC32V(1番:各種ソレノイド駆動用)、DC12V(3番:賞球払出モータ駆動
用)及びDC5V(5番:ディジタル信号電源用)の3つの出力端子と3つの接地端子(
2,4,6番)、さらに2つのバックアップ端子(7,8番(DC5V))の、計8個の
端子を含む。特別図柄制御基板360用のコネクタ436は、DC12V(2番:液晶パ
ネル駆動用)及びDC5V(4番:ディジタル信号電源用)の2つの出力端子と3つの接
地端子(1,3,5番)との、計5個の端子を含む。ランプ制御基板370のコネクタ4
37は、脈流24V(2番:電球発光駆動用)、DC12V(4番:LED発光駆動用)
及びDC5V(6番:ディジタル信号電源用)の3つの出力端子と4つの接地端子(1,
3,5,7番)との、計7個の端子を含む。音声制御基板380用のコネクタ435は、
DC12V(2番:スピーカー駆動用)及びDC5V(4番:ディジタル信号電源用)の
2つの出力端子と3つの接地端子(1,3,5番)との、計5個の端子を含む。さらに、
発射制御基板201のコネクタ432は、直流24V(2番:発射モータ駆動用)、DC
12V(4番:球送りソレノイド駆動用)及びDC5V(6番:ディジタル信号電源用)
の3つの出力端子と4つの接地端子(1,3,5,7番)との、計7個の端子を含む。
を有さない構成となっており、対応する基板に向かう配線が、形成された全ての端子部に
接続されている。具体的には、基板側コネクタは、各電源電圧の出力端子及び接地端子の
み、又は各電源電圧の出力端子、接地端子及びバックアップ電源用端子のみを含むものと
されている。電源系統の設計変更等に柔軟に対応するためには、新たな電源電圧端子の増
設を容易とするために、予備端子部を形成しておくと便利な場合もあるが、上記のように
予備端子部を敢えて形成せず、全ての端子を過不足なく使用し尽くす構成とすることで、
予備端子を利用した不正操作を効果的に防止することができる利点が生ずる。
配線群を一まとめとした配線ケーブル511〜517が、その末端に形成された配線側コ
ネクタ431a〜437aを介して接続される。そして、互いに対応する基板側コネクタ
と配線側コネクタとの対の2以上のもの、ここでは全てのものにおいてそれらのコネクタ
ハーネスが、対内にて同一であって対間にて互いに異なる色彩に着色されている(図面内
に着色色彩の選択例を書き入れている)。このようにすることで、基板側コネクタに合う
配線側コネクタの識別が極めて容易となり、接続作業の能率化及び確実化を図ることがで
きる。コネクタハーネスの色分けは、必ずしも全てのコネクタについて行なわなくともよ
いが、形成端子数が同一であり、かつ含まれる電源電圧の種別の組合せが互いに異なる2
以上の基板側コネクタが形成されている場合には、それら基板側コネクタを少なくとも、
それぞれ対を成す配線側コネクタとともに、そのコネクタハーネスが、対内にて同一であ
って対間にて互いに異なる色彩に着色しておくことが望ましい。このような同一端子数か
らなるコネクタは取り違え等による誤接続を生じやすく、本来要求されているのとは異な
る動作電圧が基板側に供給されたりすると、基板あるいはそれに接続されている電気装置
の誤作動や破損を招く惧れもある。そこで、対応するコネクタハーネス同士に上記のよう
な着色を行なっておけば、たとえ同一端子数のコネクタでも取り違えを起こした場合には
容易に識別することができ、上記のような不具合の発生を未然に防止することができる。
40は、図27及び28に示すように分電基板430からの電源電圧を電源コネクタ34
1において受電する。また、該主制御基板340には、図4の共有バス500aが組み込
まれており、図28に示すように、各基板への信号送信用ケーブルを接続するためのコネ
クタ342〜346が形成されている。枠制御基板350への信号(コマンド)送信用ケ
ーブルはコネクタ343に接続される(図25,31参照)。特別図柄表示基板360へ
の信号(コマンド)送信用ケーブルはコネクタ345に接続される(図25,28参照)
。他方各種センサ類が接続された中継基盤200からのセンサ信号受信用ケーブルはコネ
クタ342に接続される(図25,28参照)。そして、外部情報端子基盤440、ラン
プ制御基板370及び音声制御基板380への各信号送信用ケーブル524,521及び
520はコネクタ344,346及び345に接続される(図25,28参照)。
コネクタ352において、これに接続されるケーブル514により受電する。なお、コネ
クタ352には枠制御部作動生起信号の出力端子が備えられている(図示略)。CPU4
01(図9参照)が発する発射制御信号を発射制御基板201に送信するための信号ケー
ブル547は、コネクタ358に接続される。球貸し計数センサ470の検出信号の受信
ケーブル546はコネクタ363に接続される。警報用ブザー基板460の駆動ケーブル
545はコネクタ356に接続される。中継基板200からの賞球計数信号のケーブル5
33がコネクタ351に接続される。他方、上受け皿CR基板450への信号送信ケーブ
ル542及び信号受信ケーブル541は、それぞれコネクタ361,362に接続される
。切り替えソレノイドの駆動ケーブルはコネクタ360に接続される。賞球モータ109
bがつながれた賞球モータセンサ基板109aへの信号送受信のためのケーブル543,
544は、それぞれコネクタ353,354に接続される。主制御基板340からの信号
(コマンド)ケーブル523はコネクタ357に接続される。外部情報端子基板440へ
の球貸し信号送信ケーブル548はコネクタ359に接続される。そして、プリペイドカ
ードユニット13は、コネクタ355に接続される。
れスイッチ108、賞球計数センサ214及び下受け皿満タンスイッチ27が接続される
。そして、これらセンサからの信号を主制御基板340に送る送信ケーブル534がコネ
クタ224に接続されている。賞球計数送信用のケーブル533はコネクタ223に接続
される。
の信号ケーブル548がコネクタ445に接続される。主制御基板340からの信号ケー
ブル524はコネクタ444に接続される。ドア開放を検出するドアスイッチ480はコ
ネクタ442に接続される。タンク球切れスイッチ104はコネクタ441に接続される
。コネクタ443は、球切れ情報出力、扉(ドア)開放出力、大当たり情報出力、賞球情
報出力及び球貸し情報出力の各端子を含む。さらに、コネクタ446及び447は、賞球
情報出力及び球貸し情報出力の端子をそれぞれ含む。
板430からの各種電源電圧供給用のケーブル517が接続される。なお、コネクタ37
1にはランプ制御部作動生起信号の出力端子が備えられている(図示略)。コネクタ37
3には、主制御基板340からの信号ケーブル521が接続される。コネクタ372には
、電飾中継基板490のコネクタ491に向かう、発光体の駆動電圧供給及び制御信号送
信のためのケーブル550が接続される。電飾中継基板490のコネクタ493には、抵
抗フィラメントにて発光するランプが取り付けられた基板35fに、ケーブル517及び
550を介して分電基板430から受電したランプ駆動電流としての脈流と、スイッチン
グ制御信号とを供給するケーブル551が接続されている。他方、コネクタ492には、
ケーブル552及び553により直列接続されたLED基板4f,4dがつながれ、LE
D発光駆動用のDC12Vとスイッチング制御信号とが供給される。
430からの各種電源電圧供給用のケーブル515が接続される。なお、コネクタ382
には音声制御部作動生起信号の出力端子が備えられている(図示略)。コネクタ381に
主制御基板340からの信号ケーブル520が接続される。そして、音声出力用のスピー
カー400aが、音量スイッチ基板12を介してコネクタ383に接続される。
チ9b、球送りソレノイド9fが接続された球送りソレノイド基板9eがつながれる。さ
らに、発射モータ9cの発射力調整のための可変抵抗器9d、スタートスイッチ9a等を
含んだ発射ハンドルユニット9も接続されている。
もに、分電基板430には、直流駆動される賞球払出装置109と、交流駆動されるプリ
ペイドカードユニット13との動作を司る枠制御基板350が接続されている。そして、
枠制御基板350にて使用される直流電源電圧は、電源ユニット420から分電基板43
0を経て枠制御基板350に供給される。他方、プリペイドカードユニット13を駆動す
るための交流電源電圧(AC24V)は、電源受電基板410から枠制御基板350に直
接供給されるようになっている。具体的には、電源受電基板410には交流出力用コネク
タ414が形成され、これに接続されるケーブル500により、枠制御基板350の交流
受電コネクタ358に交流電源電圧が供給される。このようにすることで、枠制御基板3
50のように、例外的に交流電源電圧を必要とする制御基板が含まれている場合でも、電
源ユニット420から分離された交流供給源(この場合、電源受電基板410)により交
流供給することで、直流系統の電源ユニット420を、該交流電源電圧を必要とする制御
基板をも含めた全ての基板において共用化することが可能となり、設計変更等にも一層対
応し易くなる。
ニット420における図32に示した電圧変換部の構成の変形例として、図34に示すよ
うに、入力交流電圧(AC24V)を以下の手順にて変換出力することも可能である。ま
ず、電源受電基板410から入力される交流電圧は、例えばダイオード等の整流回路素子
を備えた整流回路760aにおいて整流される(例えば上記ダイオードブリッジ574等
による全波整流)。整流された電圧は、脈流(24V)として例えばコネクタCN2の1
0番端子(図37も参照)から出力することが可能である。なお、この脈流電圧は、供給
先の各制御基板(副制御基板)において種々の目的に応じて平滑化することが可能で、コ
ンデンサ又は三端子レギュレータ等により平滑化可能である。例えば、抵抗フィラメント
を含む発光装置、例えばランプ制御基板においてランプ類の点灯駆動用に使用する場合に
は、そのまま脈流電圧を用いることが可能で、発射制御基板において発射装置用トルクモ
ータの駆動用に使用する場合には、該発射制御基板において脈流を平滑化して、安定な直
流電圧を用いることが可能である。
上記と同様の三端子レギュレータを備えた降圧型チョッパレギュレータIC763にて変
圧・安定化された後、再び整流回路素子及び平滑化回路素子を含む整流・平滑化部(平滑
フィルタ)764において整流・平滑化され、DC12V−Aとして出力される。なお、
このDC12V−Aは、例えばコネクタCN2の8番端子(図37も参照)から分電基板
430を介して、図柄制御基板360、ランプ制御基板370、音声制御基板380に出
力されるものとされている。
さらに整流された後、DC32Vとして例えばコネクタCN2の9番端子(図37も参照
)から副制御基板に、またコネクタCN4の4番端子(図37も参照)から主制御基板3
40に出力される。同じく整流回路760cにおいて整流された電圧は、一方で上記と同
様の三端子レギュレータを備えた2出力チョッパレギュレータIC765にて変圧・安定
化された後、再び整流回路素子及び平滑化回路素子を含む整流・平滑化部(平滑フィルタ
)764において整流・平滑化され、DC12V−B及びDC5Vとして例えばコネクタ
CN2の7番及び4番、5番端子(図37も参照)から副制御基板に、またコネクタCN
4の3番及び2番端子(図37も参照)から主制御基板340に出力される。なお、この
DC12V−Bは、主制御基板340、枠制御基板350、発射制御基板201に出力さ
れるものとされており、DC5Vは主制御基板340及び副制御基板(枠制御基板350
、図柄制御基板360、ランプ制御基板370、音声制御基板380、発射制御基板20
1)に出力されるものとされている。なお、DC5Vの出力は、電源遮断時において、内
蔵RAM1481及び1681(図10参照)の内容をバックアップするための電圧供給
を補償するために、電気二重層コンデンサ等を含むバックアップ回路769を介してCN
2の3番端子(図37も参照)に出力されている。
電断検知回路771に出力される。この電断検知回路771は、電源電圧の監視を行う回
路であって、出力される電源電圧が一定値以下となった場合に、電断信号を出力する回路
部である。この電断信号は、出力バッファ772からフィルタ773を介して、コネクタ
CN3の2番端子(図37も参照)から主制御基板340及び枠制御基板350に出力さ
れる。主制御基板340及び枠制御基板350に電断信号が入力されると、該主制御基板
340及び枠制御基板350はバックアップ処理を行うものとされている。
源投入時に主制御基板340及び枠制御基板350のRAM1481及び1681(図1
0参照)の内容を消去(クリア)するための信号である。具体的には、電源投入時のみに
有効とされるメモリクリアスイッチ(電源ユニット420に設けられている(図示略))
を人為的に押しながら、電源を投入することによりメモリクリア信号が生成され、CN3
の1番端子(図37も参照)から主制御基板340及び枠制御基板350に出力される。
、本実施例においては、主制御基板用のシステムリセット信号は主基板電源制御部870
にて生成され、該主制御部用のシステムリセット信号と副制御基板用のシステムリセット
信号が異なる回路部にて生成されるとともに、異なるコネクタ及び信号線を介して出力さ
れる。この副制御基板用のシステムリセット信号は、電源投入時に各副制御基板350〜
380にコネクタCN3の3番端子(図37も参照)から出力されて、該副制御基板35
0〜380にて初期化が行われる。その後、主制御基板用のシステムリセット信号が、主
基板電源制御部870から出力されて主制御基板340の初期化が行われる。
出力が行われた後に行われるものとされている。このような出力制御は、具体的には、図
34に示す主基板電源制御部(主制御基板電源制御部)870により行われている。この
主基板電源制御部870は、主制御基板340への電源電圧の出力を制御するものであっ
て、各副制御基板からの信号に基づいて主制御基板340に対して電源電圧を供給するも
のとされている。すなわち、各副制御基板に電源電圧が供給され、該副制御基板における
制御(作動)が開始された場合に当該副制御基板から出力される作動生起信号(起動信号
)が主基板電源制御部870に入力された場合に、主制御基板340に対して電源電圧を
供給するものとされている。副制御基板においては、電源電圧が供給されて、その制御が
開始された場合に作動生起信号を出力する作動生起信号出力手段(主回路部600,CP
U161,171,181等(図4参照))が設けられ、該作動生起信号出力手段にて出
力された作動生起信号は、分電基板430を介して電源ユニット420のコネクタCN4
の5〜8番端子(図37も参照)に入力される。なお、該作動生起信号は電源ユニット4
20に直接入力されるものとすることも可能である。
リレー(継電器)872を備えている。コネクタCN4の5〜8番端子(図34参照)に
入力された各副制御基板からの作動生起信号は、ANDゲート(論理回路)871に入力
され、全ての入力がHレベルとなった場合に、ANDゲート(論理回路)871からHレ
ベル信号がリレー872に対して出力されて、リレー872が作動する。リレー872の
作動により、主基板電源制御部870に供給され得る各電源電圧(5V,12V−B,3
2V)が通電され、これに基づいてリセットIC873にてシステムリセット信号が生成
されるとともに、該システムリセット信号が主制御基板340に出力されて主制御基板3
40の制御が初期化される。さらに各電源電圧(5V,12V−B,32V)が主制御基
板340に出力され、該主制御基板340の制御(作動)が開始される。
構成し、該CPUが副制御基板からの作動生起信号に基づき、主制御基板340への電源
電圧を出力する構成とすることも可能である。すなわち、各副制御基板からの作動生起信
号は、I/Oポート875及びデコード回路876を介してCPU877に入力され、該
入力に基づいてCPU877は、リレー872に作動指令信号を出力するものとすること
ができる。
板における制御の起動が主制御基板340の制御の起動よりも早くなり、主制御基板34
0からの制御信号を取りこぼす等の不具合が生じ難くなり得る。なお、図32に示したよ
うな構成を含む電源ユニット420に対しても、主制御基板340への電源電圧の供給途
上において、上記と同様の主基板電源制御部870を設けることが可能である。
求項に記載した範囲を逸脱しない限り、各請求項の記載文言に限定されず、当業者がそれ
らから容易に置き換えられる範囲にも及び、かつ、当業者が通常有する知識に基づく改良
を適宜付加することができる。例えば、各種電源電圧、信号(メモリクリア信号、電断信
号、システムリセット信号、作動生起信号)の入出力は分電基板430を介さずに、それ
ぞれ直接電源ユニット420に入出力されるものとすることができる。また、各種電源電
圧と信号(メモリクリア信号、電断信号、システムリセット信号、作動生起信号)の入出
力のコネクタをそれぞれ別個のものとすることも可能である。
130 電子制御装置
140 主制御部
150 枠制御部(副制御部)
160 図柄制御部(副制御部)
170 ランプ制御部(副制御部)
180 音声制御部(副制御部)
340,350,360,380,440 制御基板
410 電源受電基板
420 電源ユニット
425〜428 電圧変換部
870 主基板電源制御部
前記電源基板は、前記制御基板に対しての電源電圧の供給を遮断するヒューズと、少なくとも前記電源電圧の出力端子と接地端子とを備える電源基板側コネクタとを有し、
前記電源基板側コネクタの全ての端子は、対応する基板のコネクタの端子に接続されていることを特徴する。
また、他の態様は、遊技の制御を司る主制御部と、前記主制御部からの信号に基づいて所定の制御を実行する複数の副制御部と、前記主制御部及び前記複数の副制御部に対して電源電圧を出力するための電源電圧出力部と、を有し、前記電源電圧出力部は、前記複数の副制御部が作動生起したことを示す信号に基づいて、前記主制御部に対して電源電圧を出力することを特徴とする。
このような構成により、例えば当該遊技機の電源電圧の投入時等に、まず複数の副制御部に電源電圧が供給され、その電源電圧の供給により作動した各副制御部は作動生起信号を出力制御手段に出力し、出力制御手段が該作動生起信号をそれぞれ受信した場合に、主制御部に対して電源電圧が出力されるものとされている。したがって、より確実に主制御部の作動が副制御部の作動に遅延して開始されるため、主制御部からの制御信号を副制御部側で取りこぼす等の問題が一層生じ難くなり得る。
このような遊技機によると、主制御部を作動させるための電源電圧が、副制御部からの信号に基づいて出力されるため、主制御部が作動する前に副制御部が作動するものとなり、例えば主制御部が作動した後における主制御部からの制御信号を副制御部側で取りこぼす等の問題が生じ難くなり得る。さらに電源電圧出力部(出力制御手段)において、副制御部からの信号が所定のタイミングで受信されない場合、もしくは所定の信号と異なる信号を受信した場合等はエラー検出することも可能となり、一層確実に電源出力時(電源投入時)の制御を行うことが可能となり得る。なお、報知手段を当該遊技機に設け、エラー検出があった場合には該報知手段によりエラーの旨を報知するものとすることもできる。
Claims (2)
- 遊技の制御を司る主制御部と、前記主制御部からの信号に基づいて所定の制御を実行す
る複数の副制御部と、前記主制御部及び前記複数の副制御部に対して電源電圧を出力する
ための電源電圧出力部と、を有し、
前記電源電圧出力部は、前記複数の副制御部が作動生起したことを示す信号に基づいて
、前記主制御部に対して電源電圧を出力することを特徴とする遊技機。 - 遊技の制御を司る主制御部と、該主制御部に従って作動する副制御部と、これら制御部
に対して電源電圧を出力するための電源電圧出力部とを有することを特徴とする遊技機
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114486A JP5780342B2 (ja) | 2014-06-03 | 2014-06-03 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114486A JP5780342B2 (ja) | 2014-06-03 | 2014-06-03 | 遊技機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172074A Division JP5754481B2 (ja) | 2013-08-22 | 2013-08-22 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014208244A true JP2014208244A (ja) | 2014-11-06 |
JP5780342B2 JP5780342B2 (ja) | 2015-09-16 |
Family
ID=51902924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014114486A Expired - Lifetime JP5780342B2 (ja) | 2014-06-03 | 2014-06-03 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5780342B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201925A (ja) * | 1997-01-23 | 1998-08-04 | Aiwa Raito:Kk | 弾球遊技機の配線カバーおよび弾球遊技機の配線セット |
JPH119770A (ja) * | 1997-06-20 | 1999-01-19 | Daiichi Shokai Co Ltd | パチンコ機の制御電源装置 |
JPH1119312A (ja) * | 1997-06-27 | 1999-01-26 | Sankyo Kk | 遊技機 |
JPH11289657A (ja) * | 1998-04-03 | 1999-10-19 | Yokogawa Electric Corp | 突入電流抑止装置 |
JP2001054670A (ja) * | 2000-01-01 | 2001-02-27 | Sophia Co Ltd | パチンコ遊技機 |
-
2014
- 2014-06-03 JP JP2014114486A patent/JP5780342B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201925A (ja) * | 1997-01-23 | 1998-08-04 | Aiwa Raito:Kk | 弾球遊技機の配線カバーおよび弾球遊技機の配線セット |
JPH119770A (ja) * | 1997-06-20 | 1999-01-19 | Daiichi Shokai Co Ltd | パチンコ機の制御電源装置 |
JPH1119312A (ja) * | 1997-06-27 | 1999-01-26 | Sankyo Kk | 遊技機 |
JPH11289657A (ja) * | 1998-04-03 | 1999-10-19 | Yokogawa Electric Corp | 突入電流抑止装置 |
JP2001054670A (ja) * | 2000-01-01 | 2001-02-27 | Sophia Co Ltd | パチンコ遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP5780342B2 (ja) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4512708B2 (ja) | 遊技機 | |
JP4719232B2 (ja) | 遊技機 | |
JP6067054B2 (ja) | 遊技機 | |
JP4904211B2 (ja) | 弾球遊技機 | |
JP5565426B2 (ja) | 遊技機 | |
JP2014208245A (ja) | 遊技機 | |
JP2008289684A (ja) | 遊技機 | |
JP2018000601A (ja) | 遊技機 | |
JP4915881B2 (ja) | 遊技機 | |
JP3456960B2 (ja) | 遊技機 | |
JP5780342B2 (ja) | 遊技機 | |
JP5754481B2 (ja) | 遊技機 | |
JP5163661B2 (ja) | 遊技機 | |
JP3859127B2 (ja) | 遊技機 | |
JP5603464B2 (ja) | 遊技機 | |
JP6068597B2 (ja) | 遊技機 | |
JP5603465B2 (ja) | 遊技機 | |
JP5318847B2 (ja) | 遊技機 | |
JP2002325917A (ja) | 遊技機 | |
JP4836880B2 (ja) | 弾球遊技機 | |
JP4987135B2 (ja) | 遊技機 | |
JP5960213B2 (ja) | 遊技機 | |
JP4987136B2 (ja) | 遊技機 | |
JP5070415B2 (ja) | パチンコ遊技機 | |
JP2013173063A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150507 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5780342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |