JP2014187104A5 - 半導体装置の製造方法、基板処理装置、基板処理システム、半導体装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置、基板処理システム、半導体装置およびプログラム Download PDF

Info

Publication number
JP2014187104A5
JP2014187104A5 JP2013059719A JP2013059719A JP2014187104A5 JP 2014187104 A5 JP2014187104 A5 JP 2014187104A5 JP 2013059719 A JP2013059719 A JP 2013059719A JP 2013059719 A JP2013059719 A JP 2013059719A JP 2014187104 A5 JP2014187104 A5 JP 2014187104A5
Authority
JP
Japan
Prior art keywords
substrate
supplying
fluorine
gas
exhausting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013059719A
Other languages
English (en)
Other versions
JP2014187104A (ja
JP6176776B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013059719A priority Critical patent/JP6176776B2/ja
Priority claimed from JP2013059719A external-priority patent/JP6176776B2/ja
Publication of JP2014187104A publication Critical patent/JP2014187104A/ja
Publication of JP2014187104A5 publication Critical patent/JP2014187104A5/ja
Application granted granted Critical
Publication of JP6176776B2 publication Critical patent/JP6176776B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. 表面にゲート絶縁膜が形成された基板に対して、第1の金属元素を含むフッ素非含有金属原料ガスを供給し排気する工程と、
    前記基板に対して、反応ガスを供給し排気する工程と、
    を、前記基板を200℃以上400℃以下に加熱しつつ、交互に複数回行い、前記ゲート絶縁膜上に前記第1の金属元素を含むライナー膜を形成する工程と、
    前記ライナー膜が形成された基板に対して、第1の還元ガスを供給し排気する工程と、
    前記基板に対して、第2の金属元素およびフッ素を含むフッ素含有金属原料ガスと第2の還元ガスとを供給し排気する工程と、
    を、交互に複数回行い、前記ライナー膜上に第2の金属元素を含むゲート電極を形成する工程と、
    を有する半導体装置の製造方法。
  2. 前記第1の金属元素はチタンであり、前記ライナー膜はチタン窒化膜であって、前記第2の金属元素はタングステンであり、前記ゲート電極はタングステン含有膜である請求項1に記載の半導体装置の製造方法。
  3. 前記ライナー膜を形成する工程では、3nm以上5nm以下のライナー膜を形成する請求項1もしくは請求項2に記載の半導体装置の製造方法。
  4. 基板を収容する第1の処理室と、
    基板を収容する第2の処理室と、
    前記基板を加熱する加熱系と、
    第1の処理室内に、第1の金属が元素を含むフッ素非含有金属原料ガス、反応ガスを供給する第1のガス供給系と、
    前記第2の処理室内に、第2の金属元素およびフッ素を含むフッ素含有金属原料ガス、第1の還元ガス、第2の還元ガスを供給する第2のガス供給系と、
    前記第1の処理室、前記第2の処理室を排気する排気系と、
    前記加熱系、前記第1のガス供給系、前記排気系を制御して、表面にゲート絶縁膜が形成され、前記第1の処理室内に収容された基板に対してフッ素非含有金属原料ガスを供給し排気する処理と、前記基板に対して前記反応ガスを供給し排気する処理とを、前記基板を200℃以上400℃以下に加熱しつつ、交互に複数回行い、前記ゲート絶縁膜上に前記第1の金属元素を含むライナー膜を形成する処理を行うよう構成される第1の制御部と、
    前記第2のガス供給系、前記排気系を制御して、前記ライナー膜が形成され、前記第2の処理室内に収容された基板に対して前記第1の還元ガスを供給し排気する処理と、前記基板に対して前記フッ素含有金属原料ガスを供給しと前記第2の還元ガスとを供給し排気する処理と、を、交互に複数回行い、前記ライナー膜上に第2の金属元素を含むゲート電極を形成する処理を行うよう構成される第2の制御部と、
    を有する基板処理装置。
  5. 基板を収容する第1の処理室と、
    前記基板を加熱する加熱系と、
    前記第1の処理室内に、第1の金属元素を含むフッ素非含有金属原料ガス、反応ガスを供給する第1のガス供給系と、
    前記第1の処理室内を排気する第1の排気系と、
    前記加熱系、前記第1のガス供給系、前記第1の排気系を制御して、表面にゲート絶縁膜が形成され、前記第1の処理室内に収容された基板に対して前記フッ素非含有金属原料ガスを供給し排気する処理と、前記基板に対して前記反応ガスを供給し排気する処理とを、前記基板を200℃以上400℃以下に加熱しつつ、交互に複数回行い、前記ゲート絶縁膜上に前記第1の金属元素を含むライナー膜を形成する処理を行うよう構成される第1の制御部と、
    を有する基板処理装置と、
    基板を収容する第2の処理室と、
    前記第2の処理室内に、第2の金属元素およびフッ素を含むフッ素含有金属原料ガス、第1の還元ガス、第2の還元ガスを供給する第2のガス供給系と、
    前記第2の処理室内を排気する第2の排気系と、
    前記第2のガス供給系、前記第2の排気系を制御して、前記ライナー膜が形成され、前記第2の処理室内に収容された基板に対して前記第1の還元ガスを供給し排気する処理と、前記基板に対して前記フッ素含有金属原料ガスと前記第2の還元ガスとを供給し排気する処理と、を、交互に複数回行い、前記ライナー膜上に第2の金属元素を含むゲート電極を形成する処理を行うよう構成される第2の制御部と、
    を有する基板処理装置と、
    を有する基板処理システム。
  6. 基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜が形成された基板に対して第1の金属元素を含むフッ素非含有金属原料ガスを供給し排気する処理と、前記基板に対して反応ガスを供給し排気する処理とを、前記基板を200℃以上400℃以下に加熱しつつ、交互に複数回行い、前記ゲート絶縁膜上に形成された前記第1の金属元素を含むライナー膜と、
    前記ライナー膜が形成された基板に対して第1の還元ガスを供給し排気する処理と、前記基板に対して第2の金属元素およびフッ素を含むフッ素含有金属原料ガスと第2の還元ガスとを供給し排気する処理と、を、交互に複数回行い、前記ライナー膜上に形成された第2の金属元素を含むゲート電極と、
    を有する半導体装置。
  7. 表面にゲート絶縁膜が形成された基板に対して、第1の金属元素を含むフッ素非含有金属原料ガスを供給し排気する手順と、
    前記基板に対して、反応ガスを供給し排気する手順と、
    を、前記基板を200℃以上400℃以下に加熱しつつ、交互に複数回行い、前記ゲート絶縁膜上に前記第1の金属元素を含むライナー膜を形成する手順と、
    前記ライナー膜が形成された基板に対して、第1の還元ガスを供給し排気する手順と、
    前記基板に対して、第2の金属元素およびフッ素を含むフッ素含有金属原料ガスと第2の還元ガスとを供給し排気する手順と、
    を、交互に複数回行い、前記ライナー膜上に第2の金属元素を含むゲート電極を形成する手順と、
    をコンピュータに実行させるプログラム。
JP2013059719A 2013-03-22 2013-03-22 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム Expired - Fee Related JP6176776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013059719A JP6176776B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059719A JP6176776B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム

Publications (3)

Publication Number Publication Date
JP2014187104A JP2014187104A (ja) 2014-10-02
JP2014187104A5 true JP2014187104A5 (ja) 2016-05-12
JP6176776B2 JP6176776B2 (ja) 2017-08-09

Family

ID=51834423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059719A Expired - Fee Related JP6176776B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム

Country Status (1)

Country Link
JP (1) JP6176776B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7018729B2 (ja) * 2017-09-19 2022-02-14 東京エレクトロン株式会社 成膜方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056260A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 게이트 형성방법
KR100890047B1 (ko) * 2007-06-28 2009-03-25 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2015193864A5 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018166142A5 (ja)
JP2014208883A5 (ja)
JP2015067869A5 (ja)
JP2015053445A5 (ja)
JP2014017406A5 (ja)
JP2015082525A5 (ja)
JP2015109419A5 (ja)
JP2012104720A5 (ja)
JP6030589B2 (ja) ハードマスク形成方法及びハードマスク形成装置
JP2011006782A5 (ja)
JP2016058676A5 (ja)
JP2010267925A5 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2011252221A5 (ja)
JP2010034511A5 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JP2014165395A5 (ja)
JP2011249788A5 (ja) 半導体装置の作製方法、及び酸化物半導体層
JP2019508883A5 (ja)
JP2013084898A5 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TW201614719A (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP2016131210A5 (ja)
JP2013080907A5 (ja)
JP2014175509A5 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2015070177A5 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2008091409A5 (ja)