JP2014183259A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2014183259A JP2014183259A JP2013057949A JP2013057949A JP2014183259A JP 2014183259 A JP2014183259 A JP 2014183259A JP 2013057949 A JP2013057949 A JP 2013057949A JP 2013057949 A JP2013057949 A JP 2013057949A JP 2014183259 A JP2014183259 A JP 2014183259A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- type
- drift layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000005468 ion implantation Methods 0.000 claims abstract description 46
- 125000006850 spacer group Chemical group 0.000 claims abstract description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 90
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 71
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 71
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 53
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 53
- 239000010410 layer Substances 0.000 description 257
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】一実施の形態の接合型電界効果トランジスタの製造方法は、(a)n+型SiC基板1の上部に形成したn−型ドリフト層2の表面にn+型ソース層3を形成する工程、(b)前記(a)工程の後、n−型ドリフト層2の上部に形成した酸化シリコン膜21をマスクにしてn−型ドリフト層2の表面をエッチングし、所定の間隔で配置された複数の浅溝4を形成する工程、(c)前記(b)工程の後、垂直イオン注入法を用いて複数の浅溝4のそれぞれの下部のn−型ドリフト層2に窒素をドープし、n型カウンタードープ層5を形成する工程、(d)前記(c)工程の後、酸化シリコン膜および浅溝4のそれぞれの側壁にサイドウォールスペーサー6を形成する工程、(e)前記(d)工程の後、垂直イオン注入法を用いて複数の浅溝4のそれぞれの下部のn−型ドリフト層2にアルミニウムをドープし、p型ゲート層7を形成する工程、を有している。
【選択図】図6
Description
(a)前記半導体基板の上部に形成された第1導電型のドリフト層の表面に第1導電型のソース層を形成する工程、
(b)前記(a)工程の後、前記ドリフト層の上部に形成した第1絶縁膜をマスクにして前記ドリフト層の前記表面をエッチングすることにより、所定の間隔で配置された複数の溝を形成する工程、
(c)前記(b)工程の後、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に不純物をドープすることにより、第1導電型のカウンタードープ層を形成する工程、
(d)前記(c)工程の後、前記第1絶縁膜および前記溝のそれぞれの側壁にサイドウォールスペーサーを形成する工程、
(e)前記(d)工程の後、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に不純物をドープすることにより、第2導電型のゲート層を形成する工程、を有している。
図1は、本実施の形態1の縦型接合FETが形成されたSiC基板のアクティブ領域の一部を示す断面図である。
前記実施の形態1では、n−型ドリフト層2に浅溝4を形成した後、浅溝4の下部のn−型ドリフト層2に不純物をイオン注入してn型カウンタードープ層5およびp型ゲート層7Cを形成したが、浅溝4を省略し、次のような方法でn型カウンタードープ層5およびp型ゲート層7Cを形成することもできる。
本実施の形態2の縦型接合FETの製造方法について、図面を参照しながら工程順に説明する。
本実施の形態3の縦型接合FETは、実施の形態1の縦型接合FETと実施の形態2の縦型接合FETとを組み合わせたものである。すなわち、図17に示すように、本実施の形態3の縦型接合FETは、実施の形態1の縦型接合FETにおいて、p型ゲート層を実施の形態2のようなレトログレード構造としたものである。
(1)第1導電型の半導体基板の主面に接合型電界効果トランジスタを形成する半導体装置の製造方法は、
(a)前記第1導電型の半導体基板の上部に第1導電型のドリフト層を形成する工程、
(b)前記ドリフト層の上部に形成した第1絶縁膜をマスクにして前記ドリフト層に第1不純物をドープすることにより、前記ドリフト層の表面に所定の間隔で配置された複数の第1導電型のソース層を形成する工程、
(c)前記(b)工程の後、第1絶縁膜を除去し、前記複数のソース層のそれぞれの上部に第2絶縁膜を形成する工程、
(d)前記第2絶縁膜をマスクに用い、前記ドリフト層に垂直イオン注入法で第2不純物をドープすることにより、前記ドリフト層に第1導電型のカウンタードープ層を形成する工程、
(e)前記(d)工程の後、前記第2絶縁膜の側壁に第3絶縁膜からなるサイドウォールスペーサーを形成する工程、
(f)前記第2絶縁膜および前記サイドウォールスペーサーをマスクに用い、前記ドリフト層に垂直イオン注入法で第3不純物をドープすることにより、前記ドリフト層に第2導電型のゲート層を形成する工程、
を有する。
(2)(1)の半導体装置の製造方法において、前記カウンタードープ層の不純物濃度を、前記ソース層の不純物濃度よりも低くする。
(3)(1)の半導体装置の製造方法において、前記カウンタードープ層を、前記ゲート層の側面と接するように形成する。
(4)(1)の半導体装置の製造方法において、前記半導体基板は、シリコンカーバイドからなり、前記第1および第2不純物は、窒素であり、前記第3不純物は、アルミニウムまたはホウ素である。
2 n−型ドリフト層
3 n+型ソース層
3G n+型ガードリング層
4、4C 浅溝(溝)
5 n型カウンタードープ層
6 サイドウォールスペーサー
7、7C p型ゲート層
8 p−型ターミネーション層
9 カーボン層
10 サイドウォールスペーサー
11 ソースコンタクト層
12 ゲートコンタクト層
13 ガードリングコンタクト層
14 サイドウォールスペーサー
15 コンタクトホール
16 ソース電極
17 ゲート電極
18 ガードリング配線
19 表面保護膜
20 酸化シリコン膜(第1絶縁膜)
21、22、23 酸化シリコン膜
23 酸化シリコン膜
24 バリアメタル膜
25 開口
26 フォトレジスト膜
27 Ni膜
28 層間絶縁膜
29 開口
30 ドレイン電極
31 酸化シリコン膜
32 窒化シリコン膜
33 サイドウォールスペーサー
35 p型ゲート層(第1ゲート層)
36 p型ゲート層(第2ゲート層)
Claims (15)
- 第1導電型の半導体基板の主面に接合型電界効果トランジスタを形成する半導体装置の製造方法であって、
(a)前記半導体基板の上部に第1導電型のドリフト層を形成する工程、
(b)前記ドリフト層に第1不純物をドープすることによって、前記ドリフト層の表面に第1導電型のソース層を形成する工程、
(c)前記(b)工程の後、前記ドリフト層の上部に形成した第1絶縁膜をマスクにして前記ドリフト層の前記表面をエッチングすることにより、前記ドリフト層の前記表面に所定の間隔で配置された複数の溝を形成する工程、
(d)前記(c)工程の後、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に第2不純物をドープすることにより、前記複数の溝のそれぞれの下部の前記ドリフト層に第1導電型のカウンタードープ層を形成する工程、
(e)前記(d)工程の後、前記第1絶縁膜および前記溝のそれぞれの側壁に第2絶縁膜からなるサイドウォールスペーサーを形成する工程、
(f)前記(e)工程の後、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に第3不純物をドープすることにより、前記複数の溝のそれぞれの下部の前記ドリフト層に第2導電型のゲート層を形成する工程、
を有する、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記溝は、その底面が前記ソース層よりも下方に位置するように形成する、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記カウンタードープ層の不純物濃度を、前記ソース層の不純物濃度よりも低くする、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記カウンタードープ層は、前記ゲート層の側面と接するように形成する、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記半導体基板は、シリコンカーバイドからなり、前記第1および第2不純物は、窒素であり、前記第3不純物は、アルミニウムまたはホウ素である、半導体装置の製造方法。 - 第1導電型の半導体基板の主面に接合型電界効果トランジスタを形成する半導体装置の製造方法であって、
(a)前記半導体基板の上部に第1導電型のドリフト層を形成する工程、
(b)前記ドリフト層に第1不純物をドープすることによって、前記ドリフト層の表面に第1導電型のソース層を形成する工程、
(c)前記(b)工程の後、前記ドリフト層の上部に形成した第1絶縁膜をマスクにして前記ドリフト層の前記表面をエッチングすることにより、前記ドリフト層の前記表面に所定の間隔で配置された複数の溝を形成する工程、
(d)前記(c)工程の後、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に第2不純物をドープすることにより、前記複数の溝のそれぞれの底面よりも深い領域の前記ドリフト層に第2導電型の第1ゲート層を形成する工程、
(e)前記(d)工程の後、前記第1絶縁膜および前記溝のそれぞれの側壁に第2絶縁膜からなるサイドウォールスペーサーを形成する工程、
(f)前記(e)工程の後、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に第3不純物をドープすることにより、前記第1ゲート層の上部の前記ドリフト層に第2導電型の第2ゲート層を形成する工程、
を有する、半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記(c)工程の後、前記(d)工程に先立って、垂直イオン注入法を用いて前記複数の溝のそれぞれの下部の前記ドリフト層に第4不純物をドープすることにより、前記複数の溝のそれぞれの下部の前記ドリフト層に第1導電型のカウンタードープ層を形成する工程をさらに含む、半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記溝は、その底面が前記ソース層よりも下方に位置するように形成する、半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記半導体基板は、シリコンカーバイドからなり、前記第1不純物は、窒素であり、前記第2および第3不純物は、アルミニウムまたはホウ素である、半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記第4不純物は、窒素である、半導体装置の製造方法。 - 第1導電型の半導体基板の主面に形成された接合型電界効果トランジスタを有する半導体装置であって、
前記半導体基板の上部に形成された第1導電型のドリフト層と、
前記ドリフト層の表面に所定の間隔で形成された複数の第1導電型のソース層と、
前記ドリフト層の前記表面において、隣り合う前記ソース層の間の領域に形成された複数の溝と、
前記複数の溝のそれぞれの側壁に形成された絶縁膜からなるサイドウォールスペーサーと、
前記複数の溝のそれぞれの下部の前記ドリフト層に形成された第2導電型のゲート層と、
前記サイドウォールスペーサーのそれぞれの下部の前記ドリフト層において、前記ゲート層の側面と接するように形成された第1導電型のカウンタードープ層と、
を有する、半導体装置。 - 請求項11記載の半導体装置において、
前記ゲート層は、第1ゲート層と、前記第1ゲート層の上部に形成され、前記第1ゲート層よりも幅の狭い第2ゲート層とで構成され、
前記カウンタードープ層は、前記第2ゲート層の側面と接するように形成されている、半導体装置。 - 請求項11記載の半導体装置において、
前記溝の底面は、前記ソース層よりも下方に位置している、半導体装置。 - 請求項11記載の半導体装置において、
前記カウンタードープ層の不純物濃度は、前記ソース層の不純物濃度よりも低い、半導体装置。 - 請求項11記載の半導体装置において、
前記半導体基板は、シリコンカーバイドからなる、半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013057949A JP6073719B2 (ja) | 2013-03-21 | 2013-03-21 | 半導体装置の製造方法および半導体装置 |
CN201410102742.5A CN104064604B (zh) | 2013-03-21 | 2014-03-19 | 半导体装置的制造方法及半导体装置 |
EP14160755.6A EP2782122B1 (en) | 2013-03-21 | 2014-03-19 | Manufacturing method of JFET semiconductor device and JFET semiconductor device |
US14/220,447 US9048264B2 (en) | 2013-03-21 | 2014-03-20 | Manufacturing method of semiconductor device and semiconductor device |
US14/706,329 US9406743B2 (en) | 2013-03-21 | 2015-05-07 | Semiconductor device with counter doped layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013057949A JP6073719B2 (ja) | 2013-03-21 | 2013-03-21 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183259A true JP2014183259A (ja) | 2014-09-29 |
JP6073719B2 JP6073719B2 (ja) | 2017-02-01 |
Family
ID=50389236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013057949A Active JP6073719B2 (ja) | 2013-03-21 | 2013-03-21 | 半導体装置の製造方法および半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9048264B2 (ja) |
EP (1) | EP2782122B1 (ja) |
JP (1) | JP6073719B2 (ja) |
CN (1) | CN104064604B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016207827A (ja) * | 2015-04-22 | 2016-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10050154B2 (en) * | 2015-07-14 | 2018-08-14 | United Silicon Carbide, Inc. | Trench vertical JFET with ladder termination |
US20170018657A1 (en) * | 2015-07-14 | 2017-01-19 | United Silicon Carbide, Inc. | Vertical jfet made using a reduced mask set |
WO2018132458A1 (en) * | 2017-01-13 | 2018-07-19 | United Silicon Carbide, Inc. | Trench vertical jfet with ladder termination |
JP2019140159A (ja) * | 2018-02-06 | 2019-08-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6973422B2 (ja) * | 2019-01-21 | 2021-11-24 | 株式会社デンソー | 半導体装置の製造方法 |
US11264496B2 (en) * | 2020-04-20 | 2022-03-01 | Polar Semiconductor, Llc | Transistor with buried p-field termination region |
US11329147B2 (en) | 2020-05-12 | 2022-05-10 | Polar Semiconductor, Llc | Insulated gate bipolar transistor with epitaxial layer formed on recombination region |
US12015079B2 (en) | 2021-08-30 | 2024-06-18 | Polar Semiconductor, Llc | Transistor with single termination trench having depth more than 10 microns |
CN114068534A (zh) * | 2021-11-15 | 2022-02-18 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236267A (ja) * | 2004-01-23 | 2005-09-02 | Toshiba Corp | 半導体装置 |
JP2006269679A (ja) * | 2005-03-23 | 2006-10-05 | Honda Motor Co Ltd | 接合型半導体装置の製造方法 |
JP2010147405A (ja) * | 2008-12-22 | 2010-07-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011171421A (ja) * | 2010-02-17 | 2011-09-01 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2012131768A1 (ja) * | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3454076B2 (ja) | 1997-04-17 | 2003-10-06 | 株式会社日立製作所 | 炭化けい素半導体装置 |
GB9922764D0 (en) * | 1999-09-28 | 1999-11-24 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
JP2004134547A (ja) | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
JP4777676B2 (ja) * | 2005-03-23 | 2011-09-21 | 本田技研工業株式会社 | 接合型半導体装置および接合型半導体装置の製造方法 |
JP4939797B2 (ja) | 2005-11-01 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | スイッチング半導体装置 |
US7719055B1 (en) * | 2007-05-10 | 2010-05-18 | Northrop Grumman Systems Corporation | Cascode power switch topologies |
US7825487B2 (en) * | 2008-09-30 | 2010-11-02 | Northrop Grumman Systems Corporation | Guard ring structures and method of fabricating thereof |
CA2740223A1 (en) * | 2008-11-05 | 2010-05-14 | Semisouth Laboratories, Inc. | Vertical junction field effect transistors having sloped sidewalls and methods of making |
JP5246302B2 (ja) * | 2010-09-08 | 2013-07-24 | 株式会社デンソー | 半導体装置 |
US8785279B2 (en) * | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
US8785278B2 (en) * | 2012-02-02 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact |
JP6284770B2 (ja) * | 2014-01-24 | 2018-02-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2013
- 2013-03-21 JP JP2013057949A patent/JP6073719B2/ja active Active
-
2014
- 2014-03-19 EP EP14160755.6A patent/EP2782122B1/en active Active
- 2014-03-19 CN CN201410102742.5A patent/CN104064604B/zh active Active
- 2014-03-20 US US14/220,447 patent/US9048264B2/en active Active
-
2015
- 2015-05-07 US US14/706,329 patent/US9406743B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236267A (ja) * | 2004-01-23 | 2005-09-02 | Toshiba Corp | 半導体装置 |
JP2006269679A (ja) * | 2005-03-23 | 2006-10-05 | Honda Motor Co Ltd | 接合型半導体装置の製造方法 |
JP2010147405A (ja) * | 2008-12-22 | 2010-07-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011171421A (ja) * | 2010-02-17 | 2011-09-01 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2012131768A1 (ja) * | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | 炭化珪素半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016207827A (ja) * | 2015-04-22 | 2016-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10854588B2 (en) | 2015-04-22 | 2020-12-01 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US9406743B2 (en) | 2016-08-02 |
EP2782122A2 (en) | 2014-09-24 |
JP6073719B2 (ja) | 2017-02-01 |
CN104064604B (zh) | 2018-10-19 |
CN104064604A (zh) | 2014-09-24 |
EP2782122B1 (en) | 2019-02-27 |
US20150236089A1 (en) | 2015-08-20 |
EP2782122A3 (en) | 2014-12-24 |
US9048264B2 (en) | 2015-06-02 |
US20140284625A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6073719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US10236372B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US8354715B2 (en) | Semiconductor device and method of fabricating the same | |
CN109638069B (zh) | 半导体装置 | |
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7029710B2 (ja) | 半導体装置 | |
JP6855700B2 (ja) | 半導体装置およびその製造方法 | |
JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6918302B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
JP2018110164A (ja) | 半導体装置 | |
WO2018150467A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2012131768A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2018082055A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012235002A (ja) | 半導体装置およびその製造方法 | |
WO2017145548A1 (ja) | 化合物半導体装置およびその製造方法 | |
WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
JP5526493B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
WO2014192437A1 (ja) | 炭化珪素半導体装置 | |
JP2015028994A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2014184839A1 (ja) | 炭化珪素半導体装置 | |
JP2022003711A (ja) | 半導体装置 | |
WO2015111177A1 (ja) | 半導体装置,パワーモジュール,電力変換装置,および鉄道車両 | |
JP5223040B1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6073719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |