JP2014158017A - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
JP2014158017A
JP2014158017A JP2013261081A JP2013261081A JP2014158017A JP 2014158017 A JP2014158017 A JP 2014158017A JP 2013261081 A JP2013261081 A JP 2013261081A JP 2013261081 A JP2013261081 A JP 2013261081A JP 2014158017 A JP2014158017 A JP 2014158017A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
amorphous
amorphous film
film
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013261081A
Other languages
English (en)
Inventor
Kenichi Higashi
賢一 東
Naoki Koide
直城 小出
Yoshitaka Yamamoto
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013261081A priority Critical patent/JP2014158017A/ja
Priority to PCT/JP2014/050519 priority patent/WO2014112500A1/ja
Publication of JP2014158017A publication Critical patent/JP2014158017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】安価に製造することができるとともに、高い変換効率を有する光電変換素子を提供する。
【解決手段】光電変換素子は、第1導電型の半導体基板と、該半導体基板の一方の表面上に設けられた第1導電型の第1の非晶質膜と、該表面上に該第1の非晶質膜から独立して設けられた第2導電型の第2の非晶質膜と、を備え、該第2の非晶質膜は、非晶質領域と結晶質領域とを含み、該結晶質領域は、誘起電流測定における出力電流の値が該非晶質領域よりも大きい領域である。
【選択図】図2

Description

本発明は光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在主流となっているのはシリコン結晶を用いたものである。
ところで現在最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。しかしこのように受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少してしまうという不都合がある。
そこで、たとえば特開2010−80887号公報(特許文献1)に示されるように、n型の単結晶シリコン基板の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜とからなる積層体と、i型の非晶質シリコン膜とn型の非晶質シリコン膜とからなる積層体とを形成し、これらの積層体のp型の非晶質シリコン膜上およびn型の非晶質シリコン膜上に電極を形成して特性を向上させた太陽電池セル(ヘテロ接合型バックコンタクトセル)の開発が進められている。
特開2010−80887号公報
ヘテロ接合型バックコンタクトセルは、上記のように、半導体基板の一方の表面上にn型およびp型の双方の積層構造を形成するため、その製造過程において複雑なパターン形成を行なう必要がある。現在このようなパターン形成には、多くの場合リフトオフ法が用いられている。
リフトオフ法とは、基板上にマスク層をパターニングした後、その上からシリコンや金属などからなる上層を形成し、その後に下層であるマスク層を剥離することによって、目的のパターンの上層を残す方法である。リフトオフ法は、微細なパターン形成に有用な方法ではあるが、マスク層が上層に覆われた状態で、剥離液を下層であるマスク層に浸透させる必要があるため、加工速度に一定の限界を有していた。また剥離液が十分浸透していない状態でマスク層の剥離を行なうと、上層が引きちぎられバリが発生するなどの不都合が生じる場合もあった。
とりわけヘテロ接合型バックコンタクトセルにおいては、上層として、たとえばi型の非晶質膜とp型の非晶質膜とからなる積層膜が形成される場合があり、剥離液の浸透に伴う加工時間の長さが生産効率に及ぼす影響は大きく、延いては製造コストを高くする一因となっていた。一方、太陽電池の需要は拡大を続けており、製造コストの低減は益々重要になっている。また太陽電池の変換効率向上に対する市場要求は依然として強い。
本発明は上記のような現状に鑑みなされたものであって、その目的とするところは安価に製造することができるとともに、高い変換効率を有する光電変換素子を提供することにある。
本発明者らは上記課題を解決するために鋭意検討を重ねたところ、リフトオフ法により除去される上層に特定の加工を行なうことにより、剥離液の浸透性が改善し、全体として生産効率を向上させることができるという知見を得、さらに該加工によって光電変換素子の変換効率が変化するという知見を得、そしてこれらの知見に基づきさらに検討を重ねることにより本発明を完成させたものである。
すなわち、本発明の実施形態の光電変換素子は、第1導電型の半導体基板と、該半導体基板の一方の表面上に設けられた第1導電型の第1の非晶質膜と、該表面上に該第1の非晶質膜から独立して設けられた第2導電型の第2の非晶質膜と、を備え、該第2の非晶質膜は、非晶質領域と結晶質領域とを含み、該結晶質領域は、レーザー光または電子による誘起電流測定における出力電流の値が相対的に該非晶質領域よりも大きい領域であることを特徴とする。
ここで、誘起電流測定における出力電流の値が大きいことは、上記結晶質領域は、上記非晶質領域に比べて、電気的に活性化したドーパントの濃度が高められ、電気抵抗が低下し曲線因子が高いことを示している。このような性質を有する上記結晶質領域は、μ−PCD(Microwave Photo−conductivity Decay)法によって測定される有効キャリアライフタイムが上記非晶質領域に比べて長く、またImplied Voc法によって測定されるキャリアライフタイムおよび表面再結合速度が上記非晶質領域に比べて遅いという特徴をも有するものである。
したがって、たとえば誘起電流測定の代わりにμ−PCD法やImplied Voc法を用いて上記結晶質領域と非晶質領域とを判別し、該結晶質領域の存在を確認することも可能である。
また上記結晶質領域は、上記第2の非晶質膜の表面上において、直径が0.1μm以上50μm以下の略円形状の領域であることが好ましい。ここで該直径は、より好ましくは30μm以上50μm以下である。
さらにまた該結晶質領域は、該第2の非晶質膜の表面上において、略等間隔に複数配置されていることが好ましい。
また上記結晶質領域は、ラマン分光スペクトルにおける520cm-1付近の散乱強度が、上記非晶質領域よりも大きい領域であることが好ましい。なおラマン分光スペクトルにおける520cm-1付近の散乱強度とは、結晶シリコン固有の散乱強度を示す。
そして上記結晶質領域は、上記非晶質領域にレーザーアニールを行なうことにより形成されることが好適である。
また上記第1導電型はn型の導電型であり、上記第2導電型はp型の導電型であることが好ましい。
また本発明は上記の光電変換素子の製造方法にも係わり、該製造方法は、第1導電型の半導体基板の一方の表面の全面上に第2導電型の第2の非晶質膜を形成する工程と、該第2の非晶質膜の一部を除去することにより該半導体基板を露出させる工程と、該第2の非晶質膜上にマスク層を形成する工程と、該半導体基板の露出面上および該マスク層上に第1導電型の第1の非晶質膜を形成する工程と、該マスク層上に形成された該第1の非晶質膜に貫通孔を形成する工程と、該マスク層および該第1の非晶質膜の一部を除去することにより該第2の非晶質膜を露出させる工程と、を含むことを特徴とする。
ここで上記貫通孔を形成する工程は、複数の貫通孔を形成する工程であることが好ましく、該貫通孔は孔径が0.1μm以上50μm以下であることが好ましい。該貫通孔の孔径は、より好ましくは30μm以上50μm以下である。
そして好ましくは、該貫通孔を形成する工程は、レーザー加工により貫通孔を形成する工程であり、波長が600nm以下、パルス幅が1ns以上100ns以下の条件でレーザー加工を行なう工程である。ここで該パルス幅のより好ましい範囲は、10ns以上100ns以下である。なおレーザー加工としては、たとえばレーザーアブレーションと呼ばれる加工方法を挙げることができる。このレーザーアブレーションとは、高強度、短パルスおよび短波長のレーザーを、無機物、有機物あるいは金属といった固体の表面に照射し、レーザー照射時に発生する吸収熱による蒸発、プラズマ発光、衝撃音などを伴って、固体の表面相を爆発的に剥離する手法をいう。
さらに上記貫通孔を形成する工程は、貫通孔を形成するとともに、レーザーのアニール効果によって上記第2の非晶質膜の結晶化を伴う工程であっても良い。
また上記貫通孔を形成する工程は、上記第1の非晶質膜上にフォトレジストを塗布する工程を含み、該フォトレジストに対してフォトリソグラフィを行なうことより、貫通孔を形成する工程であっても良い。
また上記第2の非晶質膜を露出させる工程は、ウェットエッチングを行なうことにより上記マスク層を除去した後、リフトオフを行なうことにより上記第1の非晶質膜を除去する工程であることが好ましい。
本発明の光電変換素子は、安価に製造できるとともに高い変換効率を示す。
実施形態の光電変換素子の模式的な断面図である。 実施形態の光電変換素子の一部の模式的な斜視図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 (a)は実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。(b)は実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な斜視図である。 実施形態の光電変換素子の製造方法の一例の工程の一部について図解する模式的な断面図である。 実施形態に係る光電変換モジュールの構成の一例を示す概略図である。 実施形態に係る太陽光発電システムの構成の一例を示す概略図である。 実施形態に係わる光電変換モジュールアレイの構成の一例を示す概略図である。 実施形態に係る太陽光発電システムの構成の他の一例を示す概略図である。
[第1実施形態]
以下、本発明の実施形態(以下「本実施形態」とも記す)について詳細に説明するが本実施形態はこれらに限定されるものではない。なお本明細書の図面において同一の参照符号は、同一部分または相当部分を表わすものとする。
まず第1実施形態として光電変換素子およびその製造方法について説明する。
<光電変換素子>
(全体構成)
図1は、実施形態の光電変換素子の模式的な断面図である。本実施形態の光電変換素子は、n型の半導体基板1の一方の表面(以下「裏面」とも記す)に、i型のアモルファスシリコンからなる第1のノンドープ膜7が設けられており、第1のノンドープ膜7の上にはn型のアモルファスシリコンからなる第1の非晶質膜8が形成されている。また同表面に、i型のアモルファスシリコンからなる第2のノンドープ膜5が設けられており、第2のノンドープ膜5の上には、p型のアモルファスシリコンからなる第2の非晶質膜6が、第1の非晶質膜8から独立して形成されている。
そして第1の非晶質膜8の上には、第1の電極9が設けられ、第2の非晶質膜6の上には、第2の電極10が設けられている。
図2は、実施形態の光電変換素子の一部の模式的な斜視図である。図2では第1の電極9および第2の電極10を図示していない。図2に示すように第2の非晶質膜6は、非晶質領域61と結晶質領域62とを含み、結晶質領域62は誘起電流測定において計測される出力電流の値が非晶質領域61よりも大きいという特徴を有する。
ここで誘起電流測定とは、典型的には、レーザー光誘起電流測定〔Leser Beam Induced Current測定(以下「LBIC測定」とも記す)〕、または電子誘起電流測定〔Electron Beam Induced Current測定(以下「EBIC測定」とも記す)〕などである。
また誘起電流測定に代えて、たとえば表面領域の再結合速度を間接的に評価する方法、すなわちキャリアライフタイム測定やImplied Voc測定を行なって、結晶質領域と非晶質領域とを判別しても良い。
半導体基板1の他方の表面である受光面(裏面の反対側の表面)の全面にはテクスチャ構造が形成されている。また半導体基板1の受光面の全面上には、i型のアモルファスシリコンからなる第3のノンドープ膜2が設けられており、第3のノンドープ膜2上にはn型のアモルファスシリコンからなる第3の非晶質膜3が設けられている。さらに第3の非晶質膜3上には反射防止膜4が設けられている。
なお本明細書において「i型」とは、n型またはp型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にn型またはp型の不純物が不可避的に拡散することなどによってn型またはp型の導電型を示すこともあり得る。
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手(ダングリングボンド)が水素で終端されたものも含まれる。
以下、実施形態の光電変換素子を構成する各部について説明する。
(第2の非晶質膜、非晶質領域および結晶質領域)
p型のアモルファスシリコンからなる第2の非晶質膜6は、非晶質領域61と結晶質領域62とを含む。ここで本明細書において、結晶質領域とは、非晶質領域に比べて結晶化が進んでいる(すなわち結晶性が高い)ことを示し、必ずしも完全な結晶質からなる領域を示すものではない。
第2の非晶質膜6はp型のアモルファスシリコンからなる膜に限定されず、たとえば従来公知のp型のアモルファス半導体膜などを用いても良い。第2の非晶質膜6の厚さは特に限定されないが、たとえば5nm以上10nm以下とすることができる。また第2の非晶質膜6に含まれるp型不純物としては、たとえばボロンを用いることができ、その濃度は、たとえば5×1019個/cm3程度とすることができる。
結晶質領域62の形状は特に制限されないが、たとえば略円形状とすることが好ましく、円形状である場合には、円の直径は30μm以上50μm以下とすることが好ましい。また結晶質領域62は、第2の非晶質膜6の表面上に略等間隔で複数配置されていることが好ましい。結晶質領域62を複数配置する場合、各結晶質領域62同士の間隔(ピッチ)は、50μm以上500μm以下であることが好ましい。また第2の非晶質膜6の表面上において、各結晶質領域62の面積の総和は、セル面積に対して1%以上40%以下であることが好ましい。結晶質領域62の形状、配置、面積を上記のように調整することによって、より効率的に本発明の効果を得ることができる。
また結晶質領域62は、第2の非晶質膜6の厚さ方向に拡張していても良い。この場合、第2の非晶質膜6の表面から第2のノンドープ膜5に至るまでの全てが結晶化していることが好ましいが、第2の非晶質膜6のうち第2のノンドープ膜5に近い領域の一部が非晶質のまま残っていても良く、一部が非晶質のまま残っていたとしても本発明の効果は示される。
上記のように、LBIC測定またはEBIC測定において計測される出力電流の値が大きいことは、結晶質領域62内において該領域に含まれるp型不純物(ドーパント)のうち、電気的に活性化したドーパントの濃度が高いことを示している。換言すれば結晶質領域62内では、非晶質領域61内に比べてホール濃度が高い。これにより本実施形態の光電変換素子は、高い変換効率を示すという優れた効果を発揮する。
なおLBIC測定は、従来公知の走査可能な励起レーザーと、励起された電流を測定できる計測機能とを備えた装置を用いて行なうことができる。そのような装置としては、たとえばライフタイム測定装置(製品名「WT2000」、Semilab社製)などを挙げることができる。この装置はμ−PCD法によるキャリアライフタイムも測定することができるため好ましい。
上記のような特性を有する結晶質領域62は、後述するように、非晶質領域61に対して特定の条件のレーザーを照射する(すなわち、レーザーアブレーションを行なう)ことによって形成することができる。
また非晶質領域61と結晶質領域62とは、ラマン分光法によっても判別することができる。すなわちラマン分光スペクトルにおいて、結晶質領域62は、非晶質領域61と比較して、珪素(Si)原子間の結合に由来するラマンシフト量である520cm-1付近の散乱強度が大きいという特徴を有する。ここでラマン分光スペクトルは、従来公知の顕微レーザーラマン分光装置を用いて計測可能であり、そのような装置としては、たとえばレーザーラマン分光光度計(製品名「NRS−5000/7000 series」、日本分光株式会社製)などを挙げることができる。また測定には、たとえば波長532nmである緑色の励起レーザーを用いることができる。
ラマン分光スペクトルにおいて、上記のようなピークが観測されることは、結晶質領域62は、非晶質シリコン固有のラマンシフト量である480cm-1付近にピークを持つ非晶質領域61に比べて結晶性が高いことを示している。
このようにp型の非晶質膜内に局所的に結晶性が高くかつ不純物が活性化された領域が存在することによって、変換効率が顕著に向上する機序の詳細については現時点では不明であるが、本発明者らは、上記の構成によってp層内の導電率が向上すること、および、フェルミ準位もしくは状態密度分布が変化すること等が相乗的に作用し、太陽電池の特性向上に貢献しているものと考えている。
(半導体基板)
半導体基板1としてはn型単結晶シリコンからなる基板に限定されず、たとえば従来公知の半導体基板などを用いても良い。また半導体基板1の受光面のテクスチャ構造は、たとえば半導体基板1の受光面の全面をテクスチャエッチングすることなどにより形成することができる。また半導体基板1の厚さは、特に限定されないが、たとえば20μm以上300μm以下とすることができ、好ましくは60μm以上200μm以下とすることができる。また半導体基板1の比抵抗も、特に限定されないが、たとえば0.1Ω・cm以上10Ω・cm以下とすることができる。
(ノンドープ膜)
第1のノンドープ膜7、第2のノンドープ膜5および第3のノンドープ膜2としては、i型のアモルファスシリコンからなる膜に限定されず、たとえば従来公知のi型のアモルファス半導体膜などを用いても良い。各ノンドープ膜の厚さは、特に限定されないが、たとえば1nm以上20nm以下とすることができる。
(第1の非晶質膜および第3の非晶質膜)
第1の非晶質膜8および第3の非晶質膜3としては、n型のアモルファスシリコンからなる膜に限定されず、たとえば従来公知のn型のアモルファス半導体膜などを用いても良い。第1の非晶質膜8および第3の非晶質膜3の厚さは、特に限定されないが、たとえば1nm以上20nm以下とすることができる。ここで第1の非晶質膜8および第3の非晶質膜3に含まれるn型不純物としては、たとえばリンを用いることができ、第1の非晶質膜8および第3の非晶質膜3のn型不純物濃度は、たとえば5×1018個/cm3程度とすることができる。
(反射防止膜)
反射防止膜4としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜4の膜厚は屈折率にもよるが、たとえば80nm〜120nm程度とすることができる。
(第1の電極および第2の電極)
第1の電極9および第2の電極10としては特に限定されず、たとえばITO(Indium Tin Oxide)や酸化亜鉛(ZnO)などの導電性酸化膜と、アルミニウム、銀もしくはこれらの金属を含み、チタンまたはパラジウムを応力緩和層として含む金属積層膜とが積層されたものなどを用いることができる。
第1の電極9および第2の電極10の厚さも特に限定されない。たとえば第1の電極9の厚さは、0.1μm以下とすることができ、第2の電極10の厚さは、5μm以下とすることができる。
このような実施形態の光電変換素子は、以下のような製造方法によって製造される。換言すれば以下のような製造方法によって製造される光電変換素子は、上記のような特性を示す。したがって実施形態の光電変換素子は、安価に製造できるとともに高い変換効率を示すという優れた効果を有する。
<光電変換素子の製造方法>
以下、図3〜図13の模式的な断面図を参照して、実施形態の光電変換素子の製造方法の一例について説明する。
まず図3に示すように、テクスチャ構造が形成された半導体基板1の受光面上に、i型のアモルファスシリコンからなる第3のノンドープ膜2と、n型のアモルファスシリコンからなる第3の非晶質膜3とを、この順序で、たとえばプラズマCVD(Chemical Vapor Deposition)法により積層する。
次に図4に示すように、第3の非晶質膜3の全面に反射防止膜4を、たとえばスパッタリング法またはプラズマCVD法により積層する。
次に図5に示すように、i型のアモルファスシリコンからなる第2のノンドープ膜5とp型のアモルファスシリコンからなる第2の非晶質膜6を、この順序で、たとえばプラズマCVD法により積層する。
次に図6に示すように、第2の非晶質膜6の上の一部に、耐酸性のレジスト膜11を形成する。ここで、レジスト膜11は、後述する酸性溶液を用いたエッチングを抑止することができるレジストであり、従来公知のものを特に限定なく用いることができる。
レジスト膜11の設置方法は特に限定されないが、レジスト膜11が耐酸性のレジストからなる場合には、たとえば、第2の非晶質膜6の裏面の全面にレジスト膜11を塗布した後に、フォトリソグラフィ技術およびエッチング技術によるレジスト膜11のパターンニングを行なうことによって、第2の非晶質膜6の一部の裏面上にレジスト膜11を形成することができる。
次に図7に示すように、レジスト膜11から露出している第2の非晶質膜6およびその下の第2のノンドープ膜5を除去する。ここで図7には第2のノンドープ膜5が除去されることにより半導体基板1の裏面が露出している状態を示しているが、第2のノンドープ膜5は、半導体基板1の裏面上に一部が残されていても良い(図示せず)、すなわち半導体基板1は、この操作の後に必ずしも完全に露出していなくても良い。
ここで第2の非晶質膜6および第2のノンドープ膜5の除去は、たとえば酸性溶液を用いたウェットエッチングにより行なうことが好ましい。酸性溶液は、p型のアモルファスシリコンなどのp型の非晶質膜に対するエッチングレートが非常に高いことから、第2の非晶質膜6を効率的に除去することができる。このような酸性溶液としては、たとえばフッ酸と過酸化水素水との混合溶液、フッ酸とオゾン水との混合溶液またはマイクロバブルを含んだフッ酸などを用いることができる。
また上記のように、第2のノンドープ膜5の一部を残す場合には、酸性溶液として、フッ酸などを好適に用いることができる。
レジスト膜11が耐アルカリ性レジストからなる場合には、第2の非晶質膜6および第2のノンドープ膜5の除去は、たとえばアルカリ性溶液を用いたウェットエッチングにより行なうことが好ましい。ここでアルカリ性溶液としては、ナトリウムもしくはカリウムの水酸化物、またはホウ酸化物の水溶液などを用いることができる。
次にアセトンなどを用いて、レジスト膜11を除去して洗浄した後、図8に示すように半導体基板1の裏面側の全面にマスク層13を形成する。ここでマスク層13としては、たとえば、ITOやアルミニウムなどの金属酸化物や金属を採用することができる。その厚さは、たとえばITOなどの金属酸化物を用いる場合には50nm以上200nm以下とすることができ、また、たとえばアルミニウムなどの金属を用いる場合には300nm以上3μm以下とすることができる。
ここでマスク層13は、たとえばスパッタリング法またはプラズマCVD法により形成することができる。
次に図9に示すように、耐酸性のレジスト膜12をマスク層13の一部の上に形成する。ここで耐酸性のレジスト膜12は、酸性溶液を用いたエッチングを抑止することができるレジストであり、従来公知のものを特に限定なく用いることができる。
次に図10に示すように、レジスト膜12から露出したマスク層13の一部を除去する。マスク層13を除去する方法は、酸性溶液を用いたウェットエッチングを用いることが好ましい。酸性溶液としては特に限定されず、たとえば上記で例示したフッ酸と過酸化水素水との混合溶液などを用いることができる。
次にアセトンなどを用いてレジスト膜12を除去して洗浄した後、図11に示すように、半導体基板1の裏面の全面上に、第1のノンドープ膜7と第1の非晶質膜8を、たとえばプラズマCVD法により積層する。
次に図12(a)および図12(b)に示すように、マスク層13の上に形成された第1の非晶質膜8および第1のノンドープ膜7に貫通孔14を形成する。ここで貫通孔14は、第1の非晶質膜8と第1のノンドープ膜7とを貫通して、第1のノンドープ膜7とマスク層13との界面に達している。ここで貫通孔14は、マスク層13の内部にまで達していても良いが、マスク層13を貫通していないことが好ましい。
貫通孔14は略等間隔に複数配置されることが好ましく、その間隔(ピッチ)は50μm以上500μm以下であることが好ましい。また貫通孔14の孔径は、30μm以上50μm以下とすることが好適である。さらに貫通孔の数は、たとえば貫通孔14の断面積の総和がセル面積に対して1%以上40%以下となるようにすることが好ましい。
貫通孔14は、断面形状が略円形状であることが好ましい。孔径は貫通孔14の全域に渡って一定でなくてもよく、たとえば第1の非晶質膜8の表面上における孔径と、第1のノンドープ膜7がマスク層13と接する面における孔径とが異なっていても良い。
本実施形態の製造方法は上記のような貫通孔14を設けることにより、剥離液の浸透が促進され、リフトオフ法における加工時間を短縮することができるという優れた効果が示す。
貫通孔14を形成する方法としては、レーザー加工を採用することが好ましい。レーザー加工を採用することにより、貫通孔14を形成するだけでなく、第2の非晶質膜6に対してレーザーアニールをも行なうことができる。ここで工程を簡略化する観点からは、貫通孔14の形成と同時にレーザーアニールが行なわれることが好ましいが、貫通孔14が形成された後に再度レーザーを照射することによってレーザーアニールが行なわれていても良い。第2の非晶質膜6に対してレーザーアニールが行なわれることにより、第2の非晶質膜6内のp型不純物を活性化させることができる。上記のように本実施形態の光電変換素子はp型不純物の活性化により高い変換効率を実現することができる。
上記のように、貫通孔14を形成するとともに、第2の非晶質膜6内のp型不純物を活性化し得るレーザー条件としては、波長が600nm以下であり、パルス幅が1ns以上100ns以下である条件を採用することが好ましい。ここでパルス幅は10ns以上100ns以下であることがより好ましい。
600nm以下のレーザー波長としては、たとえば530nm、350nm、270nmの波長を採用することができる。上記のような条件とすることにより、第2の非晶質膜6に過度なダメージを与えることなく、p型不純物を活性化することができる。波長が600nmを超える場合には、レーザー光が第2の非晶質膜6の深部にまで侵入する傾向があるため好ましくなく、パルス幅が1.0ns未満の場合には、加工時間が過度に長くなる傾向にあり好ましくない。またパルス幅が100nsを超える場合には、第2の非晶質膜6の受ける熱ダメージが過度に大きくなる傾向にあり好ましくない。
第2の非晶質膜6を構成するアモルファスシリコンは、結晶シリコンと比較して光の吸収係数が高く、レーザーアニールによりダメージを受けやすい。したがって、通常、アモルファスシリコンにレーザーアニールを行なった場合、ダメージ層の除去が必要となる。本実施形態の製造方法は、上記のようにマスク層13を介して第2の非晶質膜6にレーザーアニールを行なう方法を採用したことにより、上記の条件によってダメージ層を発生させず、p型不純物を活性化させることができる。
なお貫通孔14は、フォトリソグラフィ技術およびエッチング技術を用いて、パターニングを行なうことにより形成しても良い。この場合にも上記と同様に、剥離液の浸透促進が図られる。
ここで剥離液としては、マスク層をエッチングできる溶液であればよく、従来公知のものを特に制限なく用いることができる。このような剥離液としては、たとえば上記で例示したフッ酸と過酸化水素水との混合溶液などを用いることができる。
次に図13に示すように、マスク層13を剥離液でエッチングした後、リフトオフ法によって、第2の非晶質膜6上の第1の非晶質膜8および第1のノンドープ膜7を除去して、第2の非晶質膜6を露出させる。本実施形態の製造方法では、剥離液の浸透が促進されているため、本工程における加工時間が従来よりも短縮されるとともに、リフトオフに伴うバリの発生がない。
次に図1に示すように、第1の非晶質膜8の上および第2の非晶質膜6の上に、ITOとアルミニウムとが、この順序で積層された第1の電極9および第2の電極10を、たとえばスパッタリング法やCVD法により形成する。
以上のようにして、図1に示す構造を有する実施形態の光電変換素子を製造することができる。
実施形態の光電変換素子は、上記のように、リフトオフ法における加工時間が短縮されるとともに、リフトオフに伴うバリの発生がないため、安価に製造することができる。さらに、p型の非晶質膜に対してレーザーアニールまたはレーザーアブレーションを行なう場合には、p型不純物を活性化させることができるため、高い光電変換効率を示す。
以上に説明した本実施形態の光電変換素子の構成および効果をまとめると以下のとおりである。
本実施形態の光電変換素子は、第1導電型の半導体基板1と、半導体基板1の一方の表面上に設けられた第1導電型の第1の非晶質膜8と、該表面上に第1の非晶質膜8から独立して設けられた第2導電型の第2の非晶質膜6と、を備え、第2の非晶質膜6は、非晶質領域61と結晶質領域62とを含み、結晶質領域62は、誘起電流測定における出力電流の値が非晶質領域61よりも大きい領域であることを特徴とする。
上記の構成を有する本実施形態の光電変換素子は、非晶質膜内に局所的に結晶性が高くかつ不純物が活性化された領域を有することによって、変換効率が顕著に向上するという優れた効果を示す。
結晶質領域62は、第2の非晶質膜6の表面上において、直径が0.1μm以上50μm以下の略円形状の領域であることが好ましい。さらに結晶質領域62は、第2の非晶質膜6の表面上において、略等間隔に複数配置されていることが好ましい。このように結晶質領域62が形成されることにより、上記の効果をより一層高めることができる。
結晶質領域62は、ラマン分光スペクトルにおける520cm-1付近の散乱強度が、非晶質領域61よりも大きい領域であることが好ましい。
結晶質領域62は、非晶質領域61にレーザーアニールを行なうことにより形成されることが好ましい。レーザーアニールは、上記の結晶質領域62の好ましい形状、大きさおよび配置を実現するために特に好適な方法である。
上記第1導電型はn型の導電型であり、上記第2導電型はp型の導電型であることが好ましい。p型の非晶質膜が非晶質領域61と結晶質領域62とを含むことにより、本発明の効果がより顕著なものになる。
また本実施形態の光電変換素子の製造方法は、第1導電型の半導体基板1の一方の表面の全面上に第2導電型の第2の非晶質膜6を形成する工程と、第2の非晶質膜6の一部を除去することにより半導体基板1を露出させる工程と、第2の非晶質膜6上にマスク層13を形成する工程と、半導体基板1の該露出面上およびマスク層13上に第1導電型の第1の非晶質膜8を形成する工程と、マスク層13上に形成された第1の非晶質膜8に貫通孔14を形成する工程と、マスク層13および第1の非晶質膜8の一部を除去することにより第2の非晶質膜6を露出させる工程と、を含むことを特徴とする。
このような工程を含む本実施形態の製造方法は、貫通孔14を設けることにより、剥離液の浸透が促進され、リフトオフ法における加工時間を短縮することができるとともに、リフトオフに伴うバリの発生を抑制するという優れた効果が示す。したがって、本実施形態の製造方法を用いることにより、高品質な光電変換素子を安価に製造することができる。
貫通孔14を形成する工程は、複数の貫通孔を形成する工程であることが好ましく、貫通孔14は、孔径が0.1μm以上50μm以下であることが好ましい。これにより剥離液の浸透を促進する効果をより一層高めることができる。
貫通孔14を形成する工程は、レーザー加工により貫通孔を形成する工程であることが好ましい。レーザー加工は上記のような貫通孔の好適な態様を得るために、特に好適な方法である。
貫通孔14を形成する工程は、波長が600nm以下、パルス幅が1ns以上100ns以下の条件でレーザー加工を行なう工程であることが好ましい。これにより第2の非晶質膜6への熱ダメージを抑制するとともに、生産性の観点から好適な加工時間を維持することができる。
貫通孔14を形成する工程は、貫通孔を形成するとともに、レーザーのアニール効果によって第2の非晶質膜6の結晶化を伴う工程であることが好ましい。これによりマスク層13を介して、第2の非晶質膜6にレーザー加工を行なうことができ、リフトオフ法における加工時間を短縮するとともに、上記に示す変換効率の高い光電変換素子を得ることができる。
貫通孔14を形成する工程は、第1の非晶質膜8上にフォトレジストを塗布する工程を含み、該フォトレジストに対してフォトリソグラフィを行なうことより、貫通孔を形成する工程であっても良い。この場合にも、レーザー加工により貫通孔14を形成する方法と同様に、リフトオフ法における加工時間が短縮されるとともに、バリの発生を抑制することができる。
第2の非晶質膜6を露出させる工程は、ウェットエッチングを行なうことによりマスク層13を除去した後、リフトオフを行なうことにより第1の非晶質膜8を除去する工程であることが好ましい。これにより、リフトオフに伴うバリの発生を、より効果的に抑制することができる。
以下、本発明の別の局面として第1実施形態の光電変換素子を備える光電変換モジュール(第2実施形態)および太陽光発電システム(第3実施形態、第4実施形態)について説明する。
第1実施形態の光電変換素子は高い変換効率を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い変換効率を有することができる。
[第2実施形態]
第2実施形態は、第1実施形態の光電変換素子を備える光電変換モジュールである。
<光電変換モジュール>
図14は、本実施形態に係る光電変換モジュールの構成の一例を示す概略図である。図14を参照して光電変換モジュール1000は、複数の光電変換素子1001と、カバー1002と、出力端子1013,1014とを備える。
複数の光電変換素子1001はアレイ状に配列され直列に接続されている。図14には光電変換素子1001を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子1001の各々には、第1実施形態の光電変換素子が用いられる。なお光電変換モジュール1000に含まれる光電変換素子1001の数は2以上の任意の整数とすることができる。
カバー1002は耐候性のカバーから構成されており、複数の光電変換素子1001を覆う。
出力端子1013は、直列に接続された複数の光電変換素子1001の一方端に配置される光電変換素子1001に接続される。
出力端子1014は、直列に接続された複数の光電変換素子1001の他方端に配置される光電変換素子1001に接続される。
[第3実施形態]
第3実施形態は、第1実施形態の光電変換素子を備える太陽光発電システムである。
<太陽光発電システム>
図15は、本実施形態に係る太陽光発電システムの構成の一例を示す概略図である。図15を参照して、太陽光発電システム2000は、光電変換モジュールアレイ2001と、接続箱2002と、パワーコンディショナ2003と、分電盤2004と、電力メータ2005とを備える。後述するように光電変換モジュールアレイ2001は複数の光電変換モジュール1000(第2実施形態)から構成される。
太陽光発電システム2000には、一般に「ホーム・エネルギー・マネジメント・システム(HEMS:Home Energy Management System)」と呼ばれる機能を付加することができる。これにより部屋ごとの電力使用状況を監視しつつ個別の家単位で節電に貢献することもできる。
接続箱2002は光電変換モジュールアレイ2001に接続される。パワーコンディショナ2003は接続箱2002に接続される。分電盤2004はパワーコンディショナ2003および電気機器類2011に接続される。電力メータ2005は分電盤2004および系統連系に接続される。
(動作)
太陽光発電システム2000の動作を説明する。
光電変換モジュールアレイ2001は太陽光を電気に変換して直流電力を発電し、直流電力を接続箱2002へ供給する。
接続箱2002は光電変換モジュールアレイ2001が発電した直流電力を受け、直流電力をパワーコンディショナ2003へ供給する。
パワーコンディショナ2003は接続箱2002から受けた直流電力を交流電力に変換して分電盤2004へ供給する。あるいは接続箱2002から受けた直流電力の一部を交流電力に変換せずに、直流電力のままで分電盤2004へ供給してもよい。
分電盤2004はパワーコンディショナ2003から受けた交流電力および電力メータ2005を介して受けた商用電力の少なくともいずれかを電気機器類2011へ供給する。また分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも多いとき、パワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。そして余った交流電力を電力メータ2005を介して系統連系へ供給する。
また分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも少ないとき、系統連系から受けた交流電力およびパワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。
電力メータ2005は、系統連系から分電盤2004へ向かう方向の電力を計測するとともに、分電盤2004から系統連系へ向かう方向の電力を計測する。
(光電変換モジュールアレイ)
光電変換モジュールアレイ2001について説明する。
図16は、図15に示す光電変換モジュールアレイ2001の構成の一例を示す概略図である。図16を参照して、光電変換モジュールアレイ2001は、複数の光電変換モジュール1000と出力端子2013,2014とを含む。
複数の光電変換モジュール1000はアレイ状に配列され直列に接続されている。図16には光電変換モジュール1000を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお光電変換モジュールアレイ2001に含まれる光電変換モジュール1000の数は2以上の任意の整数とすることができる。
出力端子2013は、直列に接続された複数の光電変換モジュール1000の一方端に位置する光電変換モジュール1000に接続される。
出力端子2014は、直列に接続された複数の光電変換モジュール1000の他方端に位置する光電変換モジュール1000に接続される。
なお以上の説明はあくまでも一例であり、本実施形態の太陽光発電システムは、第1実施形態の光電変換素子を備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。
[第4実施形態]
第4実施形態は、第3実施形態として説明した太陽光発電システムよりも大規模な太陽光発電システムである。第4実施形態に係る太陽光発電システムも、第1実施形態の光電変換素子を備えるものである。
<大規模太陽光発電システム>
図17は、本実施形態に係る太陽光発電システムの構成の他の一例を示す概略図である。図17を参照して、太陽光発電システム4000は、複数のサブシステム4001と、複数のパワーコンディショナ4003と、変圧器4004とを備える。太陽光発電システム4000は、図15に示す太陽光発電システム2000よりも大規模な太陽光発電システムである。
複数のパワーコンディショナ4003は、それぞれサブシステム4001に接続される。太陽光発電システム4000において、パワーコンディショナ4003およびそれに接続されるサブシステム4001の数は2以上の任意の整数とすることができる。
変圧器4004は、複数のパワーコンディショナ4003および系統連系に接続される。
複数のサブシステム4001の各々は、複数のモジュールシステム3000から構成される。サブシステム4001内のモジュールシステム3000の数は2以上の任意の整数とすることができる。
複数のモジュールシステム3000の各々は、複数の光電変換モジュールアレイ2001と、複数の接続箱3002と、集電箱3004とを含む。モジュールシステム3000内の接続箱3002およびそれに接続される光電変換モジュールアレイ2001の数は2以上の任意の整数とすることができる。
集電箱3004は複数の接続箱3002に接続される。またパワーコンディショナ4003はサブシステム4001内の複数の集電箱3004に接続される。
(動作)
太陽光発電システム4000の動作を説明する。
モジュールシステム3000の複数の光電変換モジュールアレイ2001は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱3002を介して集電箱3004へ供給する。サブシステム4001内の複数の集電箱3004は、直流電力をパワーコンディショナ4003へ供給する。さらに複数のパワーコンディショナ4003は、直流電力を交流電力に変換して、交流電力を変圧器4004へ供給する。
変圧器4004は複数のパワーコンディショナ4003から受けた交流電力の電圧レベルを変換して系統連系へ供給する。
なお太陽光発電システム4000は第1実施形態の光電変換素子を備えるものであればよく、太陽光発電システム4000に含まれる全ての光電変換素子が第1実施形態の光電変換素子でなくても構わない。たとえば、あるサブシステム4001に含まれる光電変換素子の全てが第1実施形態の光電変換素子であり、別のサブシステム4001に含まれる光電変換素子の一部もしくは全部が、第1実施形態の光電変換素子でない場合もあり得るものとする。
以上のように本発明の実施形態について説明を行ったが、上述した各実施形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特にヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
1 半導体基板、2 第3のノンドープ膜、3 第3の非晶質膜、4 反射防止膜、5
第2のノンドープ膜、6 第2の非晶質膜、61 非晶質領域、62 結晶質領域、7
第1のノンドープ膜、8 第1の非晶質膜、9 第2の電極、10 第1の電極、11,12 レジスト膜、13 マスク層、14 貫通孔、1000 光電変換素モジュール、1001 光電変換素子、1002 カバー、1013,1014,2013,2014 出力端子、2000 太陽光発電システム、2001 光電変換モジュールアレイ、2002,3002 接続箱、2003 パワーコンディショナ、2004 分電盤、2005 電力メータ、2011 電気機器類、3000 モジュールシステム、3004 集電箱、4000 太陽光発電システム、4001 サブシステム、4003 パワーコンディショナ、4004 変圧器。

Claims (5)

  1. 第1導電型の半導体基板と、
    前記半導体基板の一方の表面上に設けられた第1導電型の第1の非晶質膜と、
    前記表面上に前記第1の非晶質膜から独立して設けられた第2導電型の第2の非晶質膜と、を備え、
    前記第2の非晶質膜は、非晶質領域と結晶質領域とを含み、
    前記結晶質領域は、誘起電流測定における出力電流の値が前記非晶質領域よりも大きい領域である、光電変換素子。
  2. 前記結晶質領域は、前記第2の非晶質膜の表面上において、略等間隔に複数配置されている、請求項1に記載の光電変換素子。
  3. 前記結晶質領域は、前記非晶質領域にレーザーアニールを行なうことにより形成される、請求項1または請求項2に記載の光電変換素子。
  4. 第1導電型の半導体基板の一方の表面の全面上に第2導電型の第2の非晶質膜を形成する工程と、
    前記第2の非晶質膜の一部を除去することにより前記半導体基板を露出させる工程と、
    前記第2の非晶質膜上にマスク層を形成する工程と、
    前記半導体基板の露出面上および前記マスク層上に第1導電型の第1の非晶質膜を形成する工程と、
    前記マスク層上に形成された前記第1の非晶質膜に貫通孔を形成する工程と、
    前記マスク層および前記第1の非晶質膜の一部を除去することにより前記第2の非晶質膜を露出させる工程と、を含む、光電変換素子の製造方法。
  5. 前記貫通孔を形成する工程は、レーザー加工により貫通孔を形成する工程である、請求項4に記載の光電変換素子の製造方法。
JP2013261081A 2013-01-16 2013-12-18 光電変換素子および光電変換素子の製造方法 Pending JP2014158017A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013261081A JP2014158017A (ja) 2013-01-16 2013-12-18 光電変換素子および光電変換素子の製造方法
PCT/JP2014/050519 WO2014112500A1 (ja) 2013-01-16 2014-01-15 光電変換素子および光電変換素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013005429 2013-01-16
JP2013005429 2013-01-16
JP2013261081A JP2014158017A (ja) 2013-01-16 2013-12-18 光電変換素子および光電変換素子の製造方法

Publications (1)

Publication Number Publication Date
JP2014158017A true JP2014158017A (ja) 2014-08-28

Family

ID=51209589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013261081A Pending JP2014158017A (ja) 2013-01-16 2013-12-18 光電変換素子および光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP2014158017A (ja)
WO (1) WO2014112500A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170482A (ja) * 2017-03-30 2018-11-01 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
WO2020105265A1 (ja) * 2018-11-21 2020-05-28 株式会社カネカ 太陽電池の製造方法
JP2020096126A (ja) * 2018-12-14 2020-06-18 株式会社カネカ 裏面電極型太陽電池の製造方法
JP2020155710A (ja) * 2019-03-22 2020-09-24 株式会社カネカ 太陽電池の製造方法
JPWO2020203360A1 (ja) * 2019-03-29 2020-10-08

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010916A (ja) * 2016-07-12 2018-01-18 株式会社アルバック Hbc型結晶系太陽電池の製造方法、及びhbc型結晶系太陽電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2906406B1 (fr) * 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
KR101146736B1 (ko) * 2009-09-14 2012-05-17 엘지전자 주식회사 태양 전지
US8633379B2 (en) * 2010-08-17 2014-01-21 Lg Electronics Inc. Solar cell
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
WO2012132758A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
JP2012243797A (ja) * 2011-05-16 2012-12-10 Mitsubishi Electric Corp 太陽電池の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170482A (ja) * 2017-03-30 2018-11-01 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
WO2020105265A1 (ja) * 2018-11-21 2020-05-28 株式会社カネカ 太陽電池の製造方法
JPWO2020105265A1 (ja) * 2018-11-21 2021-10-07 株式会社カネカ 太陽電池の製造方法
JP7361045B2 (ja) 2018-11-21 2023-10-13 株式会社カネカ 太陽電池の製造方法
JP2020096126A (ja) * 2018-12-14 2020-06-18 株式会社カネカ 裏面電極型太陽電池の製造方法
JP7195130B2 (ja) 2018-12-14 2022-12-23 株式会社カネカ 裏面電極型太陽電池の製造方法
JP2020155710A (ja) * 2019-03-22 2020-09-24 株式会社カネカ 太陽電池の製造方法
JP7274899B2 (ja) 2019-03-22 2023-05-17 株式会社カネカ 太陽電池の製造方法
JPWO2020203360A1 (ja) * 2019-03-29 2020-10-08
WO2020203360A1 (ja) * 2019-03-29 2020-10-08 株式会社カネカ 太陽電池の製造方法
JP7186284B2 (ja) 2019-03-29 2022-12-08 株式会社カネカ 太陽電池の製造方法

Also Published As

Publication number Publication date
WO2014112500A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
US8569614B2 (en) Solar cell and method of manufacturing the same
KR101426941B1 (ko) 태양전지 및 그의 제조방법
WO2014112500A1 (ja) 光電変換素子および光電変換素子の製造方法
EP2413374B1 (en) Method for roughening substrate surface and method for manufacturing photovoltaic device
JP6360471B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
Kulakci et al. Application of Si nanowires fabricated by metal-assisted etching to crystalline Si solar cells
JP2007281447A (ja) 太陽電池
JP2009135338A (ja) 太陽電池及び太陽電池の製造方法
JP2010251667A (ja) 太陽電池
KR20110037984A (ko) 태양 전지 및 그 제조 방법
JP5927027B2 (ja) 光電変換装置
US9997647B2 (en) Solar cells and manufacturing method thereof
JP6284522B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP6223424B2 (ja) 光電変換素子
JP6141670B2 (ja) 太陽電池の製造方法
US9761752B2 (en) Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
WO2015122242A1 (ja) 裏面接合型の光電変換素子および太陽光発電システム
WO2012017517A1 (ja) 太陽電池セル
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
Gudovskikh et al. Multijunction a-Si: H/c-Si solar cells with vertically-aligned architecture based on silicon nanowires
JP2010080885A (ja) 太陽電池の製造方法
JP5645734B2 (ja) 太陽電池素子
JP2014086590A (ja) 結晶太陽電池の製造方法および結晶太陽電池
JP2014086589A (ja) 太陽電池セルの製造方法および太陽電池セル