JP2014142740A - 信号入力装置 - Google Patents

Abstract

【課題】信号入力装置につき、第１のセンサと第２のセンサとのいずれが接続されているかを自動的に検出し、その検出結果に基づいて後段側でセンサの接続態様に応じた設定を自動的に行うことを可能にする。
【解決手段】第１、第２のセンサ接続端子Ｔ１、Ｔ２への第１のセンサＡの接続状態で、第１の回路状態遷移手段１１ａは、非動作状態の第１のセンサＡに流れるオフ状態電流と動作状態の第１のセンサＡに流れるオン状態電流との電流差に応じて回路状態を遷移させる。第２の回路状態遷移手段１１ｂは、第２、第３のセンサ接続端子Ｔ２、Ｔ３への第２のセンサＢの接続状態で、非動作状態の第２のセンサＢに流れるオフ状態電流と動作状態の第２のセンサＢに流れるオン状態電流との電流差に応じて回路状態を遷移させる。第１、第２の回路状態遷移手段１１、１２は、合計４つの遷移状態における、２つの出力端子Ｏ１、Ｏ２での出力の組み合わせがすべて互いに異なるように構成されている。
【選択図】図１

Description

本発明は、２線式の近接センサ、光電センサ、光ファイバセンサ等の２線式センサを接続して、その２線式センサからの信号を取り込んだ上で、ＣＰＵ（中央演算処理装置）やＰＬＣ（プログラムコントローラ）などの制御装置に伝える信号入力装置に関する。

信号入力装置の一例として、ＰＬＣの入力回路がある。従来の入力回路では、少なくとも３つの第１〜第３のセンサ接続端子を持ち、２線式の近接センサを第１、第２のセンサ接続端子間に接続する第１の接続状態と、第２、第３のセンサ接続端子間に接続する第２の接続状態とを、択一的に切り替えている。ここで択一的とは、１つの近接センサを第１の接続状態でセンサ接続端子間に接続したときは、他の近接センサは第２の接続状態でセンサ接続端子に、同時には、接続することができないことである。

そして、ＰＬＣにおいて入力回路の後段の内部回路では、近接センサの接続態様が前記第１の接続状態か前記第２の接続状態かに対応して、近接センサからの入力信号を処理してシーケンスプログラムの実行等を行う。

特開２００５−１４９２９４号公報 特開２００６−４８４８１号公報 特開２０１０−４１５５号公報

かかる入力回路を備えたＰＬＣにおいては、センサ接続端子間での近接センサの接続態様に対応して作業者が手動で設定する必要があった。

しかしながら、このような設定を近接センサの接続態様に合わせて行うことは煩わしいだけでなく、誤認識の結果として誤設定を引き起こす可能性も指摘される。

そこで、本発明は、入力回路等の信号入力回路のセンサ接続端子に対するセンサの接続態様を自動検出し、その検出結果に基づいて後段側のＰＬＣ等では各種設定を自動的に確実に行うことができるようにすることを目的としている。

（１）本発明による信号入力装置は、
複数の２線式センサ（以下、センサ）が択一的に複数のセンサ接続端子のいずれかに接続される信号入力装置であって、
接続状態とされた個々の前記センサのそれぞれにつき、非動作状態にある前記センサに流れるオフ状態電流と動作状態にある前記センサに流れるオン状態電流との電流差に応じて回路状態を遷移させる回路状態遷移手段と、
前記回路状態遷移手段に接続されて、前記回路状態の変化に応じて複数の出力信号の組み合わせが変化する複数の出力端子と、を備え、
前記回路状態遷移手段は、それぞれが生じさせた複数の遷移状態における、前記複数の出力端子での出力の組み合わせがすべて互いに異なるように構成されている。

上記の構成において、回路状態遷移手段は、複数のセンサのうち、いずれのセンサが前記複数のセンサ接続端子のいずれかに択一的に接続されているかに応じて回路状態を自動的に遷移させるとともに、接続したセンサの非動作状態と動作状態の切り替えに応じても回路状態を自動的に遷移させるので、これら複数のセンサを択一的に複数のセンサ接続端子間に接続して使用する信号入力装置において、その回路状態の設定を自動化することが可能となる。

なお、前記センサは、２線式の近接センサ、光電センサ、光ファイバセンサ等の各種の２線式センサを含む。

本発明の好ましい１つの態様では、
前記複数のセンサは、少なくとも２つの第１および第２のセンサを含み、また、前記複数のセンサ接続端子は、少なくとも３つの第１ないし第３のセンサ接続端子を含み、前記複数の出力端子は、少なくとも２つの第１および第２の出力端子を含み、前記第１のセンサは前記第１、第２のセンサ接続端子間に、また、前記第２のセンサは前記第２、第３のセンサ接続端子間に、それぞれ、択一的に接続される構成において、
前記回路状態遷移手段が、
前記第１、第２のセンサ接続端子間に前記第１のセンサが接続されている状態において、非動作状態にある前記第１のセンサに流れるオフ状態電流と動作状態にある前記第１のセンサに流れるオン状態電流との電流差に応じて回路状態を遷移させる第１の回路状態遷移手段と、
前記第２、第３のセンサ接続端子間に前記第２のセンサが接続されている状態において、非動作状態にある前記第２のセンサに流れるオフ状態電流と動作状態にある前記第２のセンサに流れるオン状態電流との電流差に応じて回路状態を遷移させる第２の回路状態遷移手段と、
を備え、
前記第１、第２の回路状態遷移手段は、それぞれが生じさせた２つずつで合計４つの遷移状態における、前記第１、第２の出力端子での出力の組み合わせがすべて互いに異なるように構成されている。

上記態様の作用は次のとおりである。

第１、第２のセンサ接続端子に第１のセンサを接続すると、第１の回路状態遷移手段が活性化される。この状態で、第１のセンサに被検出物を作用させない第１のセンサの非動作状態と、被検出物を作用させる第１のセンサの動作状態とを切り替えると、第１の回路状態遷移手段は回路状態を切り替える。

すなわち、第１の回路状態遷移手段は、非動作状態にある第１のセンサに流れるオフ状態電流を検出して回路状態を遷移させ、２つの第１および第２の出力端子での出力の組み合わせを第１状態の組み合わせ〈１〉＝（Ｘ１、Ｙ１）とする。また、第１の回路状態遷移手段は、動作状態にある第１のセンサに流れるオン状態電流を検出して回路状態を遷移させ、２つの第１および第２の出力端子での出力の組み合わせを第２状態の組み合わせ〈２〉＝（Ｘ２、Ｙ２）とする。

あるいは、第２の回路状態遷移手段は、非動作状態にある第２のセンサに流れるオフ状態電流を検出して回路状態を遷移させ、２つの第１および第２の出力端子での出力の組み合わせを第３状態の組み合わせ〈３〉＝（Ｘ３、Ｙ３）とする。また、第２の回路状態遷移手段は、動作状態にある第２のセンサに流れるオン状態電流を検出して回路状態を遷移させ、２つの第１および第２の出力端子での出力の組み合わせを第４状態の組み合わせ〈４〉＝（Ｘ４、Ｙ４）とする。

上記の４つの出力組み合わせ〈１〉、〈２〉、〈３〉、〈４〉は互いに識別可能である。

２値の場合について例示すると、Ｘ１＝Ｘ２＝Ｌ（またはＸ１＝Ｘ２＝Ｈ）であれば第１のセンサが接続されているとし（ここで“Ｌ”、“Ｈ”は論理レベル）、Ｘ３＝Ｘ４＝Ｈ（またはＸ３＝Ｘ４＝Ｌ）であれば第２のセンサが接続されているとする（一例）。これにより、いずれのセンサが接続されたかが識別される。

さらに、Ｙ１＝Ｈ（またはＹ１＝Ｌ）であれば第１のセンサが非動作状態であるとし、Ｙ２＝Ｌ（またはＹ２＝Ｈ）であれば第１のセンサが動作状態であるとする（一例）。これにより、接続状態にある第１のセンサの非動作状態と動作状態とが識別される。

また、Ｙ３＝Ｌ（またはＹ３＝Ｈ）であれば第２のセンサが非動作状態であるとし、Ｙ４＝Ｈ（またはＹ４＝Ｌ）であれば第２のセンサが動作状態であるとする（一例）。これにより、接続状態にある第２のセンサの非動作状態と動作状態とが識別される。

以上のように、第１、第２の回路状態遷移手段は、第１および第２のセンサのうち、いずれのセンサが第１および第２のセンサ接続端子間、または、第２および第３のセンサ接続端子間に接続されているかに応じて回路状態を自動的に遷移させるとともに、接続したセンサの非動作状態と動作状態の切り替えに応じても回路状態を自動的に遷移させるので、２種類のセンサを択一的に接続して使用する信号入力装置において、その回路状態の設定を自動化することが可能となる。

本発明によれば、複数の２線式のセンサが複数のセンサ接続端子のいずれに択一的に接続されているかを自動的に検出し、その検出結果に基づいて、後段側でのセンサの接続態様に応じた設定を適切にかつ自動的に行うことができる。

本発明の実施の形態にかかる信号入力装置の構成を概念的に示す構成概念図 本発明の実施の形態にかかる信号入力装置の概略的な構成図 本発明の実施例にかかる信号入力装置の両センサ未接続状態を示す回路図 本発明の実施例にかかる信号入力装置の第１のセンサの接続・非動作状態を示す回路図 本発明の実施例にかかる信号入力装置の第１のセンサの接続・動作状態を示す回路図 本発明の実施例にかかる信号入力装置の第２のセンサの接続・非動作状態を示す回路図 本発明の実施例にかかる信号入力装置の第２のセンサの接続・動作状態を示す回路図 本発明の実施例にかかる信号入力装置の遷移条件の図

以下、本発明の実施の形態にかかる信号入力装置を、図面を参照して、詳しく説明する。図１は、本発明の実施の形態にかかる信号入力装置の構成を概念的に示す構成概念図である。なお、以下の説明では、説明の都合で２線式の近接センサを単にセンサと称し、また、各図中でも、近接センサを単にセンサで示す。

図１に示すように、信号入力装置１０は、第１のセンサＡと第２のセンサＢとを、その第１、第２、第３のセンサ接続端子Ｔ１、Ｔ２、Ｔ３に対して択一的に接続し得るものとして構成されている。

前記両センサＡ、Ｂは、共に、同一構成のものであり、センサ信号を出力する出力トランジスタＴｒを備えている。そして、これらセンサＡ、Ｂの出力端子ａ、ｂは、第１、第２のセンサ接続端子Ｔ１、Ｔ２間、第２、第３のセンサ接続端子Ｔ２、Ｔ３間のいずれかに出力トランジスタＴｒのコレクタ−エミッタが接続することができるようになっている。トランジスタＴｒの型式は、図１ではＮＰＮであるが、この型式に限定されない。

センサＡ、ＢのトランジスタＴｒのコレクタ電位は、当該センサＡ、Ｂの信号となり、また、これらセンサにおいては、信号入力装置１０側からトランジスタＴｒのコレクタに接続されたセンサ内部回路に給電される。ただし、図１では、前記給電のための回路の図示を略している。

図１では、説明の都合で、第１のセンサＡはその出力端子ａ、ｂが第１、第２のセンサ接続端子Ｔ１、Ｔ２に接続され、また、第２のセンサＢはその出力端子ａ、ｂが第２、第３のセンサ接続端子Ｔ２、Ｔ３間に接続されるものとしている。この接続は以下の説明でも同様である。

また、上記の「択一的に接続」とは、第１、第２両センサＡ、Ｂのうちのいずれか一方の出力端子ａ、ｂを第１〜第３のセンサ接続端子Ｔ１〜Ｔ３に接続したときは、第１、第２両センサＡ、Ｂのうちのいずれか他方の出力端子ａ、ｂは第１〜第３のセンサ接続端子Ｔ１〜Ｔ３に接続することができない、つまり、両センサＡ、Ｂを第１〜第３のセンサ接続端子Ｔ１〜Ｔ３に同時接続はできないということである。

信号入力装置１０はまた、接続状態とされた第１のセンサＡまたは第２のセンサＢのそれぞれにつき、非動作状態（動作ＯＦＦ）でのセンサ内のオフ状態電流（トランジスタＴｒのコレクタ−エミッタ間を流れる電流）と、動作状態（動作ＯＮ）でのセンサ内のオン状態電流（トランジスタＴｒのコレクタ−エミッタ間を流れる電流）との電流差に応じて回路状態を遷移させる回路状態遷移手段１１を備えているとともに、回路状態の変化に応じて２組の出力信号のハイレベル（“Ｈ”）と、ローレベル（“Ｌ”）の組み合わせが変化する２つの出力端子Ｏ１、Ｏ２を有している。

回路状態遷移手段１１は、第１、第２のセンサ接続端子Ｔ１、Ｔ２に第１のセンサＡが接続されている状態において、非動作状態にある第１のセンサＡに流れるオフ状態電流と、動作状態にある第１のセンサＡに流れるオン状態電流との電流差に応じて回路状態を遷移させる。また、回路状態遷移手段１１は、第２、第３のセンサ接続端子Ｔ２、Ｔ３に第２のセンサＢが接続されている状態において、非動作状態にある第２のセンサＢに流れるオフ状態電流と、動作状態にある第２のセンサＢに流れるオン状態電流との電流差に応じて回路状態を遷移させる。

回路状態遷移手段１１が生じさせるのは、４つの遷移状態であり、これら４つの遷移状態における、２つの出力端子Ｏ１、Ｏ２での出力の組み合わせがすべて互いに異なるように構成されている。

第１、第２のセンサ接続端子Ｔ１、Ｔ２に第１のセンサＡが接続されている状態で、その第１のセンサＡが非動作状態にあるとき、第１の回路状態遷移手段１１ａは回路状態を遷移させて、２つの出力端子Ｏ１、Ｏ２での出力の組み合わせを第１出力組み合わせ〈１〉＝（Ｘ１、Ｙ１）とする。

また、第１、第２のセンサ接続端子Ｔ１、Ｔ２に第１のセンサＡが接続されている状態で、その第１のセンサＡが動作状態にあるとき、第１の回路状態遷移手段１１ａは回路状態を遷移させて、２つの出力端子Ｏ１、Ｏ２での出力の組み合わせを第２出力組み合わせ〈２〉＝（Ｘ２、Ｙ２）とする。

ここで留意するべきは、出力Ｘ１と出力Ｘ２とが同じであれば、出力Ｙ１と出力Ｙ２とは必ず異なっており、逆に、出力Ｙ１と出力Ｙ２とが同じであれば、出力Ｘ１と出力Ｘ２とは必ず異なっているということである。要するに、第１状態の出力組み合わせ〈１〉＝（Ｘ１、Ｙ１）と第２状態の出力組み合わせ〈２〉＝（Ｘ２、Ｙ２）とは互いに識別可能となっている。なお、出力Ｘ１と出力Ｘ２とが異なり、かつ出力Ｙ１と出力Ｙ２とが異なる場合もあり得る。出力Ｘ１と出力Ｘ２とが同じで、かつ出力Ｙ１と出力Ｙ２とが同じということはない。

次に、第２、第３のセンサ接続端子Ｔ２、Ｔ３に第２のセンサＢが接続されている状態で、その第２のセンサＢが非動作状態にあるとき、回路状態遷移手段１１は回路状態を遷移させて、２つの出力端子Ｏ１、Ｏ２での出力の組み合わせを第３出力組み合わせ〈３〉＝（Ｘ３、Ｙ３）とする。

また、第２、第３のセンサ接続端子Ｔ２、Ｔ３に第２のセンサＢが接続されている状態で、その第２のセンサＢが動作状態にあるとき、第２の回路状態遷移手段１１ｂは回路状態を遷移させて、２つの出力端子Ｏ１、Ｏ２での出力の組み合わせを第４出力組み合わせ〈４〉＝（Ｘ４、Ｙ４）とする。

ここで留意するべきは、出力Ｘ３と出力Ｘ４とが同じであれば、出力Ｙ３と出力Ｙ４とは必ず異なっており、逆に、出力Ｙ３と出力Ｙ４とが同じであれば、出力Ｘ３と出力Ｘ４とは必ず異なっているということである。要するに、第３状態の出力組み合わせ〈３〉＝（Ｘ３、Ｙ３）と第４状態の出力組み合わせ〈４〉＝（Ｘ４、Ｙ４）とは互いに識別可能となっている。なお、出力Ｘ３と出力Ｘ４とが異なり、かつ出力Ｙ３と出力Ｙ４とが異なる場合もあり得る。出力Ｘ３と出力Ｘ４とが同じで、かつ出力Ｙ３と出力Ｙ４とが同じということはない。

さらに、上記の４つの出力組み合わせ〈１〉、〈２〉、〈３〉、〈４〉は互いに識別可能となっている。つまり、出力組み合わせ（Ｘ１、Ｙ１）と出力組み合わせ（Ｘ２、Ｙ２）と出力組み合わせ（Ｘ３、Ｙ３）と出力組み合わせ（Ｘ４、Ｙ４）とは互いに識別可能である。

ここで一例として出力組み合わせを２値の“Ｈ”レベルと“Ｌ”レベルの組み合わせとして例示すると、第１状態の出力組み合わせ〈１〉＝（Ｌ、Ｈ）、第２状態の出力組み合わせ〈１〉＝（Ｌ、Ｌ）、第３状態の出力組み合わせ〈３〉＝（Ｈ、Ｌ）、第４状態の出力組み合わせ〈４〉＝（Ｈ、Ｈ）とすれば、これら第１〜第４の４つの組み合わせ（Ｌ、Ｈ）、（Ｌ、Ｌ）、（Ｈ、Ｌ）、（Ｈ、Ｈ）は、相互に識別可能である。

これは、次のように考えることができる。出力端子はＯ１とＯ２の２つがあるが、これを２ビットと捉え、それぞれに“Ｈ”、“Ｌ”の２ビットがあるならば、２の２乗＝４で、４通りの組み合わせが生じることになる。

第１〜第４の４つの組み合わせは、上記の、
（Ｌ、Ｈ）、（Ｌ、Ｌ）、（Ｈ、Ｌ）、（Ｈ、Ｈ）
以外に、
（Ｌ、Ｈ）、（Ｌ、Ｌ）、（Ｈ、Ｈ）、（Ｈ、Ｌ）
（Ｌ、Ｌ）、（Ｌ、Ｈ）、（Ｈ、Ｌ）、（Ｈ、Ｈ）
（Ｌ、Ｌ）、（Ｌ、Ｈ）、（Ｈ、Ｈ）、（Ｈ、Ｌ）
（Ｈ、Ｌ）、（Ｈ、Ｈ）、（Ｌ、Ｈ）、（Ｌ、Ｌ）
（Ｈ、Ｈ）、（Ｈ、Ｌ）、（Ｌ、Ｈ）、（Ｌ、Ｌ）
（Ｈ、Ｌ）、（Ｈ、Ｈ）、（Ｌ、Ｌ）、（Ｌ、Ｈ）
（Ｈ、Ｈ）、（Ｈ、Ｌ）、（Ｌ、Ｌ）、（Ｌ、Ｈ）
などもあり得る。要するに、４つの組み合わせは、互いに識別可能であれば、どのような組み合わせであってもよい。

以上のように、回路状態遷移手段１１は、第１、第２のセンサＡ、Ｂのいずれが接続されているかに応じて回路状態を自動的に遷移させるとともに、接続したセンサの非動作状態と動作状態の切り替えに応じても回路状態を自動的に遷移させるので、２種類のセンサを択一的に接続して使用する信号入力装置１０において、その回路状態の設定を自動化することが可能となる。

信号入力装置１０の出力信号は出力端子Ｏ１、Ｏ２から図示略の制御装置内部のＣＰＵに取り込まれる。なお、信号入力装置１０はＰＬＣ（ＰＬＣまたはプログラマブルコントローラ）において、近接センサ等のセンサが接続される入力回路とし、この入力回路からＰＬＣ内部の制御部に取り込まれるようにするとよい。

第１、第２のセンサＡ、Ｂのいずれかを対応するセンサ接続端子のいずれか（Ｔ１、Ｔ２またはＴ２、Ｔ３）に接続した状態で、そのセンサを非動作状態と動作状態とに切り替えてみて、それぞれの場合に制御装置が信号入力装置１０の２つの出力端子Ｏ１、Ｏ２から取り込んだ出力組み合わせを確認する。

もし、センサ非動作状態でその出力組み合わせが（Ｘ１、Ｙ１）であり、かつセンサ動作状態でその出力組み合わせが（Ｘ２、Ｙ２）であるならば、そのときに信号入力装置１０に接続されているのは第１のセンサＡであると識別することが可能である。センサを接続しているのは、第１、第２のセンサ接続端子Ｔ１、Ｔ２であることも分かる。

また、もし、センサ非動作状態でその出力組み合わせが（Ｘ３、Ｙ３）であり、かつセンサ動作状態でその出力組み合わせが（Ｘ４、Ｙ４）であるならば、そのときに信号入力装置１０に接続されているのは第２のセンサＢであると識別することが可能である。センサを接続しているのは、第２、第３のセンサ接続端子Ｔ２、Ｔ３であることも分かる。

図１で図示略の制御装置は、このようにして接続されているセンサの種別を自動的に判別し、その判別結果に基づいて他の回路部への設定信号や制御信号などを生成することになる。

目視等による接続状態の確認の難しい場所にセンサがある場合等であっても、接続されているセンサの種類を容易に判別することができる。

なお、両センサＡ、Ｂとも未接続状態のときの出力組み合わせ（Ｘ０、Ｙ０）は、上記の４つの出力組み合わせ（Ｘ１、Ｙ１）、（Ｘ２、Ｙ２）、（Ｘ３、Ｙ３）、（Ｘ４１、Ｙ４）のいずれかと一致していても構わない。その場合に、出力組み合わせが一致するのは、４つの出力組み合わせのどれであってもよい。

上記の本発明の構成において、好ましいいくつかの態様につき、次に図２を用いて説明する。図２は、本発明の実施の形態にかかる信号入力装置の概略的な構成図である。

図２では、図１の回路状態遷移手段１１は、説明の都合で、第１の回路状態遷移手段１１ａと、第２の回路状態遷移手段１１ｂとに分けられる。第１、第２のセンサ接続端子Ｔ１、Ｔ２は、高電位電源ＶＤＤから給電される。第３のセンサ接続端子Ｔ３は低電位電源ＶＳＳ（または接地部）に接続される。

第１の回路状態遷移手段１１ａは、高電位電源ＶＤＤから第１のセンサ接続端子Ｔ１までの給電ラインＬ１と、高電位電源ＶＤＤから第２のセンサ接続端子Ｔ２までの給電ラインＬ２との間に介装されたスイッチ手段Ｓｗをもって構成されている。

このスイッチ手段Ｓｗは、高電位電源ＶＤＤから第１のセンサ接続端子Ｔ１までの給電ラインＬ１が導通状態（ＯＮ）にあるとき、高電位電源ＶＤＤから第２のセンサ接続端子Ｔ２までの給電ラインＬ２を非導通状態（ＯＦＦ）とし、逆に、第１高電位電源ＶＤＤ１から第１のセンサ接続端子Ｔ１までの給電ラインＬ１が非導通状態であるとき、第２高電位電源ＶＤＤ２から第２のセンサ接続端子Ｔ２までの給電ラインＬ２を導通状態とする。

すなわち、給電ラインＬ１から第１のセンサＡに給電が行われているとき、そのときの回路状態の変化に伴うスイッチ手段Ｓｗの動作によって、給電ラインＬ２の給電は停止され、また、給電ラインＬ１を介して第１のセンサＡに給電が行われていないとき、そのときの回路状態の変化に伴うスイッチ手段Ｓｗの動作によって、給電ラインＬ２から第２のセンサ接続端子Ｔ２への給電が行われる。

第２の回路状態遷移手段１１ｂは、コンパレータＣ１と第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２とを備えている。第１、第２のセンサ接続端子Ｔ１、Ｔ２間に第１のセンサＡが接続されている状態で、第１のセンサＡが非動作状態にあるとき、第２のセンサ接続端子Ｔ２からの電流は充分に小さくされ、第１のセンサＡが動作状態にあるとき、第２のセンサ接続端子Ｔ２からの電流は増加する。

この電流の大小変化を捕捉するために、コンパレータＣ１の入力端子に、第２のセンサ接続端子Ｔ２からの電流の変化を電圧降下によって検出するための第１の負荷抵抗Ｒ１を接続し、この第１の負荷抵抗Ｒ１に第２のセンサ接続端子Ｔ２からの電流を流すようにする。

第１の負荷抵抗Ｒ１の両端電圧つまりコンパレータＣ１の入力電圧Ｖ_INが基準電圧Ｖthと比較され、その比較結果がコンパレータＣ１の出力端子から第２の出力端子Ｏ２へと出力される。

第２、第３のセンサ接続端子Ｔ２、Ｔ３間に第２のセンサＢが接続されている状態で、第２のセンサＢが非動作状態にあるとき、高電位電源ＶＤＤから給電ラインＬ２を介して給電される電流の一部を第２のセンサ接続端子Ｔ２を介して第２のセンサＢへ供給するとともに、その電流の残りの部分を前記の第１の負荷抵抗Ｒ１へ供給する。

このとき、第２高電位電源ＶＤＤ２から第１の負荷抵抗Ｒ１への電流は比較的大きなものとする。第２のセンサＢが動作状態にあるとき、第２のセンサＢの内部抵抗は充分小さく、これを流れる電流でショートを起こさないようにするため、第１の負荷抵抗Ｒ１とコンパレータＣ１の入力端子との接続ノードＮ１と第２のセンサ接続端子Ｔ２との間に第２の負荷抵抗Ｒ２を挿入する。

前記の接続ノードＮ１から分流して第１の負荷抵抗Ｒ１に流れる電流は、第２のセンサＢが非動作状態のときは大きく、動作状態のときは小さくなる。

そして、第１の負荷抵抗Ｒ１の両端電圧つまりコンパレータＣ１の入力電圧Ｖ_INが基準電圧Ｖthと比較され、その比較結果がコンパレータＣ１の出力端子から第２の出力端子Ｏ２へと出力される。

この実施の形態の動作を説明する。

（Ａ１）信号入力装置１０の第１、第２のセンサ接続端子Ｔ１、Ｔ２に第１のセンサＡを接続すると、第１のセンサＡが非動作状態であれば、高電位電源ＶＤＤ、第１のセンサ接続端子Ｔ１、第１のセンサＡ、第２のセンサ接続端子Ｔ２、第２の負荷抵抗Ｒ２、第１の負荷抵抗Ｒ１、低電位電源ＶＳＳの経路に電流が流れる。このとき、第１のセンサＡが非動作状態であれば、第１のセンサＡに流れる電流は微弱なオフ状態電流ｉ_A0となる。

第１の回路状態遷移手段１１ａを構成しているスイッチ手段Ｓｗは、微弱なオフ状態電流ｉ_A0の検出をもって高電位電源ＶＤＤから第２のセンサ接続端子Ｔ２への給電ラインＬ２を遮断する。よって、第１の出力端子Ｏ１における論理は“Ｌ”レベル（一例）へと遷移する。

第１のセンサＡに流れる微弱なオフ状態電流ｉ_A0は第１の負荷抵抗Ｒ１にも流れ、コンパレータＣ１の入力電圧Ｖ_INは低いレベルとなる。その結果、コンパレータＣ１の出力つまりは第２の出力端子Ｏ２の論理は“Ｈ”レベル（一例）となる。

制御装置２０は、第１の出力端子Ｏ１の論理“Ｌ”の入力により、信号入力装置１０に接続されているのが第１のセンサＡであり、それは第１、第２のセンサ接続端子Ｔ１、Ｔ２に接続されていると認識できる。また、制御装置２０は、第２の出力端子Ｏ２の論理“Ｈ”の入力により、接続されている第１のセンサＡが非動作状態にあると認識できる。

（Ａ２）第１、第２のセンサ接続端子Ｔ１、Ｔ２に接続された第１のセンサＡが動作状態に遷移すると、第１のセンサＡに流れる電流は増加する。これが第１のセンサＡのオン状態電流ｉ_A1である。スイッチ手段Ｓｗの状態は変わらず、第１の出力端子Ｏ１の論理は“Ｌ”レベルのままである。

第１のセンサＡに流れる大きなオン状態電流ｉ_A1が第１の負荷抵抗Ｒ１に流れ、コンパレータＣ１の入力電圧Ｖ_INは上昇する。その結果、コンパレータＣ１の出力つまりは第２の出力端子Ｏ２の論理は“Ｌ”レベルへと反転する（一例）。

制御装置２０は、第１の出力端子Ｏ１の論理“Ｌ”の入力により、信号入力装置１０に接続されているのが第１のセンサＡであり、それは第１、第２のセンサ接続端子Ｔ１、Ｔ２に接続されていると認識できる。また、制御装置２０は、第２の出力端子Ｏ２の論理“Ｌ”の入力により、接続されている第１のセンサＡが動作状態にあると認識できる。

（Ｂ１）信号入力装置１０の第２、第３のセンサ接続端子Ｔ２、Ｔ３に第２のセンサＢを接続する。このとき、第１、第２のセンサ接続端子Ｔ１、Ｔ２は開放されており、高電位電源ＶＤＤから給電ラインＬ１を介して第１のセンサ接続端子Ｔ１への電流の流入がないため、スイッチ手段Ｓｗは、第２高電位電源ＶＤＤ２から第２のセンサ接続端子Ｔ２への給電ラインＬ２を導通状態へ切り替える。その結果として、第１の出力端子Ｏ１における論理は“Ｈ”レベルへと反転する（一例）。

第２のセンサＢが非動作状態であれば、高電位電源ＶＤＤ、第２の負荷抵抗Ｒ２、第２のセンサ接続端子Ｔ２、第２のセンサＢ、低電位電源ＶＳＳの経路に電流が流れるが、その電流は微弱であり、高電位電源ＶＤＤからの電流の大部分は第１の負荷抵抗Ｒ１に流れることなる。結果、コンパレータＣ１の入力電圧Ｖ_INは高いレベルとなり、コンパレータＣ１の出力つまりは第２の出力端子Ｏ２の論理は“Ｌ”レベル（一例）となる。

制御装置２０は、第１の出力端子Ｏ１の論理“Ｈ”の入力により、信号入力装置１０に接続されているのが第２のセンサＢであり、それは第２、第３のセンサ接続端子Ｔ２、Ｔ３に接続されていると認識できる。また、制御装置２０は、第２の出力端子Ｏ２の論理“Ｌ”の入力により、接続されている第２のセンサＢが非動作状態にあると認識できる。

（Ｂ２）第２、第３のセンサ接続端子Ｔ２、Ｔ３に接続された第２のセンサＢが動作状態に遷移すると、第２のセンサＢに流れる電流は増加し、それに連動して第１の負荷抵抗Ｒ１に流れる電流が減少する。それは、第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２との並列抵抗に抵抗Ｒ８が直列に接続されていることによる。コンパレータＣ１の入力電圧Ｖ_INは低下し、コンパレータＣ１の出力つまりは第２の出力端子Ｏ２の論理は“Ｈ”レベルへと反転する（一例）。スイッチ手段Ｓｗの状態は変わらず、第１の出力端子Ｏ１の論理は“Ｈ”レベルのままである。

制御装置２０は、第１の出力端子Ｏ１の論理“Ｈ”の入力により、信号入力装置１０に接続されているのが第２のセンサＢであり、それは第２、第３のセンサ接続端子Ｔ２、Ｔ３に接続されていると認識できる。また、制御装置２０は、第２の出力端子Ｏ２の論理“Ｈ”の入力により、接続されている第２のセンサＢが動作状態にあると認識できる。

以上のように、信号入力装置１０に第１のセンサＡを接続しているか、それとも第２のセンサＢを接続しているかの識別は、第１の出力端子Ｏ１の論理によって行われる。また、第１のセンサＡの接続状態であるか第２のセンサＢの接続状態であるかにかかわらず、第２の出力端子Ｏ２に現れる論理の変化に応じて、その接続しているセンサが非動作状態であるか動作状態であるかを識別することができる。

より具体的な好ましい実施の形態として、次のようなものがある。

第１のセンサＡ、第２のセンサＢが択一的に接続されるべき第１のセンサ接続端子Ｔ１、第２のセンサ接続端子Ｔ２および第３のセンサ接続端子Ｔ３と、給電ラインＬ１に挿入されたフォトダイオードおよび第１の出力端子Ｏ１をプルダウンする給電ラインＬ２に挿入されたフォトトランジスタを有するフォトカプラ（図２では図示せず：図３のＰＣ１参照）と、フォトトランジスタの導通／非導通に応じて非導通／導通となるスイッチング素子（図２では図示せず：図３のＴｒ２参照）と、このスイッチング素子と低電位電源ＶＳＳとの間に挿入された第１の負荷抵抗Ｒ１と、スイッチング素子と第１の負荷抵抗Ｒ１との接続ノードＮ１と第２のセンサ接続端子Ｔ２との間に挿入された第２の負荷抵抗Ｒ２と、第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２との接続ノードＮ１とスイッチング素子との間に挿入された抵抗Ｒ８とを備えた信号入力装置である。

上記のフォトダイオード、フォトトランジスタからなるフォトカプラは、前述のスイッチ手段Ｓｗを構成している。

第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２との接続ノードＮ１とスイッチング素子との間に挿入された抵抗Ｒ８は、コンパレータＣ１における基準電圧Ｖthを設定する上で有用となるものである（これについては以下の実施例で詳述する）。

以下、本発明の実施例にかかる信号入力装置を、図３〜図８を参照して説明する。この実施例では、２線式センサとして２線式近接センサに適用しているが、近接センサに限定されない。なお、以下の説明では、２線式近接センサを単にセンサと称する。図３〜図７は、信号入力装置の回路図であり、図８は、信号入力装置の遷移条件を示す図である。図３〜図７を参照して信号入力装置の構成および動作の説明に先立ち、図８を簡単に説明すると、「未接続」は、センサをセンサ接続端子に接続していない状態であり、「接続、動作ＯＦＦ」は、センサをセンサ接続端子間に接続し、かつ、センサが動作していない状態であり、「接続、動作ＯＮ」はセンサをセンサ接続端子間に接続し、かつ、センサが動作している状態を意味する。「Ｈ」は出力端子Ｏ１、Ｏ２の電位がハイレベル（“Ｈ”）、「Ｌ」はローレベル（“Ｌ”）を意味する。

図３において、ＰＣ１はフォトカプラ、ＰＤはフォトダイオード、ＰＴはフォトトランジスタ、Ｒ１は第１の負荷抵抗、Ｒ２は第２の負荷抵抗、Ｒ３〜Ｒ１２は抵抗、Ｔｒ１はトランジスタ、Ｔｒ２はトランジスタ、Ｄ１は逆流防止ダイオード、Ｃ１はオペアンプ利用のコンパレータ、Ｔ１は第１のセンサ接続端子、Ｔ２は第２のセンサ接続端子、Ｔ３は第３のセンサ接続端子、Ａは第１のセンサ、Ｂは第２のセンサ、Ｏ１は第１の出力端子、Ｏ２は第２の出力端子、ＶＤＤは高電位電源、ＶＳＳは低電位電源（または接地部）である。

センサ接続端子Ｔ１、Ｔ２間には、第１のセンサＡが接続され、センサ接続端子Ｔ２、Ｔ３間には、第２のセンサＢが接続される。

高電位電源ＶＤＤにフォトカプラＰＣ１のフォトダイオードＰＤのアノードが接続され、そのカソードが第１のセンサ接続端子Ｔ１に接続されている。第３のセンサ接続端子Ｔ３は低電位電源ＶＳＳに接続されている。

第２のセンサ接続端子Ｔ２は、第１のセンサＡの接続と第２のセンサＢの接続とに兼用されるが、同時に両センサＡ、Ｂが接続されないものであり、第２の負荷抵抗Ｒ２の一端に接続されている。第２の負荷抵抗Ｒ２の他端は第１の負荷抵抗Ｒ１の一端に接続され、第１の負荷抵抗Ｒ１の他端は低電位電源ＶＳＳに接続されている。

フォトカプラＰＣ１におけるフォトトランジスタＰＴのエミッタは低電位電源ＶＳＳに接続され、コレクタが抵抗Ｒ３を介して高電位電源ＶＤＤに接続されている。抵抗Ｒ３とフォトトランジスタＰＴとの接続ノードＮ２は、抵抗Ｒ４を介して低電位電源ＶＳＳに接続されているとともに、抵抗Ｒ５を介してトランジスタＴｒ１のベースに接続されている。接続ノードＮ２はさらに図外のＣＰＵに接続される第１の出力端子Ｏ１にも接続されている。

トランジスタＴｒ１のコレクタは抵抗Ｒ７の一端に接続され、抵抗Ｒ７の他端は抵抗Ｒ６を介して高電位電源ＶＤＤに接続されている。抵抗Ｒ６と抵抗Ｒ７との接続ノードＮ３は、トランジスタＴｒ２のベースに接続され、そのエミッタは高電位電源ＶＤＤに接続されている。トランジスタＴｒ２のコレクタは逆流防止ダイオードＤ１のアノードに接続され、逆流防止ダイオードＤ１のカソードは抵抗Ｒ８の一端に接続され、抵抗Ｒ８の他端は第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２との接続ノードＮ１に接続されている。

第１、第２の負荷抵抗Ｒ１、Ｒ２と抵抗Ｒ８との接続ノードＮ１は、コンパレータＣ１の反転入力端子（−）に接続されている。コンパレータＣ１の非反転入力端子（＋）には基準電圧を作る抵抗Ｒ９と抵抗Ｒ１０との接続ノードＮ４に接続され、抵抗Ｒ９の他端は高電位電源ＶＤＤに接続され、抵抗Ｒ１０の他端は低電位電源ＶＳＳに接続されている。コンパレータＣ１の出力端子は抵抗Ｒ１１を介して非反転入力端子（＋）に接続されている。コンパレータＣ１の出力端子はまた、抵抗Ｒ１２を介して高電位電源ＶＤＤに接続されているとともに、図外のＣＰＵに接続される第２の出力端子Ｏ２にも接続されている。

次に、図３〜図８を参照して動作を説明する。

（１）図３を参照して、第１のセンサＡおよび第２のセンサＢの未接続状態での動作を説明する。

両センサＡ、Ｂとも未接続の状態では、高電位電源ＶＤＤからフォトカプラＰＣ１のフォトダイオードＰＤへの電流の流れがなく、フォトダイオードＰＤは非発光状態のため、フォトトランジスタＰＴがオフ状態となっている。そのため、接続ノードＮ２の電位は“Ｈ”レベルである。

接続ノードＮ２の電位が“Ｈ”レベルであると、第１の出力端子Ｏ１は“Ｈ”レベルとなる。接続ノードＮ２が“Ｈ”レベルであると、トランジスタＴｒ１が導通状態にあり、接続ノードＮ３が“Ｌ”レベルであるため、トランジスタＴｒ２は導通状態となっている。

その結果、高電位電源ＶＤＤから、トランジスタＴｒ２、逆流防止ダイオードＤ１の抵抗Ｒ８、第１の負荷抵抗Ｒ１の経路に電流ｉ₀ が流れ、コンパレータＣ１の非反転入力端子（＋）には第１の負荷抵抗Ｒ１の両端間電圧が印加される。このときのコンパレータＣ１の入力電圧Ｖ_IN＝Ｒ１・ｉ₀ で、これは非反転入力端子（＋）に印加されている基準電圧Ｖthよりも大きいことから、コンパレータＣ１の出力端子電圧つまりは第２の出力端子Ｏ２から図外のＣＰＵに送出される検出電圧は"Ｌ"レベルである。

以上をまとめると、第１のセンサＡの未接続状態では、第１、第２の出力端子Ｏ１、Ｏ２に現れる電圧レベルの組み合わせは、図８に示すように（Ｈ、Ｌ）となる。

この電圧レベルの組み合わせ（Ｈ、Ｌ）を入力した図外のＣＰＵは、現在、第１のセンサＡが未接続の状態にあると確認することになる。
（２）図４を参照して第１のセンサＡを接続した状態で、被検出物Ｍに対する検出動作が非検出の状態であるときの動作を説明する。

第１、第２のセンサ接続端子Ｔ１、Ｔ２間に第１のセンサＡを接続すると、被検出物Ｍの検出がなされない状態であっても、第１のセンサＡの出力端子ａ、ｂ間には微弱なオフセット電流ｉ_A0が流れる。すなわち、高電位電源ＶＤＤからフォトカプラＰＣ１のフォトダイオードＰＤ、第１のセンサ接続端子Ｔ１、第１のセンサＡ、第２のセンサ接続端子Ｔ２、第１、第２の負荷抵抗Ｒ１、Ｒ２、低電位電源ＶＳＳの経路に微弱な電流ｉ_A0が流れる。

その結果、フォトカプラＰＣ１が動作し、フォトトランジスタＰＴが導通することになるため、接続ノードＮ２の電位がそれまでの"Ｈ"レベルから"Ｌ"レベルへと反転し、第１の出力端子Ｏ１がそれまでの“Ｈ”レベルから“Ｌ”レベルへと反転する。一方、接続ノードＮ２が“Ｌ”レベルになると、それまで導通状態にあったトランジスタＴｒ１が非導通状態となり、接続ノードＮ３が“Ｌ”レベルから“Ｈ”レベルへと反転するため、それまで導通状態にあったトランジスタＴｒ２が非導通状態に切り替わる。すると、それまで高電位電源ＶＤＤ、トランジスタＴｒ２、逆流防止ダイオードＤ１の抵抗Ｒ８の経路を経て第１の負荷抵抗Ｒ１に流れ込んでいた電流が遮断される。つまり、第１の負荷抵抗Ｒ１に対して流れ込む電流は、高電位電源ＶＤＤからフォトダイオードＰＤ、第１のセンサＡ、第２の負荷抵抗Ｒ２の経路を経た微弱な電流ｉ_A0のみとなる。

第１の負荷抵抗Ｒ１の両端間電圧つまりはコンパレータＣ１の非反転入力端子（＋）に印加されるコンパレータＣ１の入力電圧Ｖ_INは、Ｖ_IN＝Ｒ１・ｉ_A0で、これは、電流ｉ_A0が微弱であることから、図３の場合のコンパレータＣ１の入力電圧Ｖ_IN＝Ｒ１・ｉ₀ よりも大幅に減少する。その結果、コンパレータＣ１において、コンパレータＣ１の入力電圧Ｖ_INは基準電圧Ｖthを下回ることになり、コンパレータＣ１の出力端子電圧つまりは第２の出力端子Ｏ２から図外のＣＰＵに送出される検出電圧はそれまでの"Ｌ"レベルから"Ｈ"レベルに反転する。

以上をまとめると、第１のセンサＡの接続状態でかつ被検出物Ｍの非検出状態（動作ＯＦＦ）では、第１、第２の出力端子Ｏ１、Ｏ２に現れる電圧レベルの組み合わせが、図８に示すように（Ｌ、Ｈ）となる。

この電圧レベルの組み合わせ（Ｌ、Ｈ）を入力した図外のＣＰＵは、現在、第１のセンサＡが接続された状態にあって、しかもその第１のセンサＡは被検出物Ｍを検出していない状態であると確認することになる。

（３）図５を参照して第１のセンサＡの接続状態で、被検出物Ｍを検出したときの動作を説明する。

第１のセンサＡに被検出物Ｍが検出領域の境界より内側まで接近して、第１のセンサＡが検出動作を行ったとする。その結果、第１のセンサＡの出力端子ａ、ｂ間には大きな電流ｉ_A1が流れる（ｉ_A1＞ｉ_A0）。この大きな電流ｉ_A1は第１の負荷抵抗Ｒ１にも流れ、コンパレータＣ１の入力電圧Ｖ_IN＝Ｒ１・ｉ_A1はそれまでのＲ１・ｉ_A0に比べて上昇し、基準電圧Ｖthを上回ることになり、コンパレータＣ１の出力端子電圧つまりは第２の出力端子Ｏ２から図外のＣＰＵに送出される検出電圧はそれまでの“Ｈ”レベルから“Ｌ”レベルに反転する。一方、第１の出力端子Ｏ１の電圧レベルは図４の場合と同じく“Ｌ”レベルのままである。

以上をまとめると、第１のセンサＡの接続状態でかつ被検出物Ｍの検出状態（動作ＯＮ）では、第１、第２の出力端子Ｏ１、Ｏ２に現れる電圧レベルの組み合わせが、それまでの（Ｌ、Ｈ）から図８に示すように（Ｌ、Ｌ）へと変化する。この電圧レベルの組み合わせ（Ｌ、Ｌ）を入力した図外のＣＰＵは、現在、第１のセンサＡが接続された状態にあって、しかもその第１のセンサＡが被検出物Ｍを検出した状態であると確認することになる。

（４）図６を参照して第２のセンサＢを接続した状態で、被検出物Ｍに対する検出動作が非検出の状態（動作ＯＦＦ）であるときの動作を説明する。

第２、第３のセンサ接続端子Ｔ２、Ｔ３間に第２のセンサＢを接続すると、被検出物Ｍの検出がなされない状態であっても、第２のセンサＢの出力端子ａ、ｂ間には微弱なオフセット電流ｉ_B0が流れる。すなわち、高電位電源ＶＤＤからトランジスタＴｒ２、逆流防止ダイオードＤ１の抵抗Ｒ８の経路で接続ノードＮ１に流れ込んだ電流は、第１の負荷抵抗Ｒ１の経路と第２の負荷抵抗Ｒ２および第２のセンサＢの経路とに分流される。

非検出状態にある第２のセンサＢの内部抵抗が充分に大きいものとして、コンパレータＣ１の入力電圧Ｖ_INを求めると、
Ｖ_IN≒｛Ｒ１／（Ｒ１＋Ｒ８）｝・ＶＤＤ
これは、図３の場合のコンパレータＣ１の入力電圧Ｖ_IN＝｛Ｒ１／（Ｒ１＋Ｒ８）｝・ＶＤＤと同程度であり、コンパレータＣ１において、コンパレータＣ１の入力電圧Ｖ_INは基準電圧Ｖthを上回ることになり、コンパレータＣ１の出力端子電圧つまりは第２の出力端子Ｏ２から図外のＣＰＵに送出される検出電圧はそれまでと同じく"Ｌ"レベルのままである。

以上をまとめると、第２のセンサＢの接続状態でかつ被検出物Ｍの非検出状態（動作ＯＦＦ）では、第１、第２の出力端子Ｏ１、Ｏ２に現れる電圧レベルの組み合わせが、図８に示すように（Ｈ、Ｌ）となる。この電圧レベルの組み合わせ（Ｈ、Ｌ）は、図３に示す両センサＡ、Ｂともに未接続のときと同じである。よって、電圧レベルの組み合わせ（Ｈ、Ｌ）を入力した図外のＣＰＵは、現在の状況につき、確定的な確認は行えないことになる。しかし、両センサＡ、Ｂのうちいずれかが接続されているのであれば、それは第２のセンサＢであるということは分かる。

（５）図７を参照して第２のセンサＢの接続状態で、被検出物Ｍを検出したときの動作を説明する。

被検出物Ｍが第２のセンサＢに対してその検出領域の境界から外側まで離間して、第２のセンサＢが検出動作を行ったとする。その結果、高電位電源ＶＤＤ、トランジスタＴｒ２、逆流防止ダイオードＤ１の抵抗Ｒ８、第２の負荷抵抗Ｒ２、第２のセンサＢ、低電位電源ＶＳＳの経路で、第２のセンサＢの出力端子ａ、ｂ間には大きな電流ｉ_B1が流れる（ｉ_B1＞ｉ_B0）。逆に、第１の負荷抵抗Ｒ１に流れる電流ｉ_R1は、図６の場合に流れる電流よりも減少する。その結果、コンパレータＣ１の入力電圧Ｖ_IN＝Ｒ１・ｉ_R1はそれまでの入力電圧に比べて低下し、基準電圧Ｖthを下回ることになり、コンパレータＣ１の出力端子電圧つまりは第２の出力端子Ｏ２から図外のＣＰＵに送出される検出電圧はそれまでの"Ｌ"レベルから"Ｈ"レベルに反転する。一方、第１の出力端子Ｏ１の電圧レベルは図６の場合と同じく"Ｈ"レベルのままである。

以上をまとめると、第２のセンサＢの接続状態でかつ被検出物Ｍの検出状態では、第１、第２の出力端子Ｏ１、Ｏ２に現れる電圧レベルの組み合わせが、それまでの（Ｈ、Ｌ）から図８に示すように（Ｈ、Ｈ）へと変化する。この電圧レベルの組み合わせ（Ｈ、Ｈ）を入力した図外のＣＰＵは、現在、第２のセンサＢが接続された状態にあって、しかもその第２のセンサＢが被検出物Ｍを検出した状態であると確認することになる。

図６と図７の状態を切り替えることにより、第１、第２の出力端子Ｏ１、Ｏ２に現れる電圧レベルの組み合わせが、（Ｈ、Ｌ）と（Ｈ、Ｈ）との間で遷移するため、図外のＣＰＵは、現在、第２のセンサＢが接続された状態にあって、しかもその第２のセンサＢの被検出物Ｍに対する検出の動作が、非検出状態と検出状態との間で遷移していることを確認することができる。

次に、状態識別のための基準電圧Ｖthの条件範囲を検討する。ここでは、表現を簡略化するため、高電位電源ＶＤＤの電位をＶ_H とし、高電位電源ＶＤＤの電位をＶ_L と記載することにする。

図３の状態の場合、第１の負荷抵抗Ｒ１を流れる電流ｉ₀ は、
ｉ₀ ＝Ｖ_L ／（Ｒ１＋Ｒ８）
コンパレータＣ１の入力電圧Ｖ_INは、
Ｖ_IN＝Ｒ１・ｉ₀ ＝Ｖ_L ・Ｒ１／（Ｒ１＋Ｒ８）
このとき、コンパレータＣ１の出力が“Ｌ”レベルであるためには、基準電圧Ｖthは、
Ｖth＜Ｖ_L ・Ｒ１／（Ｒ１＋Ｒ８）………［１］
である必要がある。

図４の状態の場合、第１のセンサＡの内部抵抗を実質的に無限大とみなしてもよくて、第１の負荷抵抗Ｒ１を流れる電流ｉ_A0は、実質的に、
ｉ_A0 ≒０
コンパレータＣ１の入力電圧Ｖ_INは、実質的に、
Ｖ_IN≒０
このとき、コンパレータＣ１の出力が“Ｈ”レベルであるためには、基準電圧Ｖthは、
０＜Ｖth………［２］
これは、実質的に無条件である。

図５の状態の場合、第１の負荷抵抗Ｒ１を流れる電流ｉ_A1は、
ｉ_A1＝Ｖ_H ／（Ｒ１＋Ｒ２）
コンパレータＣ１の入力電圧Ｖ_INは、
Ｖ_IN＝Ｒ１・ｉ_A1＝Ｖ_H ・Ｒ１／（Ｒ１＋Ｒ２）
このとき、コンパレータＣ１の出力が“Ｌ”レベルであるためには、基準電圧Ｖthは、
Ｖth＜Ｖ_H ・Ｒ１／（Ｒ１＋Ｒ２）………［３］
である必要がある。

図６の状態の場合、第２のセンサＢの内部抵抗を実質的に無限大とみなしてもよくて、第１の負荷抵抗Ｒ１を流れる電流ｉ_R1は、実質的に、
ｉ_R1≒Ｖ_L ／（Ｒ１＋Ｒ８）
コンパレータＣ１の入力電圧Ｖ_INは、実質的に、
Ｖ_IN≒Ｒ１・ｉ_B0＝Ｖ_L ・Ｒ１／（Ｒ１＋Ｒ８）
このとき、コンパレータＣ１の出力が“Ｌ”レベルであるためには、基準電圧Ｖthは、
Ｖth＜Ｖ_L ・Ｒ１／（Ｒ１＋Ｒ８）………［４］
である必要がある。この［４］の条件範囲は図３の場合の条件範囲［１］と同じである。

図７の場合、抵抗Ｒ８を流れる電流ｉ_B1が第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２とに分流する関係から、計算を容易にするため、電流ｉ_B1を利用してみる。第１の負荷抵抗Ｒ１と第２の負荷抵抗Ｒ２との並列合成抵抗はＲ１・Ｒ２／（Ｒ１＋Ｒ２）であり、抵抗Ｒ８を流れる電流ｉ_B1は、
ｉ_B1＝Ｖ_L ／｛Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）＋Ｒ８｝
コンパレータＣ１の入力電圧Ｖ_INは、Ｖ_L から抵抗Ｒ８による電圧降下分を差し引いて、
Ｖ_IN＝Ｖ_L −Ｖ_L ・Ｒ８／｛Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）＋Ｒ８｝
このとき、コンパレータＣ１の出力が“Ｈ”レベルであるためには、基準電圧Ｖthは、
Ｖ_L −Ｖ_L ・Ｒ８／｛Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）＋Ｒ８｝＜Ｖth………［５］
である必要がある。

さて、コンパレータＣ１における基準電圧Ｖthは、抵抗Ｒ９と抵抗Ｒ１０の比率で決まる。いま、
Ｒ１０＝ｋ・Ｒ９
つまり、
Ｒ９：Ｒ１０＝１：ｋ
とすると、基準電圧Ｖthは、
Ｖth＝Ｖ_L ・Ｒ１０／（Ｒ９＋Ｒ１０）＝Ｖ_L ・ｋ／（１＋ｋ）………［６］
［５］式と［６］式より、
Ｒ１・Ｒ２／Ｒ８・（Ｒ１＋Ｒ２）＜ｋ………［７］
また、［４］式と［６］式より、
ｋ＜Ｒ１／Ｒ８………［８］
［８］が成立するときは、［１］も保証される。

Ｖ_L ＜Ｖ_H
であるから、
Ｖth＜Ｖ_L ・Ｒ１／（Ｒ１＋Ｒ８）＜Ｖ_H ・Ｒ１／（Ｒ１＋Ｒ２）
であり、［１］が保証されれば、［３］も保証される。

以上を総合して、［７］と［８］が成立すればよいことになる。すなわち、
Ｒ１・Ｒ２／｛Ｒ８・（Ｒ１＋Ｒ２）｝＜ｋ＜Ｒ１／Ｒ８………［９］
つまり、抵抗Ｒ９と抵抗Ｒ１０の比率ｋ（ｋ＝Ｒ１０／Ｒ９）が［９］を満たすとき、図８に示す遷移条件が成立し、図外のＣＰＵは、両出力端子Ｏ１、Ｏ２から入力されてくる電圧レベルの組み合わせ（Ｈ、Ｌ）、（Ｌ、Ｈ）、（Ｌ、Ｌ）、（Ｈ、Ｈ）のいずれであるかの確認をもって、現在、第１、第２のセンサ接続端子Ｔ１、Ｔ２または第２、第３のセンサ接続端子Ｔ２、Ｔ３のいずれにセンサ（ＡまたはＢ）が接続されているのを自動的に判別することができる。

具体的には、第１、第２のセンサ接続端子Ｔ１、Ｔ２に第１のセンサＡが接続されていると判定したとき、図外のＣＰＵは、使用のセンサがノーマリオープン型のセンサであるとして、それに合わせて、関連する他の回路部分の回路設定を実行する。

また、第２、第３のセンサ接続端子Ｔ２、Ｔ３に第２のセンサＢが接続されていると判定したとき、図外のＣＰＵは、使用のセンサがノーマリクローズ型のセンサであるとして、それに合わせて、関連する他の回路部分の回路設定を実行する。

［９］をより具体的レベルで考える。ここで、仮に、
Ｒ１＝Ｒ２＝Ｒ８＝Ｒ
とすれば、［９］は、
１／２＜ｋ＜１
であり、抵抗Ｒ１０を抵抗Ｒ９の１／２より大きく定めておけばよいことになる。

ちなみに、ｋ＝２／３とすれば、
Ｒ９：Ｒ１０＝３：２
となる。つまり、上位の抵抗Ｒ９の抵抗値を下位の抵抗Ｒ１０の抵抗値よりも小さく設定すればよいことになる。

本発明は、センサ、光電センサなどのセンサを接続して、そのセンサからの信号を取り込んだ上でＣＰＵやＰＬＣなどの制御装置に伝える信号入力装置において、第１のセンサと第２のセンサのいずれが接続されているかを自動的に検出し、その検出結果に基づいて内部回路に対する接続センサ種類に応じた設定を適切にかつ自動的に行うための技術として有用である。

１０ 信号入力装置
１１の回路状態遷移手段
１１ａ 第１の回路状態遷移手段
１１ｂ 第２の回路状態遷移手段
Ａ 第１のセンサ
Ｂ 第２のセンサ
Ｃ１ コンパレータ
Ｄ１ 逆流防止ダイオード
Ｏ１ 第１の出力端子
Ｏ２ 第２の出力端子
ＰＣ１ フォトカプラ
ＰＤ フォトダイオード
ＰＴ フォトトランジスタ
Ｒ１ 第１の負荷抵抗
Ｒ２ 第２の負荷抵抗
Ｓｗ スイッチ手段
Ｔ１ 第１のセンサ接続端子
Ｔ２ 第２のセンサ接続端子
Ｔ３ 第３のセンサ接続端子
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ（スイッチング素子）
ＶＤＤ 高電位電源
ＶＳＳ 低電位電源

Claims (7)

1. 複数の２線式のセンサが択一的に複数のセンサ接続端子のいずれかに接続される信号入力装置であって、
   接続状態とされた前記センサのそれぞれにつき、非動作状態にある前記センサに流れるオフ状態電流と動作状態にある前記センサに流れるオン状態電流との電流差に応じて回路状態を遷移させる回路状態遷移手段と、
   前記回路状態遷移手段に接続されて、前記回路状態の変化に応じて複数の出力信号の組み合わせが変化する複数の出力端子と、
   を備え、
   前記回路状態遷移手段は、それぞれが生じさせた複数の遷移状態における、前記複数の出力端子での出力の組み合わせがすべて互いに異なるように構成されている、ことを特徴とする信号入力装置。
2. 前記複数のセンサは、少なくとも２つの第１および第２のセンサを含み、また、前記複数のセンサ接続端子は、少なくとも３つの第１ないし第３のセンサ接続端子を含み、前記複数の出力端子は、２つの第１および第２の出力端子を含み、前記第１のセンサは前記第１、第２のセンサ接続端子間に、また、前記第２のセンサは前記第２、第３のセンサ接続端子間に、それぞれ、択一的に接続される構成において、
   前記回路状態遷移手段は、
   前記第１、第２のセンサ接続端子間に前記第１のセンサが接続されている状態において、非動作状態にある前記第１のセンサに流れるオフ状態電流と動作状態にある前記第１のセンサに流れるオン状態電流との電流差に応じて回路状態を遷移させる第１の回路状態遷移手段と、
   前記第２、第３のセンサ接続端子間に前記第２のセンサが接続されている状態において、非動作状態にある前記第２のセンサに流れるオフ状態電流と動作状態にある前記第２のセンサに流れるオン状態電流との電流差に応じて回路状態を遷移させる第２の回路状態遷移手段と、
   を備え、
   前記第１、第２の回路状態遷移手段は、それぞれが生じさせた２つずつで合計４つの遷移状態における、前記第１、第２の出力端子での出力の組み合わせがすべて互いに異なるように構成されている請求項１に記載の信号入力装置。
3. 前記第１の回路状態遷移手段は、高電位電源から前記第１のセンサ接続端子に導通時に給電し、非導通時に給電しない第１の給電ラインと、高電位電源から前記第２のセンサ接続端子に導通時に給電し、非導通時に給電しない第２の給電ラインとの間に介装されたスイッチ手段を有し、
   前記スイッチ手段は、前記第１の給電ラインが導通状態にあるとき、前記第２の給電ラインを非導通状態とし、逆に、前記第１の給電ラインが非導通状態であるとき、前記第２の給電ラインを導通状態とするように構成され、
   前記第２の回路状態遷移手段は、前記第２の出力端子にその出力部が接続されたコンパレータと、前記第２のセンサ接続端子からの電流の変化を電圧降下によって検出するための第１の負荷抵抗と、前記高電位電源から前記第２のセンサ接続端子への流入電流を制限するための第２の負荷抵抗と、を備え、
   前記第１の負荷抵抗は、一端が前記スイッチ手段を介して前記高電位電源に接続され、他端が低電位電源に接続され、
   前記第１の負荷抵抗と前記スイッチ手段との接続ノードは、前記コンパレータの入力部に接続されているとともに、前記第２の負荷抵抗を介して前記第２のセンサ接続端子に接続されている請求項２に記載の信号入力装置。
4. 前記スイッチ手段は、
   前記第１の給電ラインに挿入されたフォトダイオードおよび前記第２の給電ラインに接続されかつ前記第１の出力端子をプルダウンするためのフォトトランジスタを有するフォトカプラと、
   前記高電位電源に入力部が接続され、かつ前記フォトトランジスタの導通／非導通に応じて非導通／導通となって出力部から前記高電位電源を出力するスイッチング素子と、
   低電位電源側に接続された第１の負荷抵抗と、
   前記第２のセンサ接続端子側に接続された第２の負荷抵抗と、
   前記スイッチング素子の前記出力部に接続された第１の抵抗と、
   前記第１の抵抗と前記第１の負荷抵抗と前記第２の負荷抵抗との接続ノードに入力部が接続され、前記第２の出力端子に出力部が接続されたコンパレータと、
   を備えた請求項３に記載の信号入力装置。
5. 前記コンパレータの基準電圧を構成する抵抗分割された上位の抵抗の抵抗値（Ｒ９）と下位の抵抗の抵抗値（Ｒ１０）との比率ｋ（＝Ｒ１０／Ｒ９）が、
   前記第１の負荷抵抗の抵抗値（Ｒ１）と、前記第２の負荷抵抗の抵抗値（Ｒ２）と、前記第１の抵抗の抵抗値（Ｒ８）とを用いて、
   Ｒ１・Ｒ２／｛Ｒ８・（Ｒ１＋Ｒ２）｝＜ｋ＜Ｒ１／Ｒ８
   の範囲に設定されている請求項４に記載の信号入力装置。
6. 前記第１の抵抗と前記スイッチング素子の出力部との間に逆流防止ダイオードが挿入されている請求項４または５に記載の信号入力装置。
7. 請求項１ないし６のいずれかに記載の信号入力装置を入力回路として備えたプログラムコントローラ。

Images