JP2014140024A - 電界効果トランジスタとその製造方法 - Google Patents

電界効果トランジスタとその製造方法 Download PDF

Info

Publication number
JP2014140024A
JP2014140024A JP2013259399A JP2013259399A JP2014140024A JP 2014140024 A JP2014140024 A JP 2014140024A JP 2013259399 A JP2013259399 A JP 2013259399A JP 2013259399 A JP2013259399 A JP 2013259399A JP 2014140024 A JP2014140024 A JP 2014140024A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
layer
semiconductor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013259399A
Other languages
English (en)
Other versions
JP6167889B2 (ja
Inventor
Shinji Tanimoto
真士 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2013259399A priority Critical patent/JP6167889B2/ja
Priority to EP13197672.2A priority patent/EP2747145B1/en
Priority to US14/135,313 priority patent/US9190506B2/en
Publication of JP2014140024A publication Critical patent/JP2014140024A/ja
Application granted granted Critical
Publication of JP6167889B2 publication Critical patent/JP6167889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高い閾値電圧を有し、ゲートリーク電流が低減でき、大きな最大電流が得られる窒化物半導体電界効果トランジスタを提供する。
【解決手段】第１の窒化物半導体からなる第１半導体層１１と、第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２半導体層１２とを有し、第１半導体層１１の第２半導体層１２側の界面に２次元電子ガス層１５が生じる半導体積層構造と、第２半導体層１２上に設けられ、ソース電極３２とドレイン電極３３間にあるゲート電極２１とを備え、ゲート電極２１と第２半導体層１２との間に、ｐ型窒化物半導体からなる第３半導体層２４と、第３半導体層２４とゲート電極２１の間に設けられた窒化物半導体からなる第４半導体層２２とを含み、第４半導体層２２とゲート電極２１とが接しており、第４半導体層２２が、第３半導体層２４よりもバンドギャップが大きく、かつｐ型不純物濃度が小さい。
【選択図】図１

Description

本発明は、窒化物半導体を用いた電界効果トランジスタとその製造方法に関する。
近年、ＧａＡｓ系化合物半導体に代えてＧａＮ系化合物半導体を用いた高電子移動度トランジスタ（ＧａＮ系ＨＥＭＴ）に代表される電界効果トランジスタ（以下、「ＧａＮ系ＦＥＴ」という）が、次世代型の高速ＦＥＴとして注目されている。ＧａＮ系化合物半導体はバンドギャップが広く、電子有効質量から見積もられる飽和電子移動度も高いことから、より大出力で高耐圧かつ高温動作可能な高周波デバイスを実現できる可能性があり、研究が重ねられている。
ＧａＮ系化合物半導体を用いたＧａＮ系ＦＥＴは、例えば、絶縁性のサファイア基板上
にバッファ層、ＧａＮ層、ＡｌＧａＮ層を順次積層し、ＡｌＧａＮ層の上面に、ソース電極、ゲート電極、ドレイン電極が形成されることにより構成される。この構造のＨＥＭＴは、不純物のドーピングにより発生したキャリアにより駆動するＧａＡｓ系化合物半導体ＦＥＴとは異なり、自発分極とピエゾ分極との両作用により発生する高濃度のキャリアによって動作する。すなわち、ＧａＮ層の上にＡｌＧａＮ層を成長すると、自発分極とピエゾ分極との両作用によりヘテロ界面に正の固定電荷が発生し、ＡｌＧａＮ層表面には負の分極電荷が発生する。分極電荷濃度はＡｌＧａＮ層の組成や膜厚によって変化するが、ＡｌＧａＮ／ＧａＮヘテロ構造では、１×１０１３／ｃｍ２程度の極めて大きなシート電子濃度が発生する。このヘテロ構造にオーミック電極を形成し電極間に電界を印加すると、１×１０１３／ｃｍ２程度の高電子濃度の電荷輸送に基づく電流が流れる。
このＧａＮ系ＦＥＴは、従来のＳｉパワーデバイス（ＭＯＳＦＥＴやＩＧＢＴ）に比べると高耐圧でかつ低オン抵抗のデバイスが作製できると言われており、このＧａＮ系ＦＥＴを用いることにより、機器の消費電力を低減できると期待される。
しかしながら、窒化物半導体からなる電界効果トランジスタには、ノーマリオフ化が難しいという課題があった。
上記課題に鑑み、特許文献１には、ノーマリオフ型の窒化物半導体からなる電界効果トランジスタを提供することを目的として、窒化物半導体積層構造の上に、高濃度ｐ型ＧａＮ層を介してゲート電極を形成してゲート電極と高濃度ｐ型ＧａＮ層とをオーミック接合させてゲート領域にｐｎ接合を形成することが開示されている。
また、特許文献２には、特許文献１と同様の目的で形成されたｐ−ＧａＮ選択再成長層
２８の上層に、厚さ１ｎｍ程度のｉ−ＧａＮ選択再成長層２９を形成してｐ−ＧａＮ選択再成長層２８の表層酸化を防止して、安定したエンハンスメントモードＧａＮ−ＨＥＭＴ特性を得る技術が開示されている。
特開２００６−３３９５６１号公報 特開２００８−１５３３３０号公報
しかしながら、特許文献１及び２に開示された窒化物半導体からなる電界効果トランジスタは、ノーマリオフ化が実現できても、閾値電圧が十分に高くないという問題があると考えられる。
また、特許文献１及び２に開示された電界効果トランジスタは、駆動時（オン時）のゲートリーク電流が大きく、損失が大きいという問題があると考えられる。このような電界効果トランジスタにおいて、ゲートリーク電流を抑制するためには、小さいゲートバイアスで駆動する必要がある。しかし、チャネルが生じる部分にある空乏層をゲートバイアスによって十分に消滅させることができず、チャネルに空乏層が一部残存した状態となってしまうと考えられる。
その結果、ソース−ドレイン間の抵抗を充分に小さくすることができず、得られる最大電流が小さくなってしまううえ、損失が大きく、ゲートリーク電流が大きい電界効果トランジスタとなってしまうと考えられる。
本発明は、このような問題を解決し、高い閾値電圧を有し、ゲート電極に順方向バイアスを印加した際におけるゲートリーク電流が低減でき、しかも大きな最大電流が得られる窒化物半導体からなる電界効果トランジスタとその製造方法を提供することを目的とする。
以上の目的を達成するために、
本発明に係る１つの態様の電界効果トランジスタは、
第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造と、
ソース電極と、ドレイン電極と、前記第２の半導体層上に設けられ、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御するゲート電極とを備え、
前記ゲート電極と前記第２の半導体層との間に、ｐ型不純物を有するｐ型窒化物半導体からなる第３の半導体層と、前記第３の半導体層と前記ゲート電極の間に設けられた窒化物半導体からなる第４の半導体層とを含み、
前記第４の半導体層と前記ゲート電極とが接しており、前記第４の半導体層が、前記第３の半導体層よりもバンドギャップが大きく、アンドープであることを特徴とする。
本発明に係る他の態様の電界効果トランジスタは、
第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造と、
ソース電極と、ドレイン電極と、前記第２の半導体層上に設けられ、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御するゲート電極とを備え、
前記ゲート電極と前記第２の半導体層との間に、ｐ型不純物を有するｐ型窒化物半導体からなる第３の半導体層と、前記第３の半導体層と前記ゲート電極の間に設けられた窒化物半導体からなる第４の半導体層とを含み、
前記第４の半導体層と前記ゲート電極とが接しており、前記第４の半導体層が、前記第３の半導体層よりもバンドギャップが大きく、かつｐ型不純物濃度が小さく、ｎ型不純物濃度が１×１０１７ｃｍ−３以下若しくはｎ型不純物を含まないことを特徴とする。
本発明に係る他の態様の電界効果トランジスタは、
第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造と、
ソース電極と、ドレイン電極と、前記第２の半導体層上に設けられ、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御するゲート電極とを備え、
前記ゲート電極と前記第２の半導体層との間に、ｐ型不純物を有するｐ型窒化物半導体からなる第３の半導体層と、前記第３の半導体層と前記ゲート電極の間に設けられた窒化物半導体からなる第４の半導体層とを含み、
前記第４の半導体層と前記ゲート電極とが接しており、前記第４の半導体層が、前記第３の半導体層よりもバンドギャップが大きく、かつｐ型不純物濃度が小さいｐ型もしくはｉ型であることを特徴とする。
本発明に係る電界効果トランジスタの製造方法は、
第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造を形成する工程と、
前記第２の半導体層上に、不純物としてｐ型不純物を供給しながらｐ型窒化物半導体からなる第３の半導体層を形成する工程と、
前記第３の半導体層形成工程よりも少ない供給量でｐ型不純物を供給しながら、もしくは、不純物を供給せずに、前記第３の半導体層上に、前記第３の半導体層よりもバンドギャップが大きいｐ型又はｉ型窒化物半導体からなる第４の半導体層を形成する工程と、
ソース電極と、ドレイン電極と、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御する電極であって、前記第４の半導体層の上面に接するゲート電極と、を形成する工程と、を備えることを特徴とする。
したがって、本発明によれば、高い閾値電圧を有し、ゲートリーク電流を低減でき、しかも大きな最大電流と低い抵抗とを得ることができる窒化物半導体からなる電界効果トランジスタ及びその製造方法を提供することができる。
図１は、本発明に係る実施形態の電界効果トランジスタの構成を模式的に示す断面図である。 図２は、図１の電界効果トランジスタのバンド構造を示す図である。 図３は、本発明に係る別の実施形態の電界効果トランジスタの構成を模式的に示す断面図である。 図４は、本発明に係る電界効果トランジスタの平面図である。 図５は、ゲート電極と接触する半導体層がｐ−ＧａＮである場合とアンドープＡｌＧａＮである場合のゲート電圧Ｖｇに対するドレイン電流Ｉｄを比較したグラフである。 図６は、最表面のアンドープＡｌＧａＮのＡｌ混晶比が０．１、０．２、０．３である場合の閾値を比較したグラフである。 図７は、最表面のアンドープＡｌＧａＮのＡｌ混晶比が０．０２５、０．０５、０．０７５、０．１である場合の閾値を比較したグラフである。 図８は、ゲート電極と接触する半導体層がアンドープＧａＮである場合とアンドープＡｌＧａＮである場合のゲート電圧Ｖｇに対するドレイン電流Ｉｄを比較したグラフである。 図９は、ゲート電極と接触する半導体層がｐ−ＧａＮである場合とアンドープＡｌＧａＮである場合のゲートリーク電流Ｉｇを比較したグラフである。
以下、図面を参照しながら本発明に係る実施形態の電界効果トランジスタについて説明する。
本発明に係る実施形態の電界効果トランジスタは、ＧａＮ系ＨＥＭＴであり、図１に示すように、例えば、アンドープのＧａＮからなる第１の窒化物半導体層１１（第１の半導体層）と、例えば、アンドープ又はｎ型不純物を含有させたＡｌＧａＮからなる第２の窒化物半導体層１２（第２の半導体層）とを含む半導体積層構造１０を備える。以上の半導体積層構造１０において、第２の窒化物半導体層は、第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体によって構成されており、これにより、第２の窒化物半導体層との界面近傍の第１の窒化物半導体層１１に２次元電子ガス層１５が形成される。なお、実施形態の半導体積層構造１０は、さらに第１の窒化物半導体層１１と第２の窒化物半導体層１２の間に、例えば、ＡｌＮからなるスペーサ層１３を含んでいてもよい。ここで、本明細書において、アンドープとは、意図的に不純物をドープした層でないことを意味し、例えば、隣接する層から不純物が拡散している層であっても当該層を形成する際に不純物ガスを流すことなく形成した層であればアンドープという。
又、実施形態の半導体積層構造１０では、例えば、ストライプ状にメサ部１０ａが形成されており、２次元電子ガス層１５はメサ部のみに存在する。すなわち、メサ部１０ａはその両側が例えばエッチング等により第１の窒化物半導体層１１の途中まで除去されることにより形成されており、２次元電子ガス層１５は、メサ部１０ａにおいて、第１の窒化物半導体層１１における第２の窒化物半導体層１２との界面近傍の全体にわたって形成される。
実施形態の電界効果トランジスタにおいて、ソース電極３２は、例えば、メサ部の２つの側面の一方（第１側面）に設けられて２次元電子ガス層１５に接続される。ソース電極３２は、メサ部の第１側面からメサ部上面に延在して設けられていてもよいし、２次元電子ガス層１５に電気的に接続される限り、メサ部上面のみに設けられていてもよい。ソース電極３２をメサ部上面のみに設ける場合には、例えば、第２の窒化物半導体層１２にｎ型不純物をドープして低抵抗にしたり、ソース電極３２を形成する部分に高濃度にｎ型不純物をドープして低抵抗の高濃度ソース領域を形成するようにすることができる。
実施形態の電界効果トランジスタにおいて、ドレイン電極３３は、例えば、メサ部の２つの側面の他方（第２側面）に設けられて２次元電子ガス層１５に接続される。ドレイン電極３３は、メサ部１０ａの第２側面からメサ部上面に延在して設けられていてもよいし、２次元電子ガス層１５に電気的に接続される限り、メサ部上面のみに設けられていてもよい。ドレイン電極３３をメサ部上面のみに設ける場合には、ソース電極３２の場合と同様、例えば、第２の窒化物半導体層１２にｎ型不純物をドープして低抵抗にしたり、ドレイン電極３３を形成する部分に高濃度にｎ型不純物をドープして低抵抗の高濃度ドレイン領域を形成するようにすることができる。
実施形態の電界効果トランジスタにおいて、ゲート構造は、下層から順に、例えばｐ型ＧａＮからなる第３の窒化物半導体層２４（第３の半導体層）と、例えばアンドープのＡｌＧａＮからなる第４の窒化物半導体層２２（第４の半導体層）とゲート電極２１を含んでなり、第４の窒化物半導体層２２はゲート電極２１とショットキー接触する。
以上のようなゲート構造とすることにより、以下のような作用効果が得られる。
まず、ｐ型である第３の窒化物半導体層２４を第２の窒化物半導体層１２の上に形成することにより、第１の窒化物半導体層１１と第２の窒化物半導体層１２のポテンシャルエネルギーが引き上げられ、ノーマリオフ化が容易になる。すなわち、ノーマリオフ化は、ゲート電圧をゼロとしたときに、２次元電子ガス層１５が生じる部分（第１の窒化物半導体層１１の第２の窒化物半導体層１２との界面近傍）の伝導帯の下端がフェルミ準位より高くなることで実現されるが、ポテンシャルエネルギーが引き上げられた分、伝導帯の下端が引き上げられ、ノーマリオフ化が容易になるというものである。なお、２次元電子ガス層１５の伝導帯の下端の位置は、第１の窒化物半導体層１１と第２の窒化物半導体層１２の組成を適宜変更することによっても調整できる。
又、本実施形態では、アンドープのＡｌＧａＮから成る第４の窒化物半導体層２２をｐ型の第３の窒化物半導体層２４とゲート電極２１の間に設けている。アンドープのＡｌＧａＮから成る第４の窒化物半導体層２２は、ｐ型の第３の窒化物半導体層２４よりもバンドギャップが大きく、かつｐ型不純物濃度が少ないため、アンドープのＡｌＧａＮから成る第４の窒化物半導体層２２とゲート電極２１との接合はショットキー性になり、ゲート電極２１との界面近傍に空乏層が発生する。なお、第４の窒化物半導体層２２は、ｐ型の第３の窒化物半導体層２４よりもバンドギャップが大きく、かつｐ型不純物濃度が少ないものであれば、アンドープのＡｌＧａＮに限定されるものではない。第３の窒化物半導体層２４よりもバンドギャップが大きい材料を用いることで、第３の窒化物半導体層２４よりもホール活性化率を低くできるので、第４の窒化物半導体層２２にｐ型不純物が混入した場合であってもホール濃度を低くすることができる。また、第４の窒化物半導体層２２は、バンドギャップが大きいことでショットキー障壁を高くできる。このように、バンドギャップが大きく、かつｐ型不純物濃度が少ない第４の窒化物半導体層２２をゲート電極２１に設けることで、ゲート電極２１との界面近傍に空乏層を発生させやすいものとすることができる。また、ゲート電極２１をショットキー接触し易くできる。そして、このような空乏層を含む積層構造のゲート構造２０を備えた電界効果トランジスタにおいて、ゲート電圧が正となる方向に電圧を印加してオン動作をさせる場合、主として、ゲート構造内のキャリアの少ない部分、つまり第４の窒化物半導体層２２内の空乏層にバイアスがかかり、第１の窒化物半導体層１１の２次元電子ガス層１５が生じる部分にはバイアスがかかりにくいものと考えられる。つまり、第４の窒化物半導体層２２を設けることで、２次元電子ガス層１５が生じる部分におけるゲート電圧の印加に伴う伝導帯の引き下げ幅を小さくすることができる。
この様子を図２のバンドギャップの模式図に示している。この図２の模式図には、閾値よりゲート電圧Ｖｇが低い状態でまだチャネルが発生していないときの様子を示している。このように、ゲート電圧が正(＋)となる方向に電圧を印加しても、第４の窒化物半導体層２２とゲート電極２１とのショットキー接合部の空乏層が大きく下がる（矢印Ａ１で示す）のに対して、２次元電子ガス層となる部分の低下は少ない（矢印Ａ２で示す）。
すなわち、第４の窒化物半導体層２２がｐ型の第３の窒化物半導体層２４よりもバンドギャップが大きく、かつｐ型不純物濃度が少ないため、ゲートバイアスを強く与えなければ２次元電子ガス層となる部分の伝導帯下端がフェルミ準位ＦＬ以下に下がらず、２次元電子ガス層（チャネル）が発生しないのである。
それ故、アンドープのＡｌＧａＮから成る第４の窒化物半導体層２２をゲート電極２１と接合させることで、ゲート電極の閾値電圧をより向上させることができる。
従って、ゲートバイアスを強く与えなければチャネルが発生しないため、本実施形態のゲート構造を備えることにより、閾値が大きいノーマリオフのトランジスタを実現できる。また、本実施形態の構造では、第４の窒化物半導体層２２を設けない状態で閾値が負の値である電界効果トランジスタであっても、第４の窒化物半導体層２２を設けることで閾値を上昇させ正の値とすることができる。なお、図２ではスペーサ層１３を省略したが、第１の窒化物半導体層１１と第２の窒化物半導体層１２との間にスペーサ層１３がある場合も同様である。
又、ゲートバイアスを強めると、従来の構造ではゲートリーク電流が増える傾向にある。しかし、本実施形態の構造では、ゲートバイアスを強めて第１の窒化物半導体層１１の伝導帯をフェルミ準位以下に下げて２次元電子ガス層を発生させても、ゲート電極２１と第４の窒化物半導体層２２とがショットキー性接合していることでショットキー障壁があり、ゲートリーク電流を小さくできる。
したがって、上記ゲート構造２０を備えた本実施形態の電界効果トランジスタは、閾値を高くでき、ゲート電極に順方向バイアスを印加した際におけるゲートリーク電流を低減できる。また、ゲートリーク電流が低減されたことで、チャネルに空乏層が残存しない程度に十分にゲート電圧を高くして駆動することができるので、ソース−ドレイン間の抵抗を十分に小さくすることができ、得られる最大電流を大きくできる。
このように、本実施形態の電界効果トランジスタにおいて、ゲート電極２１と第４の窒化物半導体層２２とをショットキー接合させることで、閾値を高くすることができる。ゲート電極２１と良好なショットキー接合をするために、第４の窒化物半導体層２２の膜厚は、好ましくは１ｎｍ以上〜１０００ｎｍ以下、より好ましくは１０ｎｍ以上〜１０００ｎｍ以下、より一層好ましくは４０ｎｍ以上〜１０００ｎｍ以下に設定する。第４の窒化物半導体層２２の膜厚の上限は、より好ましくは３００ｎｍ以下とする。第４の窒化物半導体層２２の膜厚を上記範囲に設定することで、ゲート電極２１と良好なショットキー接合をすることができると共に、閾値が高くなり過ぎることを防ぐことができる。又、本実施形態の電界効果トランジスタの製造の観点からも、このような膜厚範囲とすることが好ましい。つまり、図１に示すゲート構造２０のように、第３の窒化物半導体層２４および第４の窒化物半導体層２２をゲート電極２１の直下に選択的に設けた形状とする場合、第３の窒化物半導体層２４および第４の窒化物半導体層２２を成長させた後、その一部をエッチング等により除去して第２の窒化物半導体層１２を露出させこのような形状とする。このとき、第４の窒化物半導体層２２の除去量が大きいと第４の窒化物半導体層２２の除去量の制御が困難となる。それ故、第４の窒化物半導体層２２の膜厚を上記の範囲とすることが好ましい。また、後述する選択的エッチングを用いる場合は、除去量の制御は容易であるが、除去量が大きいほどエッチング時間のマージンを大きく取ることとなり、露出された第２の窒化物半導体層１２がエッチングに曝される時間が長くなりやすい。それ故、第２の窒化物半導体層１２に対するエッチングによるダメージが大きくなりやすい。従って、第４の窒化物半導体層２２の膜厚を上記の範囲とすることが好ましい。
次に、本発明に係る別の実施形態の電界効果トランジスタについて説明する。
本発明に係る別の実施形態の電界効果トランジスタにおいて、ゲート電極２１を含むゲート構造２０は、下層から順に、例えばｐ型ＧａＮからなる第３の窒化物半導体層と、例えばアンドープのＧａＮからなる第５の窒化物半導体層２３（第５の半導体層）と、例えばアンドープのＡｌＧａＮからなる第４の窒化物半導体層２２とを含んでよい。第４の窒化物半導体層２２は、ゲート電極２１とショットキー接触している。
すなわち、本実施形態では、ｐ型の第３の窒化物半導体層２４とアンドープのＡｌＧａＮからなる第４の窒化物半導体層２２との間に、アンドープの第５の窒化物半導体層が含まれる。ｐ型不純物は拡散し易いため、アンドープの第５の窒化物半導体層２３を更に設けることで、ｐ型不純物が含まれる第３の窒化物半導体層２４とゲート電極２１との距離を離すことができる。それ故、ゲート電極２１と良好なショットキー接合をすることができる。
なお、第５の窒化物半導体層は、ｐ型の第３の窒化物半導体層２４よりｐ型不純物濃度が少なければアンドープのＧａＮに限定されるものではない。
このような積層構造のゲート構造２０を備えた電界効果トランジスタにおいて、ゲート電圧が正となる方向に電圧を印加してオン動作をさせる場合、主として、ゲート構造内の主にキャリアの少ない部分、つまり第４の窒化物半導体層２２内の空乏層にバイアスがかかり、第１の窒化物半導体層１１の２次元電子ガス層１５が生じる部分にはバイアスがかかりにくい。つまり、第４の窒化物半導体層２２を設けることで、２次元電子ガス層１５が生じる部分における、ゲート電圧の印加に伴う伝導帯の引き下げ幅を小さくすることができる。
又、本発明に係る電界効果トランジスタの製造の観点からも、アンドープの第５の窒化物半導体層を設けることが好ましい。つまり、図３に示すゲート構造２０のように、第３の窒化物半導体層２４、第５の窒化物半導体層２３および第４の窒化物半導体層２２をゲート電極２１の直下に選択的に設けた形状とする場合、第３の窒化物半導体層２４、第５の窒化物半導体層２３および第４の窒化物半導体層２２を成長させた後、その一部をエッチング等により除去して第２の窒化物半導体層１２を露出させこのような形状とする。このとき、第２の窒化物半導体層１２まで除去されないように、例えばエッチング速度がＡｌＧａＮよりもＧａＮのほうが速くなるようなエッチング手法を用いて、ＡｌＧａＮからなる第２の窒化物半導体層１２が除去されにくい選択的エッチングを行うことができる。
しかし、本実施形態の構造では、ゲート電極と接する第４の窒化物半導体層２２がバンドギャップの大きい層、例えばＡｌＧａＮであり、まずこれを除去する必要がある。第４の窒化物半導体層２２および第２の窒化物半導体層１２が共にＡｌＧａＮである場合、第４の窒化物半導体層２２を除去するエッチングで第２の窒化物半導体層１２も同様に除去される。このため、もし第４の窒化物半導体層２２と第２の窒化物半導体層１２との距離が小さいと、第４の窒化物半導体層２２を除去する際に第２の窒化物半導体層１２まで除去してしまうおそれがある。
そこで、第４の窒化物半導体層２２と第２の窒化物半導体層１２という２つのＡｌＧａＮ層の間に第５の窒化物半導体層２３を設けることで、ＩｎＧａＮ層やＧａＮ層、もしくはＡｌ混晶比が第２、４の窒化物半導体層１２、２２より小さいＡｌＧａＮ層を２つのＡｌＧａＮ層の間に設けることができ、２つのＡｌＧａＮ層間の距離を大きくできる。それ故、第４の窒化物半導体層２２を除去する際に、第２の窒化物半導体層１２まで除去してしまうことを防止できる。又、第２の窒化物半導体層１２の一部が除去されると、エッチングによるダメージが入ることに加えて、第２の窒化物半導体層１２の膜厚が減少することでキャリア濃度が低下し、電界効果トランジスタの特性に影響を及ぼすことがある。しかし、第５の窒化物半導体層２３を設けることで第２の窒化物半導体層１２が除去され難い構造とでき、電界効果トランジスタの特性への影響を抑制することができる。
同様の理由で第３の窒化物半導体層２４も、ＩｎＧａＮ層、ＧａＮ層、またはＡｌ混晶比が第２，４の窒化物半導体層１２，２２より小さいＡｌＧａＮ層とすることが好ましい。このような場合に第３〜５の窒化物半導体層２２〜２４を除去して第２の窒化物半導体層１２を露出させるには、例えば、まず、主に第４の窒化物半導体層２２を除去する第１エッチングを行い、その後に選択的エッチングによって第３、５の窒化物半導体層２３，２４を選択的に除去する第２エッチングを行えばよい。なお、第２エッチングでは、第３、５の窒化物半導体層２３、２４に対するエッチング速度が第２の窒化物半導体層１２に対するエッチング速度よりも速いエッチングを用いることができる。
次に、実施形態に係る電界効果トランジスタにおける各構成要素について詳細に説明する。
第１の窒化物半導体層１１
第１の窒化物半導体層１１は、２次元電子ガス層１５が形成される層であり、ソース電極３２及びドレイン電極３３がゲート電極２１と同じ面側に設けられる構造では、アンドープの窒化物半導体により構成されることが好ましい。また、縦型ＧａＮ系ＨＥＭＴに代表される、ソース電極３２がゲート電極２１と同じ面側（上面側）に設けられドレイン電極がゲート電極２１と反対の面（下面）に設けられる構造では、ｎ型不純物がドープされたｎ型窒化物半導体により構成することが好ましい。
また、２次元電子ガス層１５が形成される層を構成する材料は、ＧａＮに限定されるものではなく、III族窒化物半導体から選択することができ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）を用いることができる。
第２の窒化物半導体層１２
第２の窒化物半導体層１２は、第１の窒化物半導体層１１がＧａＮ層である場合には、ＡｌＧａＮ層を用いることが好ましく、ＡｌＧａＮ層としては、ＡｌａＧａ１−ａＮ（０＜ａ＜１）を用いることができる。好ましくは、０＜ａ≦０．４とする。Ａｌ混晶比ａが０．４未満の範囲であると、結晶性の良好なＡｌＧａＮ層が形成可能なため、移動度を高いものにできる。高耐圧化のためには、アンドープの層であることが好ましい。
なお、上述のように、第１の窒化物半導体層１１がＧａＮ層である場合は第２の窒化物半導体層をＡｌＧａＮ層とすることが好ましいが、第２の窒化物半導体層を第１の窒化物半導体層よりもバンドギャップエネルギーが大きい層とし、第１の窒化物半導体層に２次元電子ガス層が形成される構成であればよく、第１，２の窒化物半導体層としては種々の窒化物半導体材料を採用することができる。
又、第２の窒化物半導体層１２は、膜厚の増加や、ｎ型不純物濃度の増加や、ＡｌＧａＮのＡｌ混晶比の増加などによって、電界効果トランジスタを低抵抗化することができるが、閾値上昇とトレードオフの関係である。しかし、上述したように、本実施形態の電界効果トランジスタは、抵抗を増大させることなく閾値を上昇させることができるので、このような低抵抗化の手段を採用しても十分な閾値を得ることが可能になる。
半導体積層構造１０
半導体積層構造１０は、第１の窒化物半導体層１１と第２の窒化物半導体層１２の他に、さらに以下のような層を含んでいてもよい。
第１の窒化物半導体層１１と第２の窒化物半導体層１２の間に設けられるスペーサ層１３
スペーサ層１３は、第１の窒化物半導体層１１をＧａＮ層とし、第２の窒化物半導体層１２をＡｌＧａＮ層とする場合、例えば、ＡｌＮ層により構成することができる。
ＡｌＮからなるスペーサ層１３は、ＡｌＧａＮからなる第２の窒化物半導体層１２よりも薄膜で設けられる。このようなスペーサ層１３を設けることで、第２の窒化物半導体層１２のみの場合よりもチャネルにおけるキャリア移動度を向上させることができる。ＡｌＮによりスペーサ層１３を構成する場合は、その膜厚を２ｎｍ以下の膜厚とすると、結晶性よく形成でき好ましく、特に０．５〜１ｎｍ程度の膜厚とすることが好ましい。
ソース電極３２、ドレイン電極３３
ソース電極３２、ドレイン電極３３等の電極は、例えばＴｉ、Ａｌ、Ｃｕ、Ｗ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｐｔ、Ｉｎ、Ｒｈ、Ｉｒ、Ｃｒ等導電性に優れた材質で構成される。また金属材料に限定せず、導電性酸化物、導電性を有する導電性プラスチック等も利用できる。さらに電極は単一元素の材料のみならず、合金化、共晶化、混晶等、複数の元素で構成し、例えばＩＴＯや酸化亜鉛（ＺｎＯ）等が利用できる。さらにまた２層以上の層構造も採用できる。好ましくは、ＡｌＧａＮ系やＧａＮ系半導体層に対して、Ｔｉ／Ａｌ系電極が採用される。また、各電極とワイヤとの密着性等を考慮して、パッド電極を形成してもよい。なお、本明細書において、例えばＴｉ／Ａｌとは、半導体側からＴｉとＡｌが順に積層された構造を指す。
ゲート構造２０
本発明において、ゲート構造２０は、上述したように、半導体積層体１０側から順に、
第３の窒化物半導体層２４、第４の窒化物半導体層２２およびゲート電極２１を含み
、第４の窒化物半導体層２２はゲート電極２１とショットキー接触することが好ましい。
第３の窒化物半導体層２４
第３の窒化物半導体層２４は、III族窒化物半導体により形成することができるが、好ましくは、ｐ型ＧａＮ又はｐ型ＩｎＧａＮにより形成する。第３の窒化物半導体層２４は、第２の窒化物半導体層１２よりもバンドギャップエネルギーの小さいＡｌＧａＮにより形成することもできるが、好ましくはＭｇ等のｐ型不純物が活性化しやすいＧａＮ又はＩｎＧａＮにより形成する。また、上述したようにその一部を除去する場合には、第２の窒化物半導体層１２が除去されないように第３の窒化物半導体層２４が選択的にエッチングされる選択的エッチングを用いることが好ましく、この場合には、第３の窒化物半導体層２４を第２の窒化物半導体層１２と異なる組成とする。例えば、第２の窒化物半導体層１２がＡｌＧａＮであれば、第３の窒化物半導体層２３はＧａＮであることが好ましい。第３の窒化物半導体層２３には、ｐ型不純物として例えばＭｇを含有させる。第３の窒化物半導体層２３のｐ型不純物濃度は１×１０１９ｃｍ−３以上とすることができる。又、第３の窒化物半導体層２３のホール濃度は５×１０１７ｃｍ−３以上とすることができる。
又、第３の窒化物半導体層２４の膜厚は、上述したｐ型層を設けた効果を得るために、好ましくは５ｎｍ以上、より好ましくは１０ｎｍ以上とする。膜厚が厚くなるとゲートバイアスがチャネルに効きにくくなるため、また、製造容易のため、好ましくは１０００ｎｍ以下、より好ましくは１００ｎｍ以下とする。典型的には、１０〜５０ｎｍとする。
第４の窒化物半導体層２２
第４の窒化物半導体層２２は、ゲート電極２１近傍において、第３の窒化物半導体層２４よりもｐ型不純物濃度が小さいIII族窒化物半導体により形成することができる。本実施形態において、ｐ型不純物濃度が小さいとは、ｐ型不純物を含有しない場合も含む。第４の窒化物半導体層２２におけるｐ型不純物濃度の分布は、例えば、第３の窒化物半導体層２４側からゲート電極２１側にかけて連続的に減少する。この場合、少なくともゲート電極２１近傍におけるｐ型不純物濃度を第３の窒化物半導体層２４のｐ型不純物濃度よりも小さくすることが好ましく、より好ましくは第４の窒化物半導体層２２のゲート電極２１近傍におけるｐ型不純物濃度を、第３の窒化物半導体層２４におけるｐ型不純物濃度の最高値の１０分の１以下とする。
また、第４の窒化物半導体層２２のゲート電極２１近傍におけるｐ型不純物濃度は、好ましくは１×１０１９ｃｍ−３より小さく、更に好ましくは１×１０１８ｃｍ−３より小さく、より一層好ましくは１×１０１７ｃｍ−３より小さくする。また、第４の窒化物半導体層２２のホール濃度は５×１０１７ｃｍ−３より小さいことが好ましい。第４の窒化物半導体層２２のｎ型不純物濃度は１×１０１７ｃｍ−３以下であることが好ましい。また、ｎ型不純物濃度が１×１０１７ｃｍ−３以下もしくは不純物を含まないことが好ましい。第４の窒化物半導体層２２は、好ましくは、アンドープのＡｌＧａＮにより形成する。なお、本実施形態においてアンドープとは、形成時に意図的に不純物を添加しないものであり、例えば不純物濃度が１×１０１７ｃｍ−３以下もしくは不純物を含まないものをいう。ただし、Ｍｇをドープして形成したＭｇドープ層の上にアンドープ層を形成するとアンドープ層にＭｇが含有される傾向があり、この場合、アンドープ層におけるＭｇの分布は、Ｍｇドープ層側からその反対側に向かって連続的に減少するものとなる。例えば、第３の窒化物半導体層２４における最高値が１×１０２０ｃｍ−３程度であり、第４の窒化物半導体層２２において連続的に減少してゲート電極２１近傍で１×１０１９ｃｍ−３程度になる。ここで、不純物を含まないとは、SIMS分析の検出限界以下であることをいう。
また、第４の窒化物半導体層２２は、ｐ型窒化物半導体もしくはｉ型窒化物半導体により構成することが好ましい。ｉ型窒化物半導体とは、アンドープで形成した高抵抗のものを指し、例えば、抵抗率１０8Ω・cm以上のものをいう。第４の窒化物半導体層２２は、ｐ型又はｉ型である限り、ｎ型不純物を含んでいてもよく、例えば、ｐ型不純物濃度より小さい濃度でｎ型不純物を含んでいてもよい。
また、第４の窒化物半導体層２２の膜厚は、好ましくは１ｎｍ以上とし、膜厚をさらに厚くすることで閾値を上昇させることができるので、より好ましくは１０ｎｍ以上、さらに好ましくは４０ｎｍ以上とする。一方、膜厚が厚くなるとゲートバイアスがチャネルに効きにくくなりすぎるため、また、製造容易のため、好ましくは１０００ｎｍ以下、より好ましくは３００ｎｍ以下とする。第３の窒化物半導体層２４との間に第５の窒化物半導体層２３などの別の層を設ける場合、第３の窒化物半導体層２４とゲート電極２１との距離が、好ましくは１０００ｎｍ以下、より好ましくは５００ｎｍ以下、より一層好ましくは３００ｎｍ以下となるように各層の膜厚を設定することが好ましい。これによって閾値電圧および実際の駆動時に必要なゲート駆動電圧の過剰な上昇を防ぐことができる。
また、第４の窒化物半導体層２２を形成するＡｌＧａＮとしては、ＡｌｂＧａ１−ｂＮ（０＜ｂ＜１）を用いることができる。後述する図６及び７に示すように、Ａｌ混晶比ｂが０．１以下であれば同程度の閾値とすることができるが、Ａｌ混晶比ｂを０．１よりも増加させると第４の窒化物半導体層２２を設けたことによる閾値の上昇率が低下するため、Ａｌ混晶比ｂは０．３以下の範囲であることが好ましく、より好ましくは０＜ｂ≦０．１とする。０＜ｂ≦０．０７５とすることもできる。Ａｌ混晶比ｂが一定以上に増加すると閾値の上昇率が低下する理由としては、第４の窒化物半導体層２２のバンドギャップが大きくなることで、第４の窒化物半導体層２２とその下の層との界面近傍に新たにチャネルが発生するためであると考えられる。上述のＡｌ混晶比ｂの範囲は、第４の窒化物半導体層２２と接する半導体層がＧａＮである場合に特に好ましい。
又、第３の窒化物半導体層２４と第５の窒化物半導体層２３と第４の窒化物半導体
層２２とは、ゲート電極２１側から見た平面視において、同じ形状とすることができる。ゲート電極２１はこれらの層よりも小さい幅で設け、第４の窒化物半導体層２２の表面の一部をゲート電極２１から露出させてもよいが、同じ幅で設け、第４の窒化物半導体層２２の表面を完全に被覆してもよい。また、ゲート電極２１と第２の窒化物半導体層１２との間に設けられる第３〜５の窒化物半導体層２２〜２４は、ソース電極３２およびドレイン電極３３とは接触しないように配置する。
又、後述する第５の窒化物半導体層２３を設ける場合には、第４の窒化物半導体層２２は、第５の窒化物半導体層２３よりもｐ型不純物濃度が小さいことが好ましい。
ゲート電極２１
ゲート電極２１の材料としては、例えば、Ｈｇ、Ｚｒ、Ｔｉ、Ｔａ、Ａｌ、Ｚｎ、Ｆｅ、Ｎｉを用いることができる。例えば、Ｔｉ／ＡｌやＴｉ／Ａｌ／Ｔｉ／Ｐｔ、Ｎｉ／Ａｕで形成される。ゲート電極２１は、第４の窒化物半導体層２２に対してショットキー接触するものを選択することが好ましい。また、この上にさらに、ワイヤ等を接続するためのパッド電極を設けてもよい。
なお、ｐ型の第３の窒化物半導体層２４と第４の窒化物半導体層２２との間に第５の窒化物半導体層が含まれる実施形態では、第５の窒化物半導体層は次のとおりとなる。
第５の窒化物半導体層２３
第５の窒化物半導体層２３は、第３の窒化物半導体層２４よりもｐ型不純物濃度が小さいIII族窒化物半導体により形成することができる。第５の窒化物半導体層２３におけるｐ型不純物濃度の分布が第３の窒化物半導体層２４側からゲート電極２１側にかけて連続的に減少するものである場合、第５の窒化物半導体層２３及び第４の窒化物半導体層２２において、第３の窒化物半導体層２４側からゲート電極２１側にかけて連続的に減少するｐ型不純物濃度分布とすることが好ましい。好ましくは、アンドープのＧａＮ又はＩｎＧａＮにより形成する。また、第５の窒化物半導体層２３のホール濃度は５×１０１７ｃｍ−３より小さいことが好ましい。
また、第５の窒化物半導体層２３は、ｐ型窒化物半導体もしくはｉ型窒化物半導体により構成することが好ましい。第５の窒化物半導体層２３は、ｐ型又はｉ型である限り、ｎ型不純物を含んでいてもよく、例えば、ｐ型不純物濃度より小さい濃度でｎ型不純物を含んでいてもよい。
また、第５の窒化物半導体層２３の膜厚は、好ましくは３ｎｍ以上、より好ましくは５ｎｍ以上、さらに好ましくは７ｎｍ以上とする。３ｎｍ以上の第５の窒化物半導体層２３を設けることで閾値を上昇させることができ、７ｎｍ以上とすることでさらに閾値を上昇させることができる。さらには、１０ｎｍ以上とすることが好ましく、また、５０ｎｍ以上とすることでゲートリーク電流を大幅に低減することができる。膜厚が厚くなるとゲートバイアスがチャネルに効きにくくなりすぎるため、また、製造容易のため、好ましくは１０００ｎｍ以下、より好ましくは３００ｎｍ以下とする。さらに膜厚を薄くして１００ｎｍ以下とすることもできる。
なお、本実施形態では、第３の窒化物半導体層と第５の窒化物半導体層とを別個の層として設けたが、別の形態として、第３の窒化物半導体層と第５の窒化物半導体層とを１つの層とし、この層のゲート電極側に、第５の窒化物半導体層に相当するｐ型不純物低濃度領域を形成し、当該領域よりもチャネル側に、第３の窒化物半導体層に相当するｐ型不純物高濃度領域を形成することもできる。ｐ型不純物濃度は連続的に変化させてもよい。
以下、本発明に係る実施形態の電界効果トランジスタの製造方法について説明する。
１．半導体積層構造形成工程
ここではまず、第１の窒化物半導体からなる第１の窒化物半導体層１１と、第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の窒化物半導体層１２とを積層する。ここで、第１の窒化物半導体層１１の第２の窒化物半導体層１２側の界面に２次元電子ガス層が生じる。尚、第１の窒化物半導体層１１と第２の窒化物半導体層１２の間にスペーサ層１３をさらに形成するようにしてもよい。
２．第３の窒化物半導体層形成工程
次に、第２の窒化物半導体層１２上に、不純物としてｐ型不純物を供給しながらｐ型窒化物半導体からなる第３の窒化物半導体層２４を形成する。第３の窒化物半導体層２４は、不純物としてｐ型不純物を供給しながら形成する。ここでは、ｐ型窒化物半導体層が得られる程度に供給すればよい。好ましくは、ｎ型不純物を供給せずに、ｐ型不純物のみを供給して形成する。例えば、Ｍｇの供給源としてはＣｐ２Ｍｇガスを用いることができる。このようにして、第３の窒化物半導体層２４を形成する。
３．第５の窒化物半導体層形成工程
次に、第３の窒化物半導体層２４上に、ｐ型不純物の供給量を第３の半導体層形成工程よりも少なくした状態でｐ型又はｉ型窒化物半導体からなる第５の窒化物半導体層２３を形成する。ここで、ｐ型不純物の供給量を小さくした状態とは、ｐ型不純物の供給量を第３の窒化物半導体層形成工程よりも少なくしてｐ型不純物を供給する場合と、ｐ型不純物を供給しない場合とを含む。第５の窒化物半導体層２３を形成する際には、ｎ型不純物もｐ型不純物も供給せずに形成することが好ましいが、ｐ型不純物の供給量を第３の窒化物半導体層形成工程よりも少なくするだけでもよい。また、例えば、ｐ型不純物の供給源としてＣｐ２Ｍｇガスを用いる場合、製造装置でＣｐ２Ｍｇガスを止めた後も少量のガスが残留することがあると考えられるが、少量のガスが残留している段階で第５の窒化物半導体層２３の形成を開始してもよい。尚、第５の窒化物半導体層２３を形成することなく、第３の窒化物半導体層２４の上に、第４の窒化物半導体層を形成してもよい。
４．第４の窒化物半導体層形成工程
続いて、第３の窒化物半導体層２４又は第５の窒化物半導体層２３の上に、ｐ型不純物の供給量を第３の窒化物半導体層形成工程よりも少なくして、第３の窒化物半導体層２４よりもバンドギャップが大きいｐ型又はｉ型窒化物半導体からなる第４の窒化物半導体層２２を形成する。ここで、ｐ型不純物の供給量を小さくした状態とは、ｐ型不純物の供給量を第３の窒化物半導体層形成工程よりも少なくしてｐ型不純物を供給する場合と、ｐ型不純物を供給しない場合とを含む。第４の窒化物半導体層２２を形成する際には、ｎ型不純物もｐ型不純物も供給せずに形成することが好ましいが、ｐ型不純物の供給量を第３の窒化物半導体層形成工程よりも少なくするだけでもよい。また、例えば、ｐ型不純物の供給源としてＣｐ２Ｍｇガスを用いる場合、製造装置でＣｐ２Ｍｇガスを止めた後も少量のガスが流れ続けることがあるが、少量のガスが流れ続けている段階で第４の窒化物半導体層２２の形成を開始してもよい。
５．ゲート構造２０形成工程
次に、第４の窒化物半導体層２２の上に、例えば、スパッタリング及びリフトオフ等によりゲート電極２１を所定の形状に形成して、さらに、第２の窒化物半導体層が露出するまで、ゲート電極２１の両側の第３〜第４の窒化物半導体層を除去する。以上のようにして、ゲート構造２０を形成する。
６．メサ１０ａ形成工程
次に、エッチングにより、所定の幅の第２の窒化物半導体層２１を含むストライプ状のメサ部１０ａが形成されるように、メサ部１０ａの両側の半導体層を第１の窒化物半導体層１１の途中まで除去する。このようにして、中央部にゲート電極２１が形成されたメサ部１０ａが形成される。
７．ソース電極及びドレイン電極形成
最後に、ソース電極３２を、例えば、メサ部の一方（第１側面）に形成し、ドレイン電極３３を、例えば、メサ部の他方（第２側面）に形成する。このようにして、それぞれ２次元電子ガス層１５に接続されたソース電極３２とドレイン電極３３とが形成される。ソース電極３２及びドレイン電極３３はそれぞれ第１側面及び第２側面からメサ部上面に延在するように形成してもよい。
以下、本発明に係る実施例について説明する。
実施例として、ゲート構造において、ゲート電極２１と接触する窒化物半導体層をアンドープのＡｌＧａＮとした電界効果トランジスタを作製し、その閾値電圧を測定した。
実施例において、電界効果トランジスタを構成する要素を以下のように設定した。
なお、電界効果トランジスタを上方からみた電極配置（平面構造）は、図４に示すようにし、その寸法は後述するようにした。
半導体積層構造１０
半導体積層構造１０は、サファイア基板上に、バッファ層を介して、厚さが３μｍのアンドープＧａＮ層からなる第１の窒化物半導体層１１と、厚さが０．７５ｎｍのアンドープＡｌＮからなるスペーサ層１３と、厚さが１１ｎｍのアンドープＡｌ０．３Ｇａ０．７Ｎからなる第２の窒化物半導体層１２とを順に積層して作製した。
メサ構造１０ａ
メサ構造１０ａは、サファイア基板上に各半導体層を積層した後、メサ部１０ａとする部分の両側を第１の窒化物半導体層１１の途中までエッチングにより除去することにより作製した。
メサ部１０ａは、長手方向の長さＬが１２μｍ、幅Ｗ１が１００μｍ、高さｈが１００ｎｍになるようにした。
ゲート構造２０
ゲート構造２０は、ｐ型ＧａＮからなる第３の窒化物半導体層２４とアンドープＧａＮからなる第５の窒化物半導体層２３とアンドープＡｌＧａＮからなる第４の窒化物半導体層２２とを順に積層した後、第３の窒化物半導体層２４と第５の窒化物半導体層２３と第４の窒化物半導体層２２の一部を除去し、幅Ｗ２が１μｍになるように、メサ構造１０ａの全長にわたって形成した。ゲート電極２１は、第４の窒化物半導体層２２の上にほぼ同じ幅で形成した。
また、ゲート電極２１は、第４の窒化物半導体層２２側から、Ｔｉ（厚さ１０ｎｍ）／Ａｌ（厚さ１００ｎｍ）／Ｔｉ（厚さ５０ｎｍ）／Ｐｔ（厚さ２００ｎｍ）の４層構造とした。
ソース電極３２、ドレイン電極３３
ソース電極３２は、例えば、メサ部１０の一方の側面からメサ部１０の上面に延在して形成し、ドレイン電極３３は、メサ部１０の他方の側面からメサ部１０の上面に延在して形成した。また、ソース電極３２及びドレイン電極３３とゲート電極２１（ゲート構造２０）との間隔はそれぞれ２μｍ及び７μｍとした。なお、電界効果トランジスタの上面に、ゲート電極２１、ソース電極３２及びドレイン電極３３の接続用表面を除き、ＳｉＯ２からなる保護膜４０を形成した。
ここで、ゲート構造が下層から順に厚さが２０ｎｍのｐ−ＧａＮおよびゲート電極のみからなる場合と、ゲート構造が下層から順に厚さが２０ｎｍのｐ−ＧａＮ、厚さが４０ｎｍのアンドープＧａＮ、厚さが６０ｎｍのアンドープＡｌ０．１Ｇａ０．９Ｎおよびゲート電極からなる場合との閾値を比較した。
図５に示すように、ゲート構造が下層から順にｐ−ＧａＮ、アンドープＧａＮ、アンドープＡｌＧａＮおよびゲート電極からなる場合の閾値が、ゲート構造が下層から順にｐ−ＧａＮおよびゲート電極のみからなる場合の閾値より高いことが分かった。
また、第２の窒化物半導体層１２を厚さが１０ｎｍのアンドープＡｌ０．３Ｇａ０．７Ｎとし、ゲート構造が下層から順に厚さが２０ｎｍのｐ−ＧａＮ、厚さが６０ｎｍのアンドープＧａＮおよびゲート電極からなる場合と、ゲート構造が下層から順に厚さが２０ｎｍのｐ−ＧａＮ、厚さが６０ｎｍのアンドープＧａＮ、厚さが１０ｎｍのアンドープＡｌＧａＮおよびゲート電極からなる場合との閾値を比較した。さらに、最表面のアンドープＡｌＧａＮのＡｌ混晶比が０．１、０．２、０．３である場合の閾値も比較した。
ゲート構造が下層から順にｐ−ＧａＮ、アンドープＧａＮおよびゲート電極からなる場合の閾値は約１．７Ｖであったが、図６に示すように、ゲート構造が下層から順にｐ−ＧａＮ、アンドープＧａＮ、アンドープＡｌＧａＮおよびゲート電極からなる場合の閾値はいずれも１．７Ｖより高く、ゲート構造の最表面にアンドープＡｌＧａＮを設けた場合の閾値がアンドープＡｌＧａＮを設けない場合の閾値より高いことが分かった。さらに、最表面のアンドープＡｌＧａＮのＡｌ混晶比が０．１以上である場合には、Ａｌ混晶比を増加させるほど閾値が減少し、アンドープＡｌＧａＮを設けたことによる閾値の上昇率が減
少することが分かった。
また、第２の窒化物半導体層１２を厚さが１０ｎｍのアンドープＡｌ０．３Ｇａ０．７Ｎとし、ゲート構造が下層から順に厚さが１０ｎｍのｐ−ＧａＮ、厚さが２０ｎｍのアンドープＧａＮ、厚さが１０ｎｍのアンドープＧａＮおよびゲート電極からなる場合と、ゲート構造が下層から順に厚さが１０ｎｍのｐ−ＧａＮ、厚さが２０ｎｍのアンドープＧａＮ、厚さが１０ｎｍのアンドープＡｌＧａＮおよびゲート電極からなる場合との閾値を比較した。さらに、最表面のアンドープ層のＡｌ混晶比が０．０２５、０．０５、０．０７５、０．１である場合の閾値を比較した。
図７に示すように、最表面がＡｌＧａＮである場合の閾値が、最表面がＧａＮである場合の閾値より高いことが分かった。さらに、最表面のアンドープＡｌＧａＮのＡｌ混晶比が０．１以下である場合には、Ａｌ混晶比を変化させても閾値は大きく変化しないことが分かった。また、Ａｌ混晶比が０．０７５である場合に閾値が最も高いことが分かった。
また、第２の窒化物半導体層１２を厚さが１０ｎｍのアンドープＡｌ０．３９Ｇａ０．６１Ｎとし、ゲート構造が下層から順に厚さが１０ｎｍのｐ−ＧａＮ、厚さが４０ｎｍのアンドープＧａＮおよびゲート電極からなる場合と、ゲート構造が下層から順に厚さが１０ｎｍのｐ−ＧａＮ、厚さが２０ｎｍのアンドープＧａＮ、厚さが２０ｎｍのアンドープＡｌ０．１Ｇａ０．９Ｎおよびゲート電極からなる場合との閾値を比較した。
図８に示すように、最表面がＧａＮである場合には閾値が負であるが、最表面がＡｌＧａＮである場合には閾値が正であることが分かった。このように、閾値電圧が負であるノーマリオン型の電界効果トランジスタであっても、最表面のＧａＮをＡｌＧａＮに変更するのみで閾値電圧を引き上げノーマリオフ化できることが分かった。
又、ゲート構造が下層から順に２０ｎｍのｐ−ＧａＮおよびゲート電極のみからなる場合と、ゲート構造が下層から順に厚さが２０ｎｍのｐ−ＧａＮ、厚さが４０ｎｍのアンドープＧａＮ、厚さが６０ｎｍのアンドープＡｌ０．１Ｇａ０．９Ｎおよびゲート電極からなる場合とのゲートリーク電流値を比較した。
図９に示すように、ゲート構造が下層から順にｐ−ＧａＮ、アンドープＧａＮ、アンドープＡｌＧａＮおよびゲート電極からなる場合のオン時のゲートリーク電流値が、ゲート構造が下層から順にｐ−ＧａＮおよびゲート電極のみからなる場合のゲートリーク電流値より低いことが分かった。
１５ ２次元電子ガス層
１０ 半導体積層体
１１ ＧａＮ層
１２ ＡｌＧａＮ層
１６ 空乏層
２０ ゲート構造
２１ ゲート電極
２２ 第４の窒化物半導体層
２３ 第５の窒化物半導体層
２４ 第３の窒化物半導体層
３２ ソース電極
３３ ドレイン電極
４０ 保護膜

Claims (10)

  1. 第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造と、
    ソース電極と、ドレイン電極と、前記第２の半導体層上に設けられ、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御するゲート電極とを備え、
    前記ゲート電極と前記第２の半導体層との間に、ｐ型不純物を有するｐ型窒化物半導体からなる第３の半導体層と、前記第３の半導体層と前記ゲート電極の間に設けられた窒化物半導体からなる第４の半導体層とを含み、
    前記第４の半導体層と前記ゲート電極とが接しており、前記第４の半導体層が、前記第３の半導体層よりもバンドギャップが大きく、アンドープであることを特徴とする電界効果トランジスタ。
  2. 第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造と、
    ソース電極と、ドレイン電極と、前記第２の半導体層上に設けられ、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御するゲート電極とを備え、
    前記ゲート電極と前記第２の半導体層との間に、ｐ型不純物を有するｐ型窒化物半導体からなる第３の半導体層と、前記第３の半導体層と前記ゲート電極の間に設けられた窒化物半導体からなる第４の半導体層とを含み、
    前記第４の半導体層と前記ゲート電極とが接しており、前記第４の半導体層が、前記第３の半導体層よりもバンドギャップが大きく、かつｐ型不純物濃度が小さく、ｎ型不純物濃度が１×１０１７ｃｍ−３以下若しくはｎ型不純物を含まないことを特徴とする電界効果トランジスタ。
  3. 第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造と、
    ソース電極と、ドレイン電極と、前記第２の半導体層上に設けられ、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御するゲート電極とを備え、
    前記ゲート電極と前記第２の半導体層との間に、ｐ型不純物を有するｐ型窒化物半導体からなる第３の半導体層と、前記第３の半導体層と前記ゲート電極の間に設けられた窒化物半導体からなる第４の半導体層とを含み、
    前記第４の半導体層と前記ゲート電極とが接しており、前記第４の半導体層が、前記第３の半導体層よりもバンドギャップが大きく、かつｐ型不純物濃度が小さいｐ型もしくはｉ型であることを特徴とする電界効果トランジスタ。
  4. 前記第４の半導体層がＡｌＧａＮからなる、請求項１〜３のうちのいずれか１つに記載の電界効果トランジスタ。
  5. 前記第４の半導体層は、その膜厚が１ｎｍ以上１０００ｎｍ以下である、請求項１〜４のうちのいずれか１つに記載の電界効果トランジスタ。
  6. 前記第３の半導体層と前記第４の半導体層との間に第５の半導体層を更に含み、
    前記第５の半導体層が、前記第３の半導体層よりもｐ型不純物濃度が小さいｐ型窒化物半導体からなる、請求項１〜５のいずれかに記載の電界効果トランジスタ。
  7. 前記第５の半導体層はＧａＮからなる、請求項６に記載の電界効果トランジスタ。
  8. 前記第３の半導体層はｐ型ＧａＮからなる、請求項１〜７のうちのいずれか１つに記載の電界効果トランジスタ。
  9. 第１の窒化物半導体からなる第１の半導体層と、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体からなる第２の半導体層とを有し、前記第１の半導体層の前記第２の半導体層側の界面に２次元電子ガス層が生じる半導体積層構造を形成する工程と、
    前記第２の半導体層上に、不純物としてｐ型不純物を供給しながらｐ型窒化物半導体からなる第３の半導体層を形成する工程と、
    前記第３の半導体層形成工程よりも少ない供給量でｐ型不純物を供給しながら、もしくは、不純物を供給せずに、前記第３の半導体層上に、前記第３の半導体層よりもバンドギャップが大きいｐ型又はｉ型窒化物半導体からなる第４の半導体層を形成する工程と、
    ソース電極と、ドレイン電極と、前記ソース電極と前記ドレイン電極間にある２次元電子ガス層を流れる電子の流れを制御する電極であって、前記第４の半導体層の上面に接するゲート電極と、を形成する工程と、を備えることを特徴とする電界効果トランジスタの製造方法。
  10. 前記第３の半導体層を形成する工程の後であって、前記第４の半導体層を形成する工程の前に、前記第３の半導体層形成工程よりも少ない供給量でｐ型不純物を供給しながら、もしくは、不純物を供給せずに、前記第３の半導体層上に、ｐ型又はｉ型窒化物半導体からなる第５の半導体層を形成する工程をさらに備えることを特徴とする請求項９に記載の電界効果トランジスタの製造方法。
JP2013259399A 2012-12-21 2013-12-16 電界効果トランジスタとその製造方法 Active JP6167889B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013259399A JP6167889B2 (ja) 2012-12-21 2013-12-16 電界効果トランジスタとその製造方法
EP13197672.2A EP2747145B1 (en) 2012-12-21 2013-12-17 Field-effect transistor
US14/135,313 US9190506B2 (en) 2012-12-21 2013-12-19 Field-effect transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012279965 2012-12-21
JP2012279965 2012-12-21
JP2013259399A JP6167889B2 (ja) 2012-12-21 2013-12-16 電界効果トランジスタとその製造方法

Publications (2)

Publication Number Publication Date
JP2014140024A true JP2014140024A (ja) 2014-07-31
JP6167889B2 JP6167889B2 (ja) 2017-07-26

Family

ID=49765404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013259399A Active JP6167889B2 (ja) 2012-12-21 2013-12-16 電界効果トランジスタとその製造方法

Country Status (3)

Country Link
US (1) US9190506B2 (ja)
EP (1) EP2747145B1 (ja)
JP (1) JP6167889B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204304A (ja) * 2014-04-10 2015-11-16 トヨタ自動車株式会社 スイッチング素子
WO2016158785A1 (ja) * 2015-03-29 2016-10-06 住友化学株式会社 積層基板の測定方法、積層基板および測定装置
JP2017076658A (ja) * 2015-10-13 2017-04-20 株式会社豊田中央研究所 半導体装置
WO2017073047A1 (ja) * 2015-10-27 2017-05-04 パナソニックＩｐマネジメント株式会社 半導体装置
WO2020158394A1 (ja) * 2019-02-01 2020-08-06 ローム株式会社 窒化物半導体装置
WO2020217735A1 (ja) * 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
US11171228B2 (en) 2017-06-13 2021-11-09 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
US9673311B1 (en) * 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT
JP7320789B2 (ja) * 2018-06-29 2023-08-04 パナソニックＩｐマネジメント株式会社 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN111564490B (zh) * 2020-05-28 2022-07-01 西安电子科技大学芜湖研究院 一种P-GaN增强型HEMT器件及其制备方法
EP4027393A1 (en) * 2021-01-07 2022-07-13 Commissariat à l'énergie atomique et aux énergies alternatives Normally-off hemt
JP2024508146A (ja) * 2021-03-05 2024-02-22 華為技術有限公司 窒化ガリウムパワートランジスタ
CN113871479A (zh) * 2021-09-07 2021-12-31 南方科技大学 晶体管结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258841A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow Back diffusion suppression structures
JP2011029507A (ja) * 2009-07-28 2011-02-10 Panasonic Corp 半導体装置
US20130082276A1 (en) * 2011-09-30 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2008153330A (ja) 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP5810521B2 (ja) * 2010-12-08 2015-11-11 日亜化学工業株式会社 高電子移動度トランジスタ
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258841A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow Back diffusion suppression structures
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2011029507A (ja) * 2009-07-28 2011-02-10 Panasonic Corp 半導体装置
US20130082276A1 (en) * 2011-09-30 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device and manufacturing method thereof
JP2013080894A (ja) * 2011-09-30 2013-05-02 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204304A (ja) * 2014-04-10 2015-11-16 トヨタ自動車株式会社 スイッチング素子
US9401421B2 (en) 2014-04-10 2016-07-26 Toyota Jidosha Kabushiki Kaisha Switching device
WO2016158785A1 (ja) * 2015-03-29 2016-10-06 住友化学株式会社 積層基板の測定方法、積層基板および測定装置
US10222321B2 (en) 2015-03-29 2019-03-05 Sumitomo Chemical Company, Limited Laminate substrate measurement method, laminate substrate and measurement apparatus
JPWO2016158785A1 (ja) * 2015-03-29 2018-01-18 住友化学株式会社 積層基板の測定方法、積層基板および測定装置
JP2017076658A (ja) * 2015-10-13 2017-04-20 株式会社豊田中央研究所 半導体装置
JPWO2017073047A1 (ja) * 2015-10-27 2018-08-16 パナソニックＩｐマネジメント株式会社 半導体装置
WO2017073047A1 (ja) * 2015-10-27 2017-05-04 パナソニックＩｐマネジメント株式会社 半導体装置
US11171228B2 (en) 2017-06-13 2021-11-09 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing the same
WO2020158394A1 (ja) * 2019-02-01 2020-08-06 ローム株式会社 窒化物半導体装置
JPWO2020158394A1 (ja) * 2019-02-01 2021-12-02 ローム株式会社 窒化物半導体装置
JP7369725B2 (ja) 2019-02-01 2023-10-26 ローム株式会社 窒化物半導体装置
WO2020217735A1 (ja) * 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
EP2747145B1 (en) 2021-09-22
EP2747145A2 (en) 2014-06-25
JP6167889B2 (ja) 2017-07-26
US20140175455A1 (en) 2014-06-26
EP2747145A3 (en) 2017-03-08
US9190506B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP6167889B2 (ja) 電界効果トランジスタとその製造方法
JP4761319B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
US10529843B2 (en) Semiconductor device
JP6229172B2 (ja) 半導体装置
JP4775859B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP6174874B2 (ja) 半導体装置
WO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
TWI424568B (zh) Semiconductor device
JP6119215B2 (ja) 電界効果トランジスタ
JP5526470B2 (ja) 窒化物系化合物半導体装置
JP5534661B2 (ja) 半導体装置
JP2011071206A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2011071206A5 (ja)
JP7369725B2 (ja) 窒化物半導体装置
JP5779284B2 (ja) スイッチング素子
WO2013073127A1 (ja) 半導体装置及びその製造方法
JP6244557B2 (ja) 窒化物半導体デバイス
US20150263155A1 (en) Semiconductor device
TW202105524A (zh) 氮化物半導體裝置及其製造方法
JP2017059786A (ja) 半導体装置
JP2015056413A (ja) 窒化物半導体装置
US9627489B2 (en) Semiconductor device
JP6145985B2 (ja) 電界効果トランジスタ
JP6083259B2 (ja) 窒化物半導体装置
JP2013074128A (ja) スイッチング素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170612

R150 Certificate of patent or registration of utility model

Ref document number: 6167889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250