JP2024508146A - 窒化ガリウムパワートランジスタ - Google Patents

窒化ガリウムパワートランジスタ Download PDF

Info

Publication number
JP2024508146A
JP2024508146A JP2023553285A JP2023553285A JP2024508146A JP 2024508146 A JP2024508146 A JP 2024508146A JP 2023553285 A JP2023553285 A JP 2023553285A JP 2023553285 A JP2023553285 A JP 2023553285A JP 2024508146 A JP2024508146 A JP 2024508146A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
power transistor
intermediate layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023553285A
Other languages
English (en)
Inventor
クラトラ，ジルベルト
バオ，チイローン
ジアーン，チイムオン
ターン，ガオフェイ
ワーン，ハンシーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2024508146A publication Critical patent/JP2024508146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示は窒化ガリウムパワートランジスタ(100)に関し、当該窒化ガリウムパワートランジスタ(100)は、バッファ層(110)と、頂面(111a)及び底面(111b)を持つバリア層(111)であり、底面(111b)がバッファ層(110)に面し、バリア層(111)の底面(111b)がバッファ層(110)上に配置される、バリア層と、ｐ型ドープ窒化ガリウム層(112)とメタルゲート層(114)との間に介在された中間層(113)であり、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる中間層と、を有し、ｐ型ドープ窒化ガリウム層(112)がバリア層(111)の頂面(111a)上に配置され、メタルゲート層(114)が、中間層(113)を介してｐ型ドープ窒化ガリウム層(112)に電気的に接続されて、ｐ型ドープ窒化ガリウム層(112)との整流メタル－半導体接合(115)を形成する。

Description

本開示は、パワーデバイス応用での窒化ガリウム（ＧａＮ）技術の分野に関する。特に、本開示は、窒化ガリウムパワートランジスタに関し、特に、整流メタル－半導体接合を備えたＧａＮパワー電界効果トランジスタ（ＦＥＴ）に関する。本開示は、特に、中間層を備えたショットキーｐＧａＮゲートモジュールに関する。
従来からのＳｉ系電界効果トランジスタの可能な置き換えとしての窒化ガリウム技術の開発のために、半導体産業において過去１５～２０年間に集中的な努力が払われてきた。ワイドバンドギャップ材料の使用は、デバイスレベル及びシステムレベルの両方において、前例のない性能向上の可能性を提供する。今日、エンハンスメントモードＧａＮパワーＦＥＴが現実になりつつあり、幾つかの主要な半導体製造業者が既に市場に製品を有している。大多数のプレーヤによって利用されている最も成熟したＧａＮデバイスコンセプトは、ｐＧａＮノーマリオフコンセプトである。ノーマリオフｐＧａＮパワーＦＥＴの製造のために、現在、２つの一般的なアプローチに従っている。主な違いは、メタル／ｐＧａＮ界面の製造戦略にある。それら２つの取り得るアプローチは、ｉ）オーミック界面と、ｉｉ）ショットキー界面である。ショットキーアプローチでは、ＤＣゲート電流の大幅な低減を達成することができるが、その犠牲に、閾値電圧の不安定性及びゲート信頼性の弱さという２つの主な欠点がある。
この開示の目的は、閾値電圧の不安定性及びゲート信頼性の弱さという上述の欠点のないＧａＮパワートランジスタ、又は少なくとも閾値電圧の不安定性及びゲート信頼性の弱さの問題が有意に低減されたＧａＮパワートランジスタのためのソリューションを提供することである。
この目的は、独立請求項の特徴によって達成される。更なる実装形態が、従属請求項、明細書、及び図面から明らかになる。
この開示の基本的な考え方は、全体的な性能を最適化することを可能にし、最先端のｐＧａＮショットキーゲートの主要な問題、すなわち、閾値電圧の不安定性及びゲート信頼性を解決することを可能にする、ノーマリオフｐＧａＮトランジスタのゲートモジュールのための新構造を提供することである。
この開示にて、ｐＧａＮ層とメタルゲートとの間に専用のＩＩＩ－Ｖ族中間層が介在されるものである、中間層を備えた安定したｐＧａＮショットキーゲートソリューションが提示される。このＩＩＩ－Ｖ族中間層の厚さ及び組成が、ゲートスタックの詳細な組成に関連して適切に選択されるとき、安定したｐＧａＮショットキー動作を有することを可能にし、閾値電圧安定性及び全体的なゲート信頼性を大幅に改善することを可能にする。
この開示では、ＩＩＩ族元素及びＶ族元素、並びにＩＩＩ－Ｖ族中間層、すなわち、ＩＩＩ－Ｖ族化合物半導体からなる中間層が記述される。ＩＩＩ－Ｖ族化合物半導体は、ＩＩＩ族元素（特に、Ａｌ、Ｇａ、Ｉｎ）をＶ族元素（特に、Ｎ、Ｐ、Ａｓ、Ｓｂ）と組み合わせることによって得られる。これは、１つ以上のＩＩＩ族元素を１つ以上のＶ族元素と組み合わせるときに、１２個の可能な主コンビネーションと、更なる数の副コンビネーションとを与え、この開示において最も重要なものは、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、及びＩｎＡｌＮである。
本開示を詳細に説明するために、以下の用語、略語、及び表記を使用する：
ＧａＮ 窒化ガリウム
ＦＥＴ 電界効果トランジスタ
ｐＧａＮ ｐドープＧａＮ
ＡｌＧａＮ 窒化アルミニウムガリウム
２ＤＥＧ ２次元電子ガス
ＨＶ 高電圧（動作）、例えば＞６００Ｖ
ＭＶ 中電圧（動作）、例えば２００－６００Ｖ
ＶＴＨ 閾値電圧
ＴＤＤＢ 時間依存絶縁破壊。
この開示では、メタル／ｐＧａＮ界面を製造する際の２つのアプローチであるオーミック界面アプローチ及びショットキー界面アプローチを説明する。
オーミック界面アプローチでは、メタルゲートとｐＧａＮ表面との間の界面がほぼ理想的である。これは、オン状態条件中にデバイス動作を維持する大きいＤＣ電流につながるが、駆動戦略を複雑にし、駆動損失を大幅に増加させもする。
オーミック界面アプローチは、以下の利点を提供する：（ｉ）ｐＧａＮノードがゲートメタル端子にきちんと接続され、それ故に、デバイスがＶＴＨ不安定になりにくい；（ｉｉ）信頼性が良好であり、ゲート破壊は、大きいＤＣ電流がゲートを流れるときの熱暴走に起因する；（ｉｉｉ）ゲートから注入される大量の正孔が動的効果を改善する。
しかしながら、オーミック界面アプローチによって以下の欠点がもたらされる：（ｉ）バッファに注入される大量の正孔が負のオフ段階ゲート電圧を必要とする；（ｉｉ）正孔蓄積がテール電流を引き起こし得る；（ｉｉｉ）電流駆動ゲートドライバ、外部Ｒ－Ｃネットワークという、専用の駆動方式が必要である；（ｉｖ）大きいＤＣゲート電流が駆動損失をもたらし、コンセプトのスケーラビリティを高電圧（４００－６００Ｖ）及び大きいＲＤＳＯＮ（＞３０ｍＯｈｍ）に制限する。
ショットキー界面アプローチでは、ｐｎ－ｐＧａＮ／ＡｌＧａＮダイオードと直列に、逆バイアスされるショットキーダイオードが挿入される。これは、大幅なＤＣゲート電流減少を可能にする。
ショットキー界面アプローチは、以下の利点を提供する：（ｉ）逆バイアスされるショットキーダイオードによってｐＧａＮノードがゲート端子から分離される；（ｉｉ）ＶＴＨ不安定性を犠牲にして、低いＤＣゲート電流が得られる；（ｉｉｉ）低いＤＣ電流が、バッファに注入される正孔の量がより少ないことに起因した、より困難な動的効果最適化を暗示する；（ｉｖ）（Ｓｉ－ＭＯＳデバイスにおける酸化物のように）ＴＤＤＢメカニズムを介してゲートモジュールが破壊する；（ｖ）動的効果、ゲート信頼性、及びＶＴＨ安定性の間の難しい相互作用。
しかしながら、ショットキー界面アプローチによって以下の欠点がもたらされる：（ｉ）当該アプローチは、最良のＦＯＭ（性能指数）（低いＣＧＳ及びＣＧＤ）をもたらすセルフアラインゲートコンセプトを可能にする；（ｉｉ）基本的にＤＣゲート電流がない；（ｉｉｉ）当該アプローチは、電圧駆動アプローチ、外部ＲＣネットワークなし、のような標準的な駆動方式を許容する；（ｉｖ）ＨＶ及びＭＶの両方の動作で当該コンセプトを使用することができる；（ｖ）当該コンセプトは、非常に低いＲＤＳＯＮへのデバイススケーリングを可能にする。
第１の態様によれば、本開示は窒化ガリウムパワートランジスタに関し、当該窒化ガリウムパワートランジスタは、バッファ層と、頂面及び底面を持つバリア層であり、底面がバッファ層に面し、当該バリア層の底面がバッファ層上に配置されている、バリア層と、ｐ型ドープ窒化ガリウム層とメタルゲート層との間に介在された中間層であり、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる中間層と、を有し、ｐ型ドープ窒化ガリウム層がバリア層の頂面上に配置され、メタルゲート層は、中間層を介してｐ型ドープ窒化ガリウム層に電気的に接続して、ｐ型ドープ窒化ガリウム層との整流メタル－半導体接合を形成するように構成される。
整流メタル－半導体接合及び中間層を備えた、このようなＧａＮパワートランジスタは、エンハンスメントモードＧａＮ系パワートランジスタに適した新しいショットキーｐＧａＮゲートモジュールコンセプトを提供し、これは、以下の利点を持つことを可能にする：ノーマリオフ動作；安定した閾値電圧と、従来のｐＧａＮショットキーゲートアプローチを特徴付ける動的な不安定性の抑制；並びに中間層によるメタル／ｐＧａＮ界面における及びｐＧａＮバルク内のピーク電界の大幅な低減による改善されたゲート信頼性。
当該ＧａＮパワートランジスタの例示的な一実装において、当該窒化ガリウムパワートランジスタのゲート領域が、バリア層の頂面におけるバリア層とのｐ型ドープ窒化ガリウム層の接触領域によって形成される。
これは、エッチングプロセス中に接触領域を正確且つ選択的に画成することができるという利点を提供する。更なる利点は、製造プロセスを正確に実施することができ、高いゲート信頼性を有するＧａＮパワートランジスタを製造することを可能にすることである。
当該ＧａＮパワートランジスタの例示的な一実装において、上記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有する。当該ＧａＮパワートランジスタの例示的な一実装において、上記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有する。
これは、これらのＩＩＩ族元素（特に、Ａｌ、Ｇａ、Ｉｎ）をＶ族元素（特に、Ｎ、Ｐ、Ａｓ、Ｓｂ）と組み合わせることによって得られるＩＩＩ－Ｖ化合物半導体が、より広いバンドギャップの半導体をもたらすという利点を提供する。例えば、ガリウムヒ素（ＧａＡｓ）は、シリコンよりも６倍高い電子移動度を持ち、それがいっそう高速な動作を可能にする。より広いバンドギャップは、より高い温度でのパワーデバイスの動作を可能にし、室温において、低パワーのデバイスに、より低い熱雑音を与える。
当該ＧａＮパワートランジスタの例示的な一実装において、メタルゲート層は、中間層を介してｐ型ドープ窒化ガリウム層に電気的に接続して、ｐ型ドープ窒化ガリウム層とのショットキー障壁を形成するように構成される。
これは、中間層を介してｐ型ドープ窒化ガリウム層に電気的に接続してｐ型ドープ窒化ガリウム層とのショットキー障壁を形成することによって、安定した閾値電圧及び信頼性あるゲートを示しながらパワートランジスタの全体的な性能が最適化されるという利点を提供する。このＩＩＩ－Ｖ族中間層の適切に選択された厚さ及び組成により、安定したｐＧａＮショットキー動作でパワートランジスタを動作させることができ、閾値電圧の安定性及び全体的なゲート信頼性が大幅に改善される。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層は窒化アルミニウムガリウムを有する。
窒化アルミニウムガリウムは、そのバンドギャップを、つまりは約３．４ｅＶから約６．２ｅＶまでである広い範囲で調整することができるという利点を提供する。その移動度により、ＡｌＧａＮは、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタにおいて効率的に使用されることができる。ＡｌＧａＮは、窒化ガリウム又は窒化アルミニウムと共に有利に使用されて、ヘテロ接合を形成することができる。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層は窒化アルミニウムを有する。
窒化アルミニウムは、不活性雰囲気において高温で安定であり、約２２００℃で溶融するという利点を提供する。窒化アルミニウムは、水素及び二酸化炭素雰囲気中で９８０℃まで安定である。窒化アルミニウムは、窒化アルミニウムガリウムと共に有利に使用されて、ヘテロ接合を形成することができる。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層は窒化インジウムアルミニウムを有する。
窒化インジウムアルミニウムを用いることは、以下の利点を提供する。窒化インジウムガリウムアルミニウムは、一般に、例えばパルスレーザ堆積及び分子線エピタキシなどのエピタキシャル法によって調製される。窒化ガリウムにインジウムを添加して発光層を形成することは、紫外光及び可視光の発光につながる。窒化インジウムアルミニウムは、窒化アルミニウムガリウムと共に有利に使用されて、高い電子移動度を有するヘテロ接合を形成することができる。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層の厚さは、約５ナノメートルから４０ナノメートルの範囲内である。
これは、メタル－中間層界面における低減された電界強度がトランジスタの安定した閾値電圧をもたらすという利点を提供する。
中間層の例示的な厚さは、５ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ、及び４０ｎｍ、又は５ｎｍと４０ｎｍとの間の任意の他の値である。他の値も同様に使用され得る。
当該ＧａＮパワートランジスタの例示的な一実装において、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は、約５パーセントと約５０パーセントとの間である。
これは、メタル－中間層界面における電界ピークの形成を抑制する又は少なくとも有意に低減させることができるという利点を提供する。
ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の例示的な含有量は、５、１０、１５、２０、２５、３０、３５、４０、４５、５０パーセント、又は５パーセントと５０パーセントとの間の任意の他のパーセンテージである。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層の厚さは５ナノメートルであり、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５パーセントである。
これらの値は、メタル－半導体界面、特に、メタル－中間層界面における電界強度の有意な低減を提供する。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層の厚さは２０ナノメートルであり、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５パーセントである。
これらの値も、メタル－半導体界面、特に、メタル－中間層界面における電界強度の有意な低減を提供することが示されている。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層の厚さは２０ナノメートルであり、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５０パーセントである。
これらの値も、メタル－半導体界面、特に、メタル－中間層界面における電界強度の有意な低減を提供することが示されている。
当該ＧａＮパワートランジスタの例示的な一実装において、メタルゲート層は頂面及び底面を持ち、中間層は頂面及び底面を持ち、ｐ型ドープ窒化ガリウム層は頂面及び底面を持ち、メタルゲート層の底面が中間層の頂面上に配置され、中間層の底面がｐ型ドープ窒化ガリウム層の頂面上に配置される。
このようなサンドイッチ型構造は、低い電界強度で使用されることができて安定した挙動及び信頼性あるゲート電極を示す整流メタル－半導体接合を効率的に構築するという利点を提供する。
当該ＧａＮパワートランジスタの例示的な一実装において、メタルゲート層は、中間層の頂面の少なくとも一部を覆う。
これは、柔軟な設計という利点を提供する。メタルゲート層は、中間層の頂面を完全に覆うことができ、あるいは、中間層の中心領域のみを覆って、例えば、中心の周りに対称な構造を形成することができ、あるいは、中心の周りに非対称な構造を形成することさえできる。
当該ＧａＮパワートランジスタの例示的な一実装において、メタルゲート層が、中間層の頂面上及びｐ型ドープ窒化ガリウム層の頂面上の両方に配置される。
これは、柔軟な設計という利点を提供する。メタルゲート層は、中間層の頂面及び各側面を完全に覆うことができ、あるいは、メタルゲート層は、中間層の頂面の一部のみ及び側面の一部のみを覆うことができる。
当該ＧａＮパワートランジスタの例示的な一実装において、中間層は、中間層の頂面を中間層の底面に接続する１つ以上の側面を持ち、メタルゲート層は、中間層の頂面と、中間層の側面のうちの少なくとも１つとを覆う。
これは、柔軟な設計という利点を提供する。メタルゲート層は、中間層の頂面及び中間層の１つ（又は２つ、３つ、若しくは４つ）の側面を覆うことができる。
当該ＧａＮパワートランジスタの例示的な一実装において、ｐ型ドープ窒化ガリウム層１１２のｐ型ドーピング濃度は、５ｅ１９ｃｍ－３未満、特に、１ｅ１９ｃｍ－３未満とし得る。
このようなＧａＮパワートランジスタは、ｐＧａＮ層における高いｐ型ドーピング濃度（＞１ｅ１９ｃｍ－３）に頼っていて一般的に６０ｎｍと２５０ｎｍとの間のｐＧａＮ層の典型的厚さを持つものである現在利用可能なショットキーｐＧａＮゲートアプローチに対して、よりいっそう安定した設計を提供する。
例示的な一実装において、当該ＧａＮパワートランジスタは、ノーマリオフ動作で動作するように構成される。従って、当該ＧａＮパワートランジスタは、より高い閾値電圧安定性及びより良好なゲート信頼性での通常の動作方法をサポートする。
当該ＧａＮパワートランジスタの例示的な一実装において、バッファ層は窒化ガリウム層又は窒化アルミニウムガリウム層を有する。
ＧａＮ又はＡｌＧａＮを有するバッファ層は、トランジスタの電子移動度を改善する。該バッファ層は更に、トランジスタ内の逆方向リーク電流を低減させ、トランジスタのオンオフ比を改善する。
当該ＧａＮパワートランジスタの例示的な一実装において、バリア層は窒化アルミニウムガリウム層を有する。
このようなバリア層を有するトランジスタは、改善されたＲＦ特性及びＤＣ性能を示す。
第２の態様によれば、本開示は、窒化ガリウムパワートランジスタのメタル－半導体接合に関し、当該メタル－半導体接合は、ｐ型ドープ窒化ガリウム層とメタルゲート層との間に介在された中間層であり、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる中間層、を有し、メタルゲート層は、中間層を介してｐ型ドープ窒化ガリウム層に電気的に接続して、ｐ型ドープ窒化ガリウム層との整流メタル－半導体接合を形成するように構成される。
このようなＧａＮパワートランジスタのメタル－半導体接合は、以下の利点を提供する：ノーマリオフ動作；安定した閾値電圧と、従来のｐＧａＮショットキーゲートアプローチを特徴付ける動的な不安定性の抑制；並びに中間層によるメタル／ｐＧａＮ界面における及びｐＧａＮバルク内のピーク電界の大幅な低減による改善されたゲート信頼性。
当該メタル－半導体接合の例示的な一実装において、上記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有する。当該メタル－半導体接合の例示的な一実装において、上記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有する。
これは、これらのＩＩＩ族元素（特に、Ａｌ、Ｇａ、Ｉｎ）をＶ族元素（特に、Ｎ、Ｐ、Ａｓ、Ｓｂ）と組み合わせることによって得られるＩＩＩ－Ｖ化合物半導体が、より広いバンドギャップの半導体をもたらすという利点を提供する。例えば、ガリウムヒ素（ＧａＡｓ）は、シリコンよりも６倍高い電子移動度を持ち、それがいっそう高速な動作を可能にする。より広いバンドギャップは、より高い温度でのパワーデバイスの動作を可能にし、室温において、低パワーのデバイスに、より低い熱雑音を与える。
当該メタル－半導体接合の例示的な一実装において、メタルゲート層は、中間層を介してｐ型ドープ窒化ガリウム層に電気的に接続して、ｐ型ドープ窒化ガリウム層とのショットキー障壁を形成するように構成される。
これは、中間層を介してｐ型ドープ窒化ガリウム層に電気的に接続してｐ型ドープ窒化ガリウム層とのショットキー障壁を形成することによって、安定した閾値電圧及び信頼性あるゲートを示しながらメタル－半導体接合の全体的な性能が最適化されるという利点を提供する。このＩＩＩ－Ｖ族中間層の適切に選択された厚さ及び組成により、安定したｐＧａＮショットキー動作でメタル－半導体接合を動作させることができ、閾値電圧の安定性及び全体的なゲート信頼性が大幅に改善される。
当該メタル－半導体接合の例示的な一実装において、整流メタル－半導体接合は、ｐ型ドープ窒化ガリウム層をメタルゲート層から分離するための逆バイアスされるショットキーダイオードを有する。
これは、以下の利点を提供する：逆バイアスされるショットキーダイオードによってｐＧａＮノードがゲート端子から分離される；中間層設計により、ＶＴＨ不安定性なしで又は少なくとも低減されたＶＴＨ不安定性で、低いＤＣゲート電流が得られる；改善されたゲート信頼性及びＶＴＨ安定性。
本開示の更なる実施形態が、以下の図に関して説明される。
第１の例に従ったショットキー障壁を有するＧａＮパワートランジスタ１００の設計を示している。 第２の例に従ったショットキー障壁を有するＧａＮパワートランジスタ２００の設計を示している。 本開示の例に従ったショットキー障壁を有するＧａＮパワートランジスタのゲートモジュールの等価回路設計３００を示している。 異なる設計パラメータについての本開示の例に従ったＧａＮパワートランジスタのメタル－半導体界面に沿った電界分布４００の一例を示している。 ストレス時間の関数としての、本開示の例に従ったｐＧａＮショットキーゲートの閾値電圧安定性の例示的な性能シミュレーション５００を示している。 本開示の例に従ったＧａＮパワートランジスタのメタル－半導体接合６００の設計を示している。
以下の詳細な説明では、詳細な説明の一部を形成するものである添付の図面を参照し、図面には、本開示が実施され得る特定の態様が例示として示される。理解されることには、本開示の範囲から逸脱することなく、他の態様が使用されてもよく、また、構造的又は論理的な変更が為され得る。従って、以下の詳細な説明は限定的な意味で解釈されるべきではなく、本開示の範囲は、添付の特許請求の範囲によって定められる。
理解されることには、説明される方法に関連して為される解説は、その方法を実行するように構成された対応するデバイス又はシステムにも当てはまり、その逆もまた然りであるとし得る。例えば、特定の方法ステップが説明される場合、対応するデバイスは、説明された方法ステップを実行するためのユニットを、例えそのようなユニットが明示的に説明されたり図示されたりしていなくても含み得る。また、理解されることには、ここで説明される様々な例示的な態様の特徴は、特に別段の断りがない限り互いに組み合わされ得る。
ここで説明される半導体デバイス及びシステムは、無線通信スキーム、特に５Ｇに従った通信スキームにて実装され得る。説明される半導体デバイスは、集積回路及び／又はパワー半導体を生産するために使用されることができ、また、様々な技術に従って製造されることができる。例えば、これらの半導体デバイスは、ロジック集積回路、アナログ集積回路、ミックスドシグナル（mixed signal）集積回路、光回路、メモリ回路、及び／又は集積受動部品において利用され得る。
この開示にて説明されるショットキー障壁は、メタル－半導体接合位置に形成される電子に対するポテンシャルエネルギー障壁である。ショットキー障壁は、ダイオードとしての使用に適した整流特性を持つ。ショットキー障壁の主要な特性の１つはショットキー障壁高さである。ショットキー障壁高さは、メタルと半導体との組み合わせに依存する。全てのメタル－半導体接合が整流性のショットキー障壁を形成するわけではなく、恐らくはそのショットキー障壁が低すぎるために、整流を行わずに双方向に電流を伝えるメタル－半導体接合はオーミックコンタクトと呼ばれる。
図１は、第１の例に従ったショットキー障壁を有するＧａＮパワートランジスタ１００の設計を示している。
窒化ガリウムパワートランジスタ１００は、バッファ層と１１０、頂面１１１ａ及び底面１１１ｂを持つバリア層１１１とを有し、底面１１１ｂがバッファ層１１０に面する。バリア層１１１の底面１１１ｂがバッファ層１１０上に配置される。
窒化ガリウムパワートランジスタ１００は、ｐ型ドープ窒化ガリウム層１１２とメタルゲート層１１４との間に介在された中間層１１３を有する。中間層１１３は、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる。
ｐ型ドープ窒化ガリウム層１１２は、バリア層１１１の頂面１１１ａ上に配置される。メタルゲート層１１４は、中間層１１３を介してｐ型ドープ窒化ガリウム層１１２に電気的に接続して、ｐ型ドープ窒化ガリウム層１１２との整流メタル－半導体接合１１５を形成するように構成される。
一例において、図１に示すように、窒化ガリウムパワートランジスタ１００のゲート領域１２０が、バリア層１１１の頂面１１１ａにおけるバリア層１１１とのｐ型ドープ窒化ガリウム層１１２の接触領域によって形成される。
上記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有し得る。上記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有し得る。
メタルゲート層１１４は、中間層１１３を介してｐ型ドープ窒化ガリウム層１１２に電気的に接続して、ｐ型ドープ窒化ガリウム層１１２とのショットキー障壁１１５を形成するように構成され得る。
異なる設計の中間層１１３を設けることができる。一例において、中間層１１３は窒化アルミニウムガリウムを有する。一例において、中間層１１３は窒化アルミニウムを有する。一例において、中間層１１３は窒化インジウムアルミニウムを有する。
一例において、中間層１１３の厚さは、約５ナノメートルから４０ナノメートルの範囲内とすることができる。一例において、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は、約５パーセントと約５０パーセントとの間とし得る。一例において、中間層の厚さは５ナノメートルとすることができ、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５パーセントとすることができる。一例において、中間層の厚さは２０ナノメートルとすることができ、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５パーセントとすることができる。一例において、中間層の厚さは２０ナノメートルとすることができ、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５０パーセントとすることができる。しかしながら、他の値も同様に可能である。
図１から見てとれるように、メタルゲート層１１４は頂面１１４ａ及び底面１１４ｂを持ち、中間層１１３は頂面１１３ａ及び底面１１３ｂを持ち、ｐ型ドープ窒化ガリウム層１１２は頂面１１２ａ及び底面１１２ｂを持つ。メタルゲート層１１４の底面１１４ｂが中間層１１３の頂面１１３ａ上に配置される。中間層１１３の底面１１３ｂがｐ型ドープ窒化ガリウム層１１２の頂面１１２ａ上に配置される。
一例において、図１から見てとれるように、メタルゲート層１１４は、中間層１１３の頂面１１３ａの少なくとも一部を覆う。一例において、メタルゲート層１１４は、中間層１１３の頂面１１３ａを完全に覆い得る。
図１の例において、メタルゲート層１１４は、中間層１１３の頂面１１３ａ上のみに配置されており、ｐ型ドープ窒化ガリウム層１１２上には配置されていない。メタルゲート層１１４は、中間層１１３の頂面１１３ａ又は側面１１３ｃのいずれかを覆わない。
一例において、バッファ層１１０は、窒化ガリウム層又は窒化アルミニウムガリウム層を有し得る。
一例において、バリア層１１１は窒化アルミニウムガリウム層を有し得る。
トランジスタ１００の一例において、バッファ層１１０は、シリコン基板上に形成され得る少なくとも１つの遷移層（図１には示さず）上に形成されてもよい。
トランジスタ１００は更に、ソースメタル層及びドレインメタル層（図１には示さず）を有する。そのようなソース（Ｓ）メタル層及びドレイン（Ｄ）メタル層は、バリア層１１１に対して横方向に形成され得る。ソースメタル層及びドレインメタル層は、バリア層１１１によってｐＧａＮ層１１２、中間層１１３、及びメタルゲート層１１４から離隔され得る。一例において、ソースメタル層及びドレインメタル層は、バリア層１１１と同じ高さまで延在し得る。
上述の中間層１１３を含むショットキー障壁を備えたＧａＮパワートランジスタ１００は、以下の利点を提供する：ノーマリオフ動作；安定した閾値電圧と、従来のｐＧａＮショットキーゲートアプローチを特徴付ける動的な不安定性の抑制；メタル／ｐＧａＮ界面における及びｐＧａＮバルク内のピーク電界の大幅な低減による改善されたゲート信頼性。
このようなＧａＮパワートランジスタ１００に関する設計指針は、以下のように要約され得る：１）メタル層とｐＧａＮ層との間のＩＩＩ－Ｖ族中間層の挿入；２）ａ）５ｎｍと４０ｎｍとの間の厚さ；ｂ）５％と４０％との間のＡｌ含有量を有するＡｌＧａＮ中間層；３）中間層向けの選択材料はＡｌＮ、ＩｎＡｌＮ、ＡｌＧａＮとすることができる；異なる実施形態を実現することができる。
図１はまた、安定で信頼性あるｐＧａＮショットキーデバイスのための新たに提示されるゲートスタックの概略図を示している。この新たに提示されるアプローチでは、ｐＧａＮ層１１２とゲートメタル１１４との間にＩＩＩ－Ｖ族層１１３が介在される。この中間層１１３の厚さ及び組成が適切に選択されるとき、従来のｐＧａＮショットキーアプローチの閾値電圧安定性を改善することを可能にする。また、メタル／半導体界面における空乏領域が広くなることにより、この中間層１１３の存在は、大幅な電界低減、ひいては、全体的なゲート信頼性の劇的な改善を可能にする。このＩＩＩ－Ｖ族中間層１１３の例示的な組成は、ａ）５％から４０％までの範囲のＡｌ含有量を有するＡｌＧａＮ層、ｂ）ＡｌＮ層、ｃ）ＩｎＡｌＮ層である。
図２は、第２の例に従ったショットキー障壁を有するＧａＮパワートランジスタ２００の設計を示している。
ＧａＮパワートランジスタ２００は、図１に関して上述したトランジスタ１００と同様に設計され得る。
すなわち、窒化ガリウムパワートランジスタ２００は、バッファ層と１１０、頂面１１１ａ及び底面１１１ｂを持つバリア層１１１とを有し、底面１１１ｂがバッファ層１１０に面する。バリア層１１１の底面１１１ｂがバッファ層１１０上に配置される。
窒化ガリウムパワートランジスタ１００は、ｐ型ドープ窒化ガリウム層１１２とメタルゲート層１１４との間に介在された中間層１１３を有する。中間層１１３は、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる。
ｐ型ドープ窒化ガリウム層１１２は、バリア層１１１の頂面１１１ａ上に配置される。メタルゲート層１１４は、中間層１１３を介してｐ型ドープ窒化ガリウム層１１２に電気的に接続して、ｐ型ドープ窒化ガリウム層１１２との整流メタル－半導体接合１１５を形成するように構成される。
一例において、図２に示すように、窒化ガリウムパワートランジスタ２００のゲート領域１２０が、バリア層１１１の頂面１１１ａにおけるバリア層１１１とのｐ型ドープ窒化ガリウム層１１２の接触領域によって形成される。
上述のように、上記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有し得る。上記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有し得る。
上述のように、メタルゲート層１１４は、中間層１１３を介してｐ型ドープ窒化ガリウム層１１２に電気的に接続して、ｐ型ドープ窒化ガリウム層１１２とのショットキー障壁１１５を形成するように構成され得る。
上述のように、異なる設計の中間層１１３を設けることができる。一例において、中間層１１３は窒化アルミニウムガリウムを有する。一例において、中間層１１３は窒化アルミニウムを有する。一例において、中間層１１３は窒化インジウムアルミニウムを有する。
図１に関して上述したように、中間層１１３の厚さは、約５ナノメートルから４０ナノメートルの範囲内とすることができる。一例において、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は、約５パーセントと約５０パーセントとの間とし得る。一例において、中間層の厚さは５ナノメートルとすることができ、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５パーセントとすることができる。一例において、中間層の厚さは２０ナノメートルとすることができ、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５パーセントとすることができる。一例において、中間層の厚さは２０ナノメートルとすることができ、ＩＩＩ－Ｖ族化合物半導体内のＩＩＩ族元素の含有量は５０パーセントとすることができる。しかしながら、他の値も同様に可能である。
図２から見てとれるように、メタルゲート層１１４は頂面１１４ａ及び底面１１４ｂを持ち、中間層１１３は頂面１１３ａ及び底面１１３ｂを持ち、ｐ型ドープ窒化ガリウム層１１２は頂面１１２ａ及び底面１１２ｂを持つ。メタルゲート層１１４の底面１１４ｂが中間層１１３の頂面１１３ａ上に配置される。中間層１１３の底面１１３ｂがｐ型ドープ窒化ガリウム層１１２の頂面１１２ａ上に配置される。
図２において、メタルゲート層１１４の底面１１４ｂは、中間層１１３の頂面１１３ａ上に配置され、中間層１１３の底面１１３ｂは、ｐ型ドープ窒化ガリウム層１１２の頂面１１２ａ上に配置される。
メタルゲート層１１４は、中間層１１３の頂面１１３ａの少なくとも一部を覆うことができ、あるいは、図２に示すように中間層１１３の頂面１１３ａを完全に覆うことができる。
図２に示すように、メタルゲート層１１４は、中間層１１３の頂面１１３ａ上及びｐ型ドープ窒化ガリウム層１１２の頂面１１２ａ上の両方に配置されることができる。
図２の例において、中間層１１３は、中間層１１３の頂面１１３ａを中間層１１３の底面１１３ｂと接続する１つ以上の側面１１３ｃを持つ。メタルゲート層１１４は、中間層１１３の頂面１１３ａと、中間層１１３の側面１１３ｃのうちの少なくとも１つとを覆うことができる。図２の例において、メタルゲート層１１４は、中間層１１３の頂面１１３ａ及び中間層１１３の全ての側面１１３ｃの両方を覆っている。
バッファ層１１０は、窒化ガリウム層又は窒化アルミニウムガリウム層を有し得る。バリア層１１１は窒化アルミニウムガリウム層を有し得る。
図１に関して上述したように、バッファ層１１０は、シリコン基板上に形成され得る少なくとも１つの遷移層（図２には示さず）上に形成されてもよい。
トランジスタ２００は更に、ソースメタル層及びドレインメタル層（図２には示さず）を有する。そのようなソース（Ｓ）メタル層及びドレイン（Ｄ）メタル層は、図１に関して上述したように、バリア層１１１に対して横方向に形成され得る。ソースメタル層及びドレインメタル層は、バリア層１１１によってｐＧａＮ層１１２、中間層１１３、及びメタルゲート層１１４から離隔され得る。一例において、ソースメタル層及びドレインメタル層は、バリア層１１１と同じ高さまで延在し得る。
図３は、本開示に従ったショットキー障壁を有するＧａＮパワートランジスタのゲートモジュールの等価回路設計３００を示している。
図３に示すようなショットキーアプローチでは、駆動スキーム３００ｂに示すように、ｐｎ－ｐＧａＮ／ＡｌＧａＮダイオード３０１と直列に、逆バイアスされるショットキーダイオード３０２が挿入される。これは、大幅なＤＣゲート電流減少を可能にする。それに並列接続されたキャパシタンスＣＷ ３０４を有する逆バイアスショットキーダイオード３０２と、それに並列接続されたキャパシタンスＣｐ ３０３を有するｐｎ－ｐＧａＮ／ＡｌＧａＮダイオード３０１との直列接続が、等価回路３００ａに示されている。
ショットキーアプローチでは閾値電圧不安定性（正及び負）が観察され、それが、デバイスを、（負のＶＴＨシフトの場合に）スプリアスターンオン効果をいっそう陥りやすいものにしたり、（正のＶＴＨシフトの場合に）デバイスのオン状態抵抗を劣化させたりしてしまい得る。例えば、正のストレス電圧がゲート電極に印加される場合、ｐＧａＮショットキーゲートに関して閾値電圧の動的挙動が観察され得る。
ショットキーアプローチでは、弱いゲート堅牢性も観察される。従来のＳｉ系パワーデバイスにおけるゲート誘電体の破壊と同様に、時間依存絶縁破壊（ＴＤＤＢ）挙動が観察される。ゲート故障メカニズムを説明するために幾つかの理論が提案されており、１つの考え得る根本原因が、ＡｌＧａＮバリアからｐＧａＮ層に注入された電子によって引き起こされる、逆バイアスショットキーダイオードの空乏領域内でのインパクトイオン化効果として特定されている。ゲート電極に正電圧を印加した下でのｐＧａＮ層内の電界分布を用いた試験が示していることには、最大の電界が位置するのはメタル／ｐＧａＮ界面である。
今日の殆どのショットキーゲートｐＧａＮアプローチは、ｐＧａＮ層における非常に高いｐ型ドーピング濃度（＞５ｅ１９ｃｍ－３）に頼っている。ｐＧａＮ層の典型的な厚さは、概して、６０ｎｍと２５０ｎｍとの間である。ｐ型ドーピング濃度は、従来のＳＩＭＳプロファイル測定を介して抽出され得る。
正孔の空乏化及び蓄積（時間依存且つジオメトリ依存）が閾値電圧の不安定性を引き起こすことが例証されている。また、ｐＧａＮ層に使用される非常に高いドーピング濃度は、メタル／ｐＧａＮ界面に非常に狭い空乏領域を誘起する。このアプローチの主な欠点は、狭い空乏領域内の電界が非常に高い値（約５－１０ＭＶ／ｃｍ）に達し、全体的なゲート信頼性を強く損ねることである。空乏領域内の高い電界は、２ＤＥＧからｐＧａＮ層に注入される電子の強い加速を引き起こすと考えられる。これらの加速された電子は、インパクトイオン化効果及び多数の高エネルギーキャリアの存在を介してキャリア増倍を促進させてしまうことができ、メタル／ｐＧａＮ界面にダメージ（パーコレーション経路）を生じさせ、最終的に、全体的なゲート信頼性を損ねると考えられる。
ｐＧａＮゲートモジュールのゲート信頼性を改善するため、及びｐＧａＮショットキーゲートの閾値電圧不安定性を軽減するために、幾つかの試みが過去数年に調べられてきた。例えば、静的ＤＣゲート電流と全体的なゲート信頼性との間の直接的な相関が観察されている。静的ゲート電流の減少は、残念ながら、メタルゲート電極によって補充されることなく、ＡｌＧａＮバリアに注入されることが可能な及び／又は２ＤＥＧからｐＧａＮ層に注入された電子と再結合することが可能なｐＧａＮ層内の大量の浮遊正孔の存在に起因して、より高い閾値電圧不安定性につながる。
上述の理由により、本開示は、大きい正及び負の閾値電圧不安定性と乏しいゲート信頼性とであるｐＧａＮショットキーゲートモジュールの上述の欠点を、どのように克服するかというソリューションを提示する。
本開示に従ったソリューションは、全体的な性能を最適化することを可能にし、最先端のｐＧａＮショットキーゲートの主要な問題、すなわち、閾値電圧の不安定性及びゲート信頼性を解決することを可能にする、ノーマリオフｐＧａＮトランジスタのゲートモジュールのための新構造を提供する。この開示にて、ｐＧａＮ層とメタルゲートとの間に専用のＩＩＩ－Ｖ族中間層が介在されるものである、中間層を備えた安定したｐＧａＮショットキーゲートソリューションが提示される。このＩＩＩ－Ｖ族中間層の厚さ及び組成が、ゲートスタックの詳細な組成に関連して適切に選択されるとき、安定したｐＧａＮショットキー動作を有することを可能にし、閾値電圧安定性及び全体的なゲート信頼性を大幅に改善することを可能にする。
図４は、異なる設計パラメータについての本開示に従ったＧａＮパワートランジスタのメタル－半導体界面に沿った電界分布４００の一例を示している。特に、正のゲートストレス下のｐＧａＮショットキーゲートスタックについて、図１に示したＡ－Ａ’切断線に沿った１Ｄ電界分布が示されている。４つの異なるゲートスタック構成が検討されている：
（ｉ） 従来のｐＧａＮショットキー界面，グラフ４０１；
（ｉｉ） 第１の設計パラメータ設定に従った中間層，グラフ４０２；
（ｉｉｉ） 第２の設計パラメータ設定に従った中間層，グラフ４０３；
（ｉｖ） 第３の設計パラメータ設定に従った中間層，グラフ４０４。
Ａ－Ａ’切断線に沿ったメタル－半導体界面は、３つのセクションに分割される。第１のセクション１１４は、図１に示されるようなメタルゲート層１１４の延在を示す。第２のセクション１１３は、図１に示されるような中間層１１３の延在を示す。第３のセクション１１２は、図１に示されるようなメタルゲート層１１４の延在を示す。
図４の電界分布４００は、従来のｐＧａＮショットキーゲートスタック４０１と比較して、ＩＩＩ－Ｖ族中間層の挿入（グラフ４０２、４０３、４０４）によって電界の大幅な低減を達成できることを示している。異なる設計パラメータ設定に従ったＩＩＩ－Ｖ族中間層１１３を挿入することによって、メタル／半導体界面における電界ピークの低減がより顕著になることが観察され得る。
また、特定の設計パラメータ設定を適用するとき（グラフ４０４参照）に、中間層／ｐＧａＮ界面における分極電荷の存在に起因して、電子反転層が形成され、今度は中間層／ｐＧａＮ界面１１３／１１２に位置する別の電界ピークが突然出現することも観察され得る。これらの考慮に基づいて、中間層１１３の厚さ及び組成を、考慮される後者の場合を回避するように選定することができる。
図５は、ストレス時間の関数としての、本開示に従ったｐＧａＮショットキーゲートの閾値電圧安定性の例示的な性能シミュレーション５００を示している。図５は、特に、異なる中間層構成についてシミュレーションしたｐＧａＮショットキーゲートの動的な閾値電圧を、ゲート電極に印加されるストレス時間の関数として示している。比較のために、中間層のない従来のｐＧａＮショットキーゲートの場合も示している。
すなわち、図５は、ゲートスタックへの正のゲートストレスの印加下でシミュレーションした閾値電圧の動的変動を、検討する異なるストレス時間に対して示している。ここでも、図４に示すように４つの異なるゲートスタック構成が検討されている：
（ｉ） 従来のｐＧａＮショットキー界面，グラフ５０１；
（ｉｉ） 第１の設計パラメータ設定に従った中間層，グラフ５０２；
（ｉｉｉ） 第２の設計パラメータ設定に従った中間層，グラフ５０３；
（ｉｖ） 第３の設計パラメータ設定に従った中間層，グラフ５０４。
従来のｐＧａＮショットキーゲート（グラフ５０１）の場合、デバイス閾値電圧が正及び負の両方の変動を経験することが観察され得る。これらのＶＴＨ不安定性は、既に広く文献に発表されている実験及びシミュレーションによって大部分が確認されている。図５はまた、例えば図１及び図２に従って中間層１１３が存在する場合、例えばケース（ｉｉ）といった特定の設計パラメータ設定が使用される場合には、グラフ５０２によって見てとれるように、動的な閾値電圧不安定性への影響及び改善が僅かであることを示している。一方で、例えばケース（ｉｉｉ）及び（ｉｖ）においてのように、他の設計パラメータ設定が使用される場合、グラフ５０３及び５０４で見てとれるように、ＶＴＨ不安定性の劇的な改善を達成することができる。観察され得ることには、この開示で説明されるＩＩＩ－Ｖ族中間層１１３は、長いストレス時間の場合であっても安定した閾値電圧ＶＴＨを達成することを可能にする。
要約すれば、図５のｐＧａＮショットキーゲートの閾値電圧安定性の性能シミュレーション５００は結果として、メタル／半導体界面における電界ピークの劇的な低減と、従来のｐＧａＮショットキーゲートアプローチに影響を及ぼす動的な閾値電圧不安定性の抑制とを同時に得ることが可能であるようにしてＩＩＩ－Ｖ族中間層１１３の詳細な組成を選定できることを示している。
図６は、本開示に従ったＧａＮパワートランジスタのメタル－半導体接合６００の一設計を示している。
メタル－半導体接合６００は、例えば図１及び図２に示した構造１１５に従って、ｐ型ドープ窒化ガリウム層１１２とメタルゲート層１１４との間に介在された中間層１１３を有する。中間層１１３は、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる。メタルゲート層１１４は、中間層１１３を介してｐ型ドープ窒化ガリウム層１１２に電気的に接続して、ｐ型ドープ窒化ガリウム層１１２との整流メタル－半導体接合１１５を形成するように構成される。
一例において、上記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有し得る。一例において、上記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有し得る。
メタルゲート層１１４は、中間層１１３を介してｐ型ドープ窒化ガリウム層１１２に電気的に接続して、ｐ型ドープ窒化ガリウム層１１２とのショットキー障壁１１５を形成するように構成され得る。
整流メタル－半導体接合１１５は、例えば図３ａ及び図３ｂに示した設計３００に従って、ｐ型ドープ窒化ガリウム層１１２をメタルゲート層１１４から分離するための逆バイアスされるショットキーダイオード３０２を有し得る。
本開示の特定の特徴又は態様が、幾つかの実装のうちの１つのみに関して開示されているかもしれないが、そのような特徴又は態様は、任意の所与の又は特定の適用にとって望ましくて有利であり得るように、他の実装の１つ以上の他の特徴又は態様と組み合わされ得る。また、用語“含む”、“持つ”、“備える”、又はこれらの他の変形が詳細な説明又は特許請求の範囲のいずれかにおいて使用される限りにおいて、そのような用語は、用語“有する”と同様に包括的であることが意図される。また、用語“例示的な”、“例えば”、及び“例として”は、最良又は最適ではなく、単に一例としての意味である。派生語とともに、用語“結合された”及び“接続された”が使用されることがある。理解されるべきことには、これらの用語は、２つの要素が直接的に物理的又は電気的に接触しているのか、互いに直接的には接触していないのかにかかわらず、それらの要素が互いに協働又は相互作用することを示すために使用されていることがある。
ここでは特定の態様を図示及び説明してきたが、当業者によって理解されることには、本開示の範囲から逸脱することなく、図示及び説明した特定の態様の代わりに様々な代替的及び／又は等価な実装が用いられ得る。この出願は、ここで説明された特定の態様の任意の適応又は変形をカバーすることが意図される。
以下の請求項における要素は、対応するラベル付けとともに特定の順序で記載されているが、請求項の記載が、それらの要素の一部又は全てを実装するための特定の順序を別段に示していない限り、それらの要素は必ずしも、その特定の順序で実装されることに限定されるように意図されていない。
以上の教示に照らして、数多くの代替、変更、及び変形が当業者に明らかになる。当然ながら、ここに記載されたもの以外に多くの本開示の用途があることを当業者は容易に認識する。本開示を１つ以上の特定の実施形態を参照して説明してきたが、当業者が認識することには、本開示の範囲から逸脱することなく、それらに対して数多くの変形が為され得る。従って、理解されるべきことには、添付の請求項及びそれらに均等なものの範囲内で、本開示は、ここに具体的に記載されたもの以外で実施され得る。

Claims (24)

  1. 窒化ガリウムパワートランジスタであって、
    バッファ層と、
    頂面及び底面を持つバリア層であり、前記底面が前記バッファ層に面し、当該バリア層の前記底面が前記バッファ層上に配置されている、バリア層と、
    ｐ型ドープ窒化ガリウム層とメタルゲート層との間に介在された中間層であり、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる中間層と、
    を有し、
    前記ｐ型ドープ窒化ガリウム層が前記バリア層の前記頂面上に配置され、
    前記メタルゲート層は、前記中間層を介して前記ｐ型ドープ窒化ガリウム層に電気的に接続して、前記ｐ型ドープ窒化ガリウム層との整流メタル－半導体接合を形成するように構成されている、
    窒化ガリウムパワートランジスタ。
  2. 当該窒化ガリウムパワートランジスタのゲート領域が、前記バリア層の前記頂面における前記バリア層との前記ｐ型ドープ窒化ガリウム層の接触領域によって形成される、
    請求項１に記載の窒化ガリウムパワートランジスタ。
  3. 前記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有する、
    請求項１又は２に記載の窒化ガリウムパワートランジスタ。
  4. 前記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有する、
    請求項１乃至３のいずれかに記載の窒化ガリウムパワートランジスタ。
  5. 前記メタルゲート層は、前記中間層を介して前記ｐ型ドープ窒化ガリウム層に電気的に接続して、前記ｐ型ドープ窒化ガリウム層とのショットキー障壁を形成するように構成されている、
    請求項１乃至４のいずれかに記載の窒化ガリウムパワートランジスタ。
  6. 前記中間層は、窒化アルミニウムガリウムを有する、
    請求項１乃至５のいずれかに記載の窒化ガリウムパワートランジスタ。
  7. 前記中間層は、窒化アルミニウムを有する、
    請求項１乃至５のいずれかに記載の窒化ガリウムパワートランジスタ。
  8. 前記中間層は、窒化インジウムアルミニウムを有する、
    請求項１乃至５のいずれかに記載の窒化ガリウムパワートランジスタ。
  9. 前記中間層の厚さは、約５ナノメートルから４０ナノメートルの範囲内である、
    請求項１乃至８のいずれかに記載の窒化ガリウムパワートランジスタ。
  10. 前記ＩＩＩ－Ｖ族化合物半導体内の前記ＩＩＩ族元素の含有量は、約５パーセントと約５０パーセントとの間である、
    請求項１乃至９のいずれかに記載の窒化ガリウムパワートランジスタ。
  11. 前記中間層の厚さは５ナノメートルであり、前記ＩＩＩ－Ｖ族化合物半導体内の前記ＩＩＩ族元素の含有量は５パーセントである、
    請求項１乃至１０のいずれかに記載の窒化ガリウムパワートランジスタ。
  12. 前記中間層の厚さは２０ナノメートルであり、前記ＩＩＩ－Ｖ族化合物半導体内の前記ＩＩＩ族元素の含有量は５パーセントである、
    請求項１乃至１０のいずれかに記載の窒化ガリウムパワートランジスタ。
  13. 前記中間層の厚さは２０ナノメートルであり、前記ＩＩＩ－Ｖ族化合物半導体内の前記ＩＩＩ族元素の含有量は５０パーセントである、
    請求項１乃至１０のいずれかに記載の窒化ガリウムパワートランジスタ。
  14. 前記メタルゲート層は頂面及び底面を持ち、
    前記中間層は頂面及び底面を持ち、
    前記ｐ型ドープ窒化ガリウム層は頂面及び底面を持ち、
    前記メタルゲート層の前記底面が前記中間層の前記頂面上に配置され、
    前記中間層の前記底面が前記ｐ型ドープ窒化ガリウム層の前記頂面上に配置されている、
    請求項１乃至１３のいずれかに記載の窒化ガリウムパワートランジスタ。
  15. 前記メタルゲート層は、前記中間層の前記頂面の少なくとも一部を覆っている、
    請求項１４に記載の窒化ガリウムパワートランジスタ。
  16. 前記メタルゲート層が、前記中間層の前記頂面上及び前記ｐ型ドープ窒化ガリウム層の前記頂面上の両方に配置されている、
    請求項１４又は１５に記載の窒化ガリウムパワートランジスタ。
  17. 前記中間層は、前記中間層の前記頂面を前記中間層の前記底面に接続する１つ以上の側面を持ち、
    前記メタルゲート層は、前記中間層の前記頂面と、前記中間層の前記側面のうちの少なくとも１つとを覆っている、
    請求項９に記載の窒化ガリウムパワートランジスタ。
  18. 前記バッファ層は、窒化ガリウム層又は窒化アルミニウムガリウム層を有する、
    請求項１乃至１７のいずれかに記載の窒化ガリウムパワートランジスタ。
  19. 前記バリア層は、窒化アルミニウムガリウム層を有する、
    請求項１乃至１８のいずれかに記載の窒化ガリウムパワートランジスタ。
  20. 窒化ガリウムパワートランジスタのメタル－半導体接合であって、当該メタル－半導体接合は、
    ｐ型ドープ窒化ガリウム層とメタルゲート層との間に介在された中間層であり、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素との組み合わせを有するＩＩＩ－Ｖ族化合物半導体からなる中間層、
    を有し、
    前記メタルゲート層は、前記中間層を介して前記ｐ型ドープ窒化ガリウム層に電気的に接続して、前記ｐ型ドープ窒化ガリウム層との整流メタル－半導体接合を形成するように構成されている、
    メタル－半導体接合。
  21. 前記少なくとも１つのＩＩＩ族元素は、以下の化学元素：アルミニウム、ガリウム、及びインジウム、のうちの１つを有する、
    請求項２０に記載のメタル－半導体接合。
  22. 前記少なくとも１つのＶ族元素は、以下の化学元素：窒素、リン、ヒ素、及びアンチモン、のうちの１つを有する、
    請求項２０又は２１に記載のメタル－半導体接合。
  23. 前記メタルゲート層は、前記中間層を介して前記ｐ型ドープ窒化ガリウム層に電気的に接続して、前記ｐ型ドープ窒化ガリウム層とのショットキー障壁を形成するように構成されている、
    請求項２０乃至２２のいずれかに記載のメタル－半導体接合。
  24. 前記整流メタル－半導体接合は、前記ｐ型ドープ窒化ガリウム層を前記メタルゲート層から分離するための逆バイアスされるショットキーダイオードを有する、
    請求項２０乃至２３のいずれかに記載のメタル－半導体接合。
JP2023553285A 2021-03-05 2021-03-05 窒化ガリウムパワートランジスタ Pending JP2024508146A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/079383 WO2022183503A1 (en) 2021-03-05 2021-03-05 Gallium nitride power transistor

Publications (1)

Publication Number Publication Date
JP2024508146A true JP2024508146A (ja) 2024-02-22

Family

ID=83154897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023553285A Pending JP2024508146A (ja) 2021-03-05 2021-03-05 窒化ガリウムパワートランジスタ

Country Status (5)

Country Link
US (1) US20230411486A1 (ja)
EP (1) EP4272254A4 (ja)
JP (1) JP2024508146A (ja)
CN (1) CN117043959A (ja)
WO (1) WO2022183503A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
WO2010118092A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Back diffusion suppression structures
US8785944B2 (en) 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
JP6167889B2 (ja) * 2012-12-21 2017-07-26 日亜化学工業株式会社 電界効果トランジスタとその製造方法
US8895992B2 (en) * 2013-02-22 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
CN107482059B (zh) * 2017-08-02 2020-01-17 电子科技大学 一种GaN异质结纵向逆导场效应管
EP3442026B1 (en) 2017-08-11 2023-03-08 IMEC vzw Gate for an enhancement-mode transistor
US11862722B2 (en) 2020-09-09 2024-01-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same

Also Published As

Publication number Publication date
CN117043959A (zh) 2023-11-10
US20230411486A1 (en) 2023-12-21
EP4272254A1 (en) 2023-11-08
WO2022183503A1 (en) 2022-09-09
EP4272254A4 (en) 2024-03-06

Similar Documents

Publication Publication Date Title
US10535763B2 (en) Enhancement-mode III-nitride devices
US6914273B2 (en) GaN-type enhancement MOSFET using hetero structure
US9634100B2 (en) Semiconductor devices with integrated hole collectors
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
KR100573720B1 (ko) 전력 반도체소자
KR100841378B1 (ko) 전계 효과형 트랜지스터
WO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
US20200287536A1 (en) Power semiconductor device with a series connection of two devices
KR101853562B1 (ko) 반도체 디바이스
US20050167698A1 (en) Semiconductor device
JP2013219306A (ja) 半導体ダイオード装置
JP2024508146A (ja) 窒化ガリウムパワートランジスタ
CN214898452U (zh) 一种GaN HEMT器件
US20220122964A1 (en) Integrated freewheeling diode and extraction device
US11721751B2 (en) HEMT and method of fabricating the same
CN112335056A (zh) 半导体装置结构和其制造方法
US20230335597A1 (en) Gallium nitride power transistor
CN112368842B (zh) 半导体装置结构和其制造方法
CN117561607A (zh) 一种氮化镓功率晶体管和用于制造氮化镓功率晶体管的方法
KR20220146151A (ko) 상시불통형 p-GaN계 전력 반도체 소자 및 그 제조방법
CN117457494A (zh) 一种提高增强型GaN HEMT短路能力的方法及其器件结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230901