CN117561607A - 一种氮化镓功率晶体管和用于制造氮化镓功率晶体管的方法 - Google Patents
一种氮化镓功率晶体管和用于制造氮化镓功率晶体管的方法 Download PDFInfo
- Publication number
- CN117561607A CN117561607A CN202180099908.0A CN202180099908A CN117561607A CN 117561607 A CN117561607 A CN 117561607A CN 202180099908 A CN202180099908 A CN 202180099908A CN 117561607 A CN117561607 A CN 117561607A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- type doped
- region
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 610
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 519
- 238000000034 method Methods 0.000 title claims description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 113
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims description 168
- 239000002184 metal Substances 0.000 claims description 168
- 238000005530 etching Methods 0.000 claims description 47
- 238000000151 deposition Methods 0.000 claims description 39
- 238000002161 passivation Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 8
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims 2
- 230000008901 benefit Effects 0.000 description 27
- 230000000694 effects Effects 0.000 description 18
- 230000005669 field effect Effects 0.000 description 9
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种氮化镓功率晶体管(100)，包括：氮化镓缓冲层(110)，其包括顶表面和底表面，氮化镓缓冲层包括在顶表面处的第一区域(101)、第二区域(102)和第三区域(103)；氮化铝镓势垒层(112)，其沉积在氮化镓缓冲层的顶表面处；发射极接触，其在氮化铝镓缓冲层的第一区域上方在与氮化镓缓冲层在氮化铝镓缓冲层的界面处形成；第一p型掺杂氮化镓层(113)，其沉积在氮化镓缓冲层的第二区域上方的氮化铝镓势垒层处，第一p型掺杂氮化镓层形成氮化镓功率晶体管的栅极接触；以及第二p型掺杂氮化镓层(114)，其沉积在氮化镓缓冲层的第三区域上方，该第二p型掺杂氮化镓层形成氮化镓功率晶体管的集电极接触。
Description
技术领域
本发明涉及用于功率器件应用的氮化镓(Gallium Nitride，GaN)技术领域。具体地，本发明涉及一种GaN功率晶体管和用于制造这种GaN功率晶体管的方法，尤其是具有电导调制增强效应的GaN功率场效应晶体管(field effect transistor，FET)。
背景技术
在过去15年至20年中，半导体行业为开发氮化镓技术而做出了大量努力，以取代传统的硅基场效应晶体管。宽带隙材料的使用为器件级和系统级的性能提供了前所未有的提高的可能性。如今，增强型GaN功率FET正在成为现实，几家主要半导体制造商已经在市场上推出了产品。绝大多数玩家都在使用的最成熟的GaN器件概念是pGaN常闭概念。
在传统的pGaN功率MOSFET中，使用具有一定厚度和铝(Al)含量的单个AlGaN势垒来限定二维电子气体(two-dimensional electron gas，2DEG)的电特性。这种方法有很多缺点：1)阈值电压(threshold voltage，VTH)和2DEG特性不能独立控制；2)该方法对表面效应(即动态效应)非常敏感；3)该方法对栅极模块细节(即肖特基与欧姆克)非常敏感；4)该方法显示电流能力降低，这意味着由于可靠性问题，必须权衡性能；5)通常获得非常低的VTH，例如，在约1到1.5V之间；6)杂散导通可能会出现问题；7)该方法对寄生以及电压和电流过冲非常敏感。
发明内容
本发明的目的是提供没有上述缺点的GaN功率晶体管的解决方案。
具体地，本发明的一个目的是提供一种用于GaN基功率晶体管的新器件概念，该GaN基功率晶体管是新颖的、工业相关的并且与传统器件相比具有很大的优势。
该目的通过独立权利要求的特征来实现。其它实现方式在从属权利要求、说明书和附图中是显而易见的。
这种GaN基功率晶体管的新器件概念是基于具有电导调制增强效应的GaN场效应功率晶体管。引起这种电导调制增强效应的新型GaN功率晶体管的结构如下所述。
本发明的基本思想是实现GaN基功率晶体管的新器件概念。该器件是第一个公开的用于GaN技术的类IGBT功率器件。由于p-GaN集电极的少数载流子注入，该器件可以在电导调制下运行，因此可以大幅降低导通状态的电阻。该器件采用pGaN栅极概念，该pGaN栅极概念可以使得在导通导电状态期间积累的少数载流子快速耗尽。因此，与传统的硅IGBT相比，该器件具有快速的断开转换。利用这个概念，可以实现尾电流的抑制，因此可以在VCEON与EOFF之间实现更好的权衡。这是横向器件概念。因此，通过增加横向漂移区域的长度，可以很容易地增加横向击穿。
在本发明中，描述了绝缘栅极双极晶体管(IGBT)和基于GaN IGBT的类晶体管。IGBT方法是仅用于硅技术的行业标准。如今，在其发明大约30年后，双极-MOS BiMOS控制开关被称为绝缘栅极双极晶体管IGBT，是大多数电力电子转换器的首选器件，额定功率从几千瓦到超过1GW标志。IGBT的特点是它能够同时处理大电流和大电压。IGBT结合了功率MOSFET的简单栅极驱动特性与双极晶体管的高电流和低饱和电压能力。IGBT将用于控制输入的隔离栅极FET和双极性功率晶体管作为单个器件中的开关结合在一起。IGBT硅晶体管的主要特点可以总结如下：结合高效和快速开关；由于绝缘栅极结构而引起的高输入阻抗；由于p型集电极的少数载波注入而引起的导通状态下的电导调制；VCON与EOFF的权衡；由于少数载波重组时间和尾电流，与MOSFET相比，开关缓慢。在较高的阻塞电压额定器件中，与传统的MOSFET相比，IGBT的特征在于正向压降明显更低，虽然由于IGBT的输出BJT中没有二极管Vf而使MOSFET在较低的电流密度下表现出较低的正向电压。
本发明中提出的基于GaN的功率晶体管结合了IGBT器件的优势和GaN技术的优势。
为了详细描述本发明，将使用以下术语、缩略语和符号：
GaN 氮化镓
FET 场效应晶体管
pGaN p掺杂GaN
AlGaN氮化铝镓
2DEG二维电子气体
VTH阈值电压
在本发明中，描述了制造金属/pGaN界面的两种方法，即欧姆界面方法和肖特基界面方法。
在欧姆界面方法中，金属栅极与pGaN表面之间的界面几乎是理想的。这转化为大直流电流，在导通状态条件下该大直流电流维持器件运行，但也使驱动策略复杂化，并在很大程度上增加驱动损耗。
在肖特基界面方法中，反向偏置肖特基二极管与pn-pGaN/AlGaN二极管串联插入。这允许大规模降低直流栅极电流。在肖特基界面方法中，pGaN节点通过反向偏置肖特基二极管与栅极端子分离。
根据第一方面，本发明涉及一种氮化镓功率晶体管，包括：氮化镓缓冲层，其包括顶表面和与顶表面相对的底表面，氮化镓缓冲层包括在顶表面处的第一区域、第二区域和第三区域；氮化铝镓势垒层，其沉积在氮化镓缓冲层的顶表面处；发射极接触，其在氮化铝镓缓冲层的第一区域上方在与氮化镓缓冲层在氮化铝镓缓冲层的界面处形成；第一p型掺杂氮化镓层，其沉积在氮化镓缓冲层的第二区域上方的氮化铝镓势垒层处，第一p型掺杂氮化镓层形成氮化镓功率晶体管的栅极接触；以及，第二p型掺杂氮化镓层，其沉积在GaN缓冲层的第三区域上方，该第二p型掺杂氮化镓层形成氮化镓功率晶体管的集电极接触。
这种GaN功率晶体管提供了技术优势，即由于晶体管的特定栅极结构，尾电流几乎可以完全消除。具体地，pGaN栅极区域，即如上所述的第二区域，允许在导通状态导电周期期间注入漂移区域中的空穴快速耗尽。此外，通过适当地选择施加到栅极电极的断开状态电压，可以控制器件的开关速度。
这种GaN功率晶体管的进一步优势如下：由于从p-GaN集电极的少数载流子的注入，该器件允许在电导调制下运行。因此，可以实现导通状态电阻的强烈降低。
该器件采用pGaN栅极概念，该pGaN栅极概念允许快速耗尽在导通状态导电状态期间积累的少数载流子，从而允许与传统的硅IGBT相比具有快速断开转换。
GaN功率晶体管可以实现尾电流的抑制。因此，可以在VCEON与EOFF之间实现更好的权衡。
GaN功率晶体管遵循横向器件概念。因此，通过增加横向漂移区域的长度，可以很容易地增加横向击穿。
在氮化镓功率晶体管的示例性实现方式中，发射极接触由在氮化铝镓势垒层与氮化镓缓冲层的界面处产生的二维电子气体形成。
这提供了可以改善发射极接触的电性能的优势。
在氮化镓功率晶体管的示例性实现方式中，集电极接触在第二p型掺杂氮化镓层与氮化镓缓冲层的界面处形成。
这提供了p-n二极管可以由pGaN层(集电极)和在AlGaN-GaN界面形成的2DEG形成的优势。p-n二极管用于实现提供用于第一方面的上述优势的IGBT结构。
在氮化镓功率晶体管的示例性实现方式中，第二p型掺杂氮化镓层沉积在氮化铝镓势垒层的凹部内的氮化铝势垒层处，该凹部部分凹入氮化铝镓势垒层。
这对应于氮化镓功率晶体管的第三可能实施例，该实施例将在下文关于图3进一步描述。因此，GaN功率晶体管可以具有关于氮化铝镓势垒层的蚀刻的灵活设计。
在氮化镓功率晶体管的示例性实现方式中，第二p型掺杂氮化镓层沉积在氮化铝镓势垒层的凹部内的氮化镓缓冲层处，该凹部向下延伸到氮化镓缓冲层。
这对应于氮化镓功率晶体管的第一可能实施例，该实施例将在下文关于图1进一步描述。因此，氮化镓功率晶体管可以具有关于氮化铝镓势垒层的蚀刻的灵活设计。
在氮化镓功率晶体管的示例性实现方式中，第二p型掺杂氮化镓层沉积在氮化铝镓势垒层的凹部内的氮化镓缓冲层处，该凹部延伸到氮化镓缓冲层中并凹入氮化镓缓冲层。
这对应于氮化镓功率晶体管的第二可能实施例，该实施例将在下文关于图2进一步描述。因此，GaN功率晶体管可以具有关于氮化铝镓势垒层和氮化镓缓冲层的蚀刻的灵活设计。
在氮化镓功率晶体管的示例性实现方式中，GaN功率晶体管包括金属层，其沉积在第一p型掺杂氮化镓层处，其中，金属层与第一p型掺杂氮化镓层之间的界面形成肖特基界面或欧姆界面。
这提供了GaN功率晶体管可以关于栅极接触具有灵活设计的技术优势。
欧姆界面方法具有以下优势：(i)pGaN节点整齐地连接到栅极金属端子，因此该器件不容易发生VTH不稳定性；(ii)可靠性好：栅极断裂是由于大直流电流流经栅极时的热失控所致；(iii)从栅极注入的大量空穴改善了动态效果。
肖特基界面方法提供以下优势：(i)pGaN节点通过反向偏置肖特基二极管与栅极端子分离；(ii)以牺牲VTH不稳定性为代价获得直流电流栅极电流；(iii)低直流电流意味着由于注入缓冲器的空穴数量较少，动态效应优化更加困难；(iv)栅极模块经由TDDB机制(如Si-MOS器件中的氧化物)断裂；(v)动态效应、栅极可靠性和VTH稳定性之间的相互作用困难。
在氮化镓功率晶体管的示例性实现方式中，GaN功率晶体管包括具有p-n二极管的横向功率p氮化镓高电子迁移率晶体管的串联电路，其中，p-n二极管的阳极形成集电极接触。
氮化镓功率晶体管具体形成非绝缘栅极双极晶体管NIGBT。
在氮化镓功率晶体管的示例性实现方式中，p-n二极管由第二p型掺杂GaN层和氮化铝镓势垒层与氮化镓缓冲层的界面形成；或者p-n二极管由第二p型掺杂氮化镓层和氮化镓缓冲层形成。
这提供了技术优势，即基于IGBT的结构可以与第一方面的上述优势一起高效地设计。
在氮化镓功率晶体管的示例性实现方式中，p-n二极管形成在第二p型掺杂氮化镓层与部分或完全凹入的氮化铝镓势垒层之间。
这提供了可以设计基于IGBT结构的不同实施例的技术优势。这根据各自的设计要求提供了灵活性。
在氮化镓功率晶体管的示例性实现方式中，在完全凹入的氮化铝镓势垒层的情况下，第二p型掺杂氮化镓层与在氮化镓缓冲层的顶表面处形成的GaN沟道直接接触。
这提供了这样的基于IGBT的器件的电特性可以得到改善的优势。
在GaN功率晶体管的示例性实现方式中，第二p型掺杂氮化镓层的半导体掺杂不同于第一p型掺杂GaN层的半导体掺杂。
这提供了第一p型掺杂氮化镓层和第二p型掺杂氮化镓层可以在不同的方法步骤中形成从而提高了设计灵活性的技术优势。
在氮化镓功率晶体管的示例性实现方式中，氮化镓功率晶体管包括：第一金属层，其沉积在第一p型掺杂氮化镓层处；以及，第二金属层，其沉积在第二p型掺杂氮化镓层处，其中，第一金属层的金属不同于第二金属层的金属。
这提供了栅极接触的金属可以不同于集电极接触的金属的技术优势。因此，栅极接触和集电极接触可以在不同的方法步骤中生产，这提高了设计灵活性。
在GaN功率晶体管的示例性实现方式中，第二p型掺杂氮化镓层的厚度不同于第一p型掺杂GaN层的厚度。
这提供了用于栅极接触的pGaN层和用于集电极接触的pGaN层可以不同的技术优势。因此，栅极接触和集电极接触可以在不同的方法步骤中形成，从而提高设计灵活性。
在GaN功率晶体管的示例性实现方式中，来自第一p型掺杂氮化镓层的少数载流子的耗尽对于在氮化镓功率晶体管的断开状态期间施加到氮化镓功率晶体管的栅极接触的负栅极电压比对于在断开状态期间施加到栅极接触的零栅极电压更快。
通过这种更快地耗尽少数载波，可以提高器件的开关速度。这意味着，器件的速度可以通过在器件断开状态期间改变施加到栅极电极的栅极电压来控制。
在氮化镓功率晶体管的示例性实现方式中，氮化铝镓势垒层和氮化镓缓冲层包括在发射极接触和栅极接触下方的区域处的附加p型注入。
这提供了可以改善发射极接触的电性能的技术优势。
根据第二方面，本发明涉及一种用于制造氮化镓功率晶体管的方法，该方法包括：形成氮化镓缓冲层，该氮化镓缓冲层包括顶表面和与顶表面相对的底表面，氮化镓缓冲层包括在顶表面处的第一区域、第二区域和第三区域；将氮化铝镓势垒层沉积在氮化镓缓冲层的顶表面；将第一p型掺杂氮化镓层沉积在氮化镓缓冲层的第二区域上方的氮化铝镓势垒层处，该第一p型掺杂氮化镓层形成氮化镓功率晶体管的栅极接触；将第二p型掺杂氮化镓层沉积在氮化镓缓冲层的第三区域上方，该第二p型掺杂氮化镓层形成氮化镓功率晶体管的集电极接触；并在氮化镓缓冲层的第一区域上方在氮化铝镓势垒层与氮化镓缓冲层的界面处形成发射极接触。
这样的方法提供了与第一方面的相应器件相同的优势。
具体地，该方法提供了优势，即可以生产新型GaN功率晶体管，由于晶体管的特定栅极结构，用于该新型GaN功率晶体管的尾电流可以几乎完全消除。pGaN栅极区域，即如上所述的第二区域，允许在导通状态导电周期期间注入漂移区域中的空穴快速耗尽。此外，通过适当地选择施加到栅极电极的断开状态电压，可以控制器件的开关速度。
在该方法的示例性实现方式中，该方法包括：将第一硬掩模层沉积和构造在氮化铝镓势垒层处，以限定氮化镓缓冲层的第三区域；在氮化镓缓冲层的第三区域处沟槽蚀刻氮化铝镓势垒层；移除第一硬掩模层；将p型掺杂氮化镓层沉积在氮化铝镓势垒层和由氮化铝镓势垒层的沟槽蚀刻所暴露的氮化镓缓冲层处；在p型掺杂氮化镓层处沉积和构造第二硬掩模层，以限定氮化镓缓冲层的第二区域和第三区域；蚀刻氮化镓缓冲层的第二区域和第三区域外的p型掺杂氮化镓层，以形成第一p型掺杂氮化镓层和第二p型掺杂氮化镓层；移除第二硬掩模层；在通过蚀刻p型掺杂氮化镓层所暴露的氮化镓缓冲层的第一区域上方形成第一金属层；在第一p型掺杂氮化镓层上方形成第二金属层，并且在第二p型掺杂氮化镓层上方形成第三金属层；以及，在第一金属层与第二p型掺杂氮化镓层之间的氮化铝镓势垒层处形成钝化层。
这种方法提供了高设计灵活性的优势。这些步骤也可以以与上述不同的顺序执行。
上述方法对应于下面关于图7描述的第一方法流程。
第一金属层(发射极)可以在形成第二金属层和第三金属层(栅极和集电极)之前的方法步骤中形成。
或者，第一金属层(发射极)可以在形成第二金属层和第三金属层(栅极和集电极)之后的方法步骤中形成。
在该方法的示例性实现方式中，第二金属层的金属不同于第三金属层的金属。
这提供了第二金属层和第三金属层可以在不同的方法步骤中形成的优势。
例如，当在不同的方法步骤中形成两个金属层时，第二金属层的金属可以不同于第三金属层的金属。或者，例如，当在单个方法步骤中形成两个金属层时，第二金属层的金属可以与第三金属层的金属相同。
在该方法的示例性实现方式中，该方法包括：将第一硬掩模层沉积和构造在氮化铝镓势垒层处，以限定氮化镓缓冲层的第三区域；在氮化镓缓冲层的第三区域处沟槽蚀刻氮化铝镓势垒层；移除第一硬掩模层；将p型掺杂氮化镓层沉积在氮化铝镓势垒层和由氮化铝镓势垒层的沟槽蚀刻所暴露的氮化镓缓冲层处；在p型掺杂氮化镓层处形成金属层；在金属层上沉积并构造第二硬掩模层，以限定氮化镓缓冲层的第二区域和第三区域；在氮化镓缓冲层的第二区域和第三区域之外蚀刻金属层和p型掺杂氮化镓层，以形成具有第二金属接触的第一p型掺杂氮化镓层和具有第三金属接触的第二p型掺杂氮化镓层；移除第二硬掩模层；在通过蚀刻p型掺杂氮化镓层所暴露的氮化镓缓冲层的第一区域上方形成第一金属层；以及，在第一金属层与第二p型掺杂氮化镓层之间的氮化铝镓势垒层处形成钝化层。
这种方法提供了高设计灵活性的优势。这些步骤也可以以与上述不同的顺序执行。
该方法对应于下面关于图8描述的第二方法流程。
在该方法的示例性实现方式中，该方法包括：将p型掺杂氮化镓层沉积在氮化铝镓势垒层处；在p型掺杂氮化镓层处沉积和构造第一硬掩模层，以限定氮化镓缓冲层的第二区域；在氮化镓缓冲层的第二区域外蚀刻p型掺杂氮化镓层，以形成第一p型掺杂氮化镓层；在第一p型掺杂氮化镓层和通过蚀刻p型掺杂氮化镓层暴露的氮化铝镓势垒层处沉积和构造第二硬掩模层，以限定氮化镓缓冲层的第三区域；在氮化镓缓冲层的第三区域沟槽蚀刻氮化铝镓势垒层；将第二p型掺杂氮化镓层沉积在通过沟槽蚀刻氮化铝镓势垒层所暴露的氮化镓缓冲层处；在从第二硬掩模层移除的氮化镓缓冲层的第一区域上方形成第一金属层；在从第二硬掩模层移除的第一p型掺杂氮化镓上方形成第二金属层；以及，在第二p型掺杂氮化镓层上方形成第三金属层。
这种方法提供了高设计灵活性的优势。这些步骤也可以以与上述不同的顺序执行。
这对应于下面关于图9描述的第三方法流程。
第一金属层(发射极)可以在形成第二金属层和第三金属层(栅极和集电极)之前的方法步骤中形成。
或者，第一金属层(发射极)可以在形成第二金属层和第三金属层(栅极和集电极)之后的方法步骤中形成。
在该方法的示例性实现方式中，第二金属层的金属不同于第三金属层的金属。
这提供了两个金属层可以在该方法的不同方法步骤中形成的优势。
例如，当在不同的方法步骤中形成两个金属层时，第二金属层的金属可以不同于第三金属层的金属。或者，例如，当在单个方法步骤中形成两个金属层时，第二金属层的金属可以与第三金属层的金属相同。
作为上述的替代方案，金属可以在pGaN蚀刻之前沉积，并且可以同时对金属和pGaN层进行蚀刻步骤，即与上述方法相似。特别地，在第一pGaN沉积和蚀刻之后，可以沉积第二pGaN，然后可以在覆盖第一pGaN层的钝化中打开窗口，然后可以为pGaN1和pGaN2两者沉积共用金属层。最后，可以进行金属蚀刻。
附图说明
本发明的其它实施例将结合以下附图进行描述，在附图中，
图1示出了根据第一实施例的新型GaN功率晶体管100的示意横截面；
图2示出了根据第二实施例的新型GaN功率晶体管200的示意横截面；
图3示出了根据第三实施例的新型GaN功率晶体管300的示意横截面；
图4示出了根据第四实施例的新型GaN功率晶体管400的示意横截面；
图5示出了新型GaN功率晶体管相对于具有类似尺寸的传统pGaN肖特基HEMT的示例输出特性500的性能图；
图6示出了根据施加到栅极电极的电压的新型GaN功率晶体管的开-关转换的示例性模拟的电流-电压图；
图7示出了根据第一实施例的用于制造新型GaN功率晶体管的示例方法流程700；
图8示出了根据第二实施例的用于制造新型GaN功率晶体管的示例方法流程800；
图9示出了根据第三实施例的用于生产新型GaN功率晶体管的示例方法流程900。
具体实施方式
在以下详细描述中，参考构成本说明书一部分的附图，其中通过图示示出可以实践的本发明的具体方面。应当理解的是，在不脱离本发明的范围的情况下，可以利用其它方面，并且可以进行结构或逻辑更改。因此，以下详细说明不应以限制性的意义来理解，并且本发明的范围由所附权利要求书限定。
应理解，与所描述的方法有关的注释对于与用于执行方法对应的器件或系统也同样适用，反之亦然。例如，如果描述了具体的方法步骤，则对应的器件可以包括用于执行所描述的方法步骤的单元，即使这样的单元未在图中详细阐述或说明。此外，应当理解的是，除非另外明确说明，否则本文中描述的各种示例性方面的特征可以相互组合。
本文所述的功率晶体管可用于生产集成电路和/或功率半导体，并可根据各种技术制造。例如，半导体器件可用于逻辑集成电路、模拟集成电路、混合信号集成电路、光学电路、存储电路和/或集成无源器。
图1示出了根据第一实施例的新型GaN功率晶体管100的示意横截面。GaN功率晶体管100是具有电导调制增强效应的新型GaN场效应功率晶体管。下面描述引起这种电导调制增强效应的新型GaN功率晶体管100的结构。
该第一实施例代表了实现全部AlGaN移除而不蚀刻GaN沟道的器件概念，如下所述。
GaN功率晶体管100包括氮化镓缓冲层110，该氮化镓缓冲层包括顶表面110a和与顶表面110a相对的底表面110b。
氮化镓缓冲层110包括在顶表面110a处的第一区域101、第二区域102和第三区域103。
氮化铝镓(AlGaN)势垒层112沉积在GaN缓冲层110的顶表面110a处。
发射极接触E在氮化镓缓冲层110的第一区域101上方的氮化铝镓势垒层112与氮化镓缓冲层110的分界面处形成。
GaN功率晶体管100包括第一p型掺杂氮化镓层113，该第一p型掺杂氮化镓层沉积在氮化镓缓冲层110的第二区域102上方在氮化铝镓势垒层112处。第一p型掺杂氮化镓层113形成氮化镓功率晶体管100的栅极接触G。
GaN功率晶体管100包括第二p型掺杂氮化镓层114，第二p型掺杂氮化镓层114沉积在GaN缓冲层110的第三区域103上方。第二p型掺杂氮化镓层114形成氮化镓功率晶体管100的集电极接触C。
氮化铝镓势垒层112可以是沉积在GaN缓冲层110上的薄AlGaN势垒，以在AlGaN/GaN分界面处产生强二维电子气体(2DEG)。
第一p型掺杂GaN层113可以由作为p型掺杂剂的镁组成，例如，该p型掺杂剂可以限定在栅极金属接触G下方，该栅极金属接触G仅在栅极区域，即第二区域102中。第一p型掺杂GaN层113耗尽栅极区域102中的2DEG，并可以实现增强模式(常闭)GaN功率晶体管100的制造。
发射极接触E由在氮化铝镓势垒层112与氮化镓缓冲层110的分界面处产生的二维电子气体形成。
集电极接触C在第二p型掺杂氮化镓层114与氮化镓缓冲层110的分界面处形成。
第一p型掺杂氮化镓层113的长度表示为LGATE。漂移层的长度，即第一p型掺杂GaN层113与第二p型掺杂GaN层114之间的距离，表示为LDRIFT。
GaN缓冲层110可以实现为GaN C掺杂(碳掺杂)缓冲层。GaN沟道UID(无意掺杂)可以在GaN缓冲层110的顶部上形成。GaN沟道UID 111表示GaN功率晶体管100的沟道。
在GaN功率晶体管100的该第一实施例中，第二p型掺杂氮化镓层114沉积在氮化铝镓势垒层112的凹部119内的氮化镓缓冲层110处。凹部119向下延伸到氮化镓缓冲层110。
氮化镓功率晶体管100包括金属层117，该金属层沉积在第一p型掺杂氮化镓层113处。在金属层117与第一p型掺杂氮化镓层113之间的分界面可以形成肖特基界面或欧姆界面。
氮化镓功率晶体管100可以包括具有p-n二极管的横向功率p氮化镓高电子迁移率晶体管的串联电路，其中，p-n二极管的阳极形成集电极触点C。
p-n二极管可以由第二p型掺杂氮化镓层114和氮化铝镓势垒层112与氮化镓缓冲层110的分界面形成。或者，p-n二极管可以由第二p型掺杂氮化镓层114和氮化镓缓冲层110形成。
p-n二极管可以在第二p型掺杂氮化镓层114和部分或完全凹入的氮化铝镓势垒层112之间形成。
在如图1所示的该第一实施例中的完全凹入的氮化铝镓势垒层112的情况下，第二p型掺杂氮化镓层114与在氮化镓缓冲层110的顶表面110a处形成的氮化镓沟道111直接接触。
在一种示例性的实现方式中，第二p型掺杂氮化镓层114的半导体掺杂可以不同于第一p型掺杂氮化镓层113的半导体掺杂。
图1所示的氮化镓功率晶体管100包括：第一金属层117，其沉积在第一p型掺杂氮化镓层113处；以及，第二金属层116，其沉积在第二p型掺杂氮化镓层114处。第一金属层117的金属可以不同于第二金属层116的金属。
图1所示的氮化镓功率晶体管100包括第三金属层115，该第三金属层沉积在发射极接触E处。
第二p型掺杂氮化镓层114的厚度可以不同于第一p型掺杂氮化镓层113的厚度。
在图1所示的氮化镓功率晶体管100中，来自第一p型掺杂氮化镓层113的少数载流子的耗尽对于在氮化镓功率晶体管的断开状态期间施加到氮化镓功率晶体管的栅极接触的负栅极电压比对于在断开状态期间施加到栅极接触的零栅极电压更快。此性能如图6所示。
通过更快地耗尽少数载波，可以提高器件的开关速度。这意味着，器件的速度可以通过在器件断开状态期间改变施加到栅极电极的栅极电压来控制。以这种方式，少数载流子直接从栅极耗尽，避免了明显较慢的正常生成-重组过程。
在该GaN功率晶体管100中，有几个参数可用来定制功率器件的电特性。具体地，可以定义以下相关参数：
-栅极长度LG：定义为pGaN栅极区域，即第二区域102(图1中仅示出一个这样的第二区域102)的横向延伸；
-pGaN栅极区域中的P型掺杂，即第一p型掺杂GaN层113；
-pGaN集电极区域中的P型掺杂，即第二p型掺杂GaN层114；
-金属栅极G与pGaN区域之间的金属/半导体分界面：欧姆对肖特基；
-AlGaN势垒层112：厚度和Al含量【％】；
-钝化118厚度和钝化材料组成(介电常数)；
-AlGaN势垒层112的凹部119的量：部分、全部、具有GaN过蚀刻；
-接入区域的横向延伸：Laccess
对于金属栅极G、集电极接触C和发射极接触E，可以使用以下金属或其组合：例如，Ti、Al、TiN、W、Au、Ni、W。
例如，第一p型掺杂氮化镓层113的长度LGATE可以从0.3um延伸至5um(微米)。
例如，漂移层的长度LDRIFT，即第一p型掺杂GaN层113与第二p型掺杂GaN层114之间的距离，可以延伸1um至30um(微米)。
例如，AlGaN势垒层112的厚度可以从10nm延伸至30nm。
例如，AlGaN势垒层112中的Al含量可以达到15％至25％。
例如，第二区域102中的pGaN厚度可以从50nm延伸至200nm。
例如，第三区域103中的pGaN厚度可以从50nm延伸至500nm。
第二区域102中的pGaN掺杂可以基于掺杂浓度为1e18cm-3至5e19cm-3的Mg。
第三区域103中的pGaN掺杂可以基于掺杂浓度为1e18cm-3至5e19cm-3的Mg。
图2示出了根据第二实施例的新型GaN功率晶体管200的示意横截面。GaN功率晶体管200是具有电导调制增强效应的新型GaN场效应功率晶体管。下面描述引起这种电导调制增强效应的新型GaN功率晶体管200的结构。
该第二实施例表示实现如下所述的全部AlGaN移除和部分GaN沟道过蚀刻的器件概念。
GaN功率晶体管200的第二实施例的结构类似于图1所述的根据第一实施例的GaN功率晶体管100的结构。
这意味着，GaN功率晶体管200包括氮化镓缓冲层110，氮化镓缓冲层110包括顶表面110a和与顶表面110a相对的底表面110b。
氮化镓缓冲层110包括在顶表面110a处的第一区域101、第二区域102和第三区域103。
氮化铝镓(AlGaN)势垒层112沉积在氮化镓缓冲层110的顶表面110a处。
发射极接触E在氮化镓缓冲层110的第一区域101上方的氮化铝镓势垒层112与氮化镓缓冲层110的分界面处形成。
GaN功率晶体管100包括第一p型掺杂氮化镓层113，该第一p型掺杂氮化镓层113沉积在氮化镓缓冲层110的第二区域102上方的氮化铝镓势垒层112处。第一p型掺杂氮化镓层113形成氮化镓功率晶体管100的栅极接触G。
氮化镓功率晶体管100包括第二p型掺杂氮化镓层114，该第二p型掺杂氮化镓层114沉积在氮化镓缓冲层110的第三区域103上方。第二p型掺杂氮化镓层114形成氮化镓功率晶体管100的集电极接触C。
在氮化镓功率晶体管200的第二实施例中，第二p型掺杂氮化镓层114沉积在氮化铝镓势垒层112的凹部119内的氮化镓缓冲层110处。与图1的第一实施例的区别在于，凹部119延伸到氮化镓缓冲层110中，并凹进氮化镓缓冲层110。
这意味着，AlGaN势垒层112被完全移除，并且作为GaN缓冲层110上区段的一部分的GaN沟道111被部分过蚀刻，如从图2中可以看到的。在一个示例中，过蚀刻甚至可以向下延伸到GaN缓冲层110。
在该GaN功率晶体管200中，有几个参数可用来定制功率器件的电特性。具体地，可以定义以上参考图1所描述的相同的相关参数。
图3示出了根据第三实施例的新型GaN功率晶体管300的示意横截面。GaN功率晶体管300是具有导电调制增强效应的新型GaN场效应功率晶体管。下面描述引起这种电导调制增强效应的这种新型GaN功率晶体管300的结构。
该第三实施例表示实现部分AlGaN过蚀刻的器件概念，如下所述。
GaN功率晶体管300的第三实施例的结构类似于根据关于图1的上述第一实施例的GaN功率晶体管100的结构，并且也类似于根据关于图2的上述第二实施例的GaN功率晶体管200的结构。
这意味着，GaN功率晶体管300包括氮化镓缓冲层110，该氮化镓缓冲层包括顶表面110a和与顶表面110a相对的底表面110b。
氮化镓缓冲层110包括在顶表面110a处的第一区域101、第二区域102和第三区域103。
氮化铝镓(AlGaN)势垒层112沉积在GaN缓冲层110的顶表面110a处。
发射极接触E形成在氮化镓缓冲层110的第一区域101上方在氮化铝镓势垒层112与氮化镓缓冲层110的界面处。
GaN功率晶体管100包括第一p型掺杂氮化镓层113，该第一p型掺杂氮化镓层沉积在氮化镓缓冲层110的第二区域102上方在氮化铝镓势垒层112处。第一p型掺杂氮化镓层113形成氮化镓功率晶体管100的栅极接触G。
GaN功率晶体管100包括第二p型掺杂氮化镓层114，该第二p型掺杂氮化镓层沉积在氮化镓缓冲层110的第三区域103上方。第二p型掺杂氮化镓层114形成氮化镓功率晶体管100的集电极接触C。
在GaN功率晶体管300的第三实施例中，第二p型掺杂氮化镓层114沉积在氮化铝镓势垒层112的凹部119内的氮化铝势垒层112处。与图1的第一实施例的区别在于，凹部119部分凹进氮化铝镓势垒层112，而不完全移除AlGaN势垒层112。
在该GaN功率晶体管300中，有几个参数可用来定制功率器件的电特性。具体地，可以定义与关于图1的上述相同的相关参数。
图4示出了根据第四实施例的新型氮化镓功率晶体管400的示意横截面。GaN功率晶体管400是具有导电调制增强效应的新型GaN场效应功率晶体管。下面描述引起这种电导调制增强效应的这种新型GaN功率晶体管400的结构。
该第四实施例表示了实现附加p型植入以增加电特性并抑制可能的闩锁效应的装置概念，如下所述。
GaN功率晶体管300的该第三实施例的结构类似于根据关于图1至图3的上述第一实施例、第二实施例和第三实施例的GaN功率晶体管100、200、300中的任何一个。
与这些第一实施例、第二实施例和第三实施例的区别在于，氮化铝镓势垒层112和氮化镓缓冲层110在发射极接触和栅极接触下方的区域处包括附加p型注入。该附加p型植入物增加了BV并抑制了可能的闩锁效应。
图5示出了图示新型GaN功率晶体管相对于具有可比尺寸的传统的pGaN肖特基HEMT的示例输出特性500的性能图。
图5中示出了上述关于图1至图4描述的新公开的器件概念501与具有可比尺寸的传统pGaN肖特基HEMT 502之间的输出特性的比较。
可以观察到，IGBT类GaN器件的典型膝部电压在低集电极到发射极电压下可见。与传统的GaN HEMT 502相比，新公开的器件(GaN IGBT)501在低集电极-发射极电压下显示出较低的导通状态电流。然而，由于沟道的电导调制，在较高的集电极-发射极电压下，可以观察到导通状态导电的显著改善。
图6示出了根据施加到栅极电极的电压的新型GaN功率晶体管的导通-断开转换的示例性模拟的电流-电压图。
第一图表601示出了施加到栅极电极的零伏栅极电压的集电极-发射极电压(伏特)上的电流(安培)。第二图表602示出了施加到栅极电极的负5伏栅极电压的集电极-发射极电压(伏特)上的电流(安培)。
图6示出了所公开的器件概念的大优势之一。虽然在传统硅基IGBT中，由于漂移区中少数载波的缓慢重组效应而产生的尾电流强烈影响器件的开关速度及其性能，但在新提出的器件概念中，由于所实现的特定栅极结构，尾电流几乎可以完全消除。
特别地，pGaN栅极区域允许在导通状态导电期间快速耗尽已注入漂移区域的空穴。此外，通过适当地选择施加到栅极电极的关断状态电压，也可以控制器件的开关速度。
图6特别示出，当负栅极电压(在-5V的这个示例中)施加到栅极电极时，在断开状态期间，空穴可以更快地从漂移区域耗尽，因此器件的导通-断开转换期变得更快。这样，器件的速度就可以通过在断开状态期间改变施加到栅极电极的电压来电控。
图7示出了根据第一实施例的用于制造新型GaN功率晶体管的示例方法流程700。
主要方法步骤可以总结如下：
a)起始外延叠层包括GaN缓冲器110、AlGaN势垒112和GaN层p型掺杂701；
b)牺牲钝化沉积和结构。该钝化层被用作随后的沟槽蚀刻方法步骤的掩模层710。接下来的步骤是AlGaN势垒112沟槽蚀刻(完全、部分或甚至有过度蚀刻，如上文关于图1至图3所述)。硬掩模710随后被移除；
c)pGaN 701在覆盖晶片上再生长；
d)用于栅极区域和集电极区域限定的硬掩模711沉积和构造；
e)pGaN 701蚀刻，停止在AlGaN势垒层112上，然后移除硬掩模711；
f)接触形成(栅极G、发射极E和集电极C)和最终器件钝化118。
图8示出了根据第二实施例的用于制造新型GaN功率晶体管的示例方法流程800。
作为图7中所示的方法流程700的替代，图8中所示的方法流程800表示与上面关于图7描述的方法流程700的小变化。特别地，用于栅极G接触和集电极C接触的金属810恰好在pGaN 701再生长之后和pGaN 701蚀刻之前沉积。然后，在硬掩模沉积和构造之后，为了栅极区域和集电极区域的限定，金属层810和pGaN层701同时凹入。
图9示出了根据第三实施例的用于生产新型GaN功率晶体管的示例方法流程900。
图9表示了图7和8中所示的方法流程700、800的另一个替代的示意性方法流程900。关于图7或图8中所示的方法流程700、800的主要区别由以下事实表示，用于栅极G和用于收集器C的pGaN区域113、114在方法的两个不同步骤中形成。这允许独立地调谐两个区域的几何形状和掺杂，并为最终器件优化和电气特性定制提供更高的自由度。
总之，方法流程700、800、900可以通过制造氮化镓功率晶体管100、200、300、400的方法来描述。该方法包括以下步骤：
形成氮化镓缓冲层110，该氮化镓缓冲层110包括顶表面110a和与顶表面110a相对的底表面110b，氮化镓缓冲层110包括在顶表面110a处的第一区域101、第二区域102和第三区域103，例如，如上文关于图1至图3所述；
将氮化铝镓势垒层112沉积在氮化镓缓冲层110的顶表面110a处；
将第一p型掺杂氮化镓层113沉积在氮化镓缓冲层110的第二区域102上方在氮化铝镓势垒层112处，第一p型掺杂氮化镓层113形成氮化镓功率晶体管100的栅极接触；
将第二p型掺杂氮化镓层114沉积在氮化镓缓冲层110的第三区域103上方，第二p型掺杂氮化镓层114形成氮化镓功率晶体管100、200、300的集电极接触；以及
在氮化镓缓冲层110的第一区域101上方在氮化镓势垒层112与氮化镓缓冲层110的界面处形成发射极接触。
对于图7所示的方法流程700，上述方法可以包括以下方法步骤：
在氮化铝镓势垒层112处沉积和构造第一硬掩模层710(见方法步骤b)，以限定氮化镓缓冲层110的第三区域103，例如，如上文关于图1至3所述；
在氮化镓缓冲层110的第三区域103处沟槽蚀刻氮化铝镓势垒层112(见方法步骤c)，例如，如上文关于图1至图3所述；
移除第一硬掩模层710；
将p型掺杂氮化镓层701沉积在氮化镓势垒层112和通过沟槽蚀刻氮化铝镓势垒层112所暴露的氮化镓缓冲层110处(见方法步骤c)；
将第二硬掩模层711沉积和构造在p型掺杂氮化镓层701处(见方法步骤d)，以限定氮化镓缓冲层110的第二区域102和第三区域103；
将p型掺杂氮化镓层701蚀刻在氮化镓缓冲层110的第二区域102和第三区域103之外(见方法步骤e)，以形成第一p型掺杂氮化镓层113和第二p型掺杂氮化镓层114；
移除第二硬掩模层711(见方法步骤f)；
在通过蚀刻p型掺杂氮化镓层701所暴露的氮化镓缓冲层110的第一区域101上方形成第一金属层115(见方法步骤f)；
在第一p型掺杂氮化镓层113上方形成第二金属层117(见方法步骤f)，并且在第二p型掺杂氮化镓层114上方形成第三金属层116；以及
在第一金属层115与第二p型掺杂氮化镓层114之间的氮化铝镓势垒层112处形成钝化层118(见方法步骤f)。
例如，当在不同的方法步骤中形成两个金属层117、116时，第二金属层117的金属可以不同于第三金属层116的金属。或者，例如，当在单个方法步骤中形成两个金属层117、116时，第二金属层117的金属可以与第三金属层116的金属相同。
第一金属层115(发射极)可以在形成第二金属层117和第三金属层116(栅极和集电极)之前的方法步骤中形成。
或者，可以在形成第二金属层117和第三金属层116(栅极和集电极)之后的方法步骤中形成第一金属层115(发射极)。
对于图8所示的方法流程800，上述方法可以包括以下方法步骤：
将第一硬掩模层710(见方法步骤b)沉积和构造在氮化铝镓势垒层112处，以限定氮化镓缓冲层110的第三区域103；
在氮化镓缓冲层110的第三区域103处沟槽蚀刻氮化铝镓势垒层112(见方法步骤b)；
移除第一硬掩模层710(见方法步骤c)；
将p型掺杂氮化镓层701沉积在氮化镓势垒层112和通过沟槽蚀刻氮化铝镓势垒层112所暴露的氮化镓缓冲层110处(见方法步骤c)；
在p型掺杂氮化镓层701处形成金属层810(见方法步骤e)；
在金属层810处沉积和构造第二硬掩模层711(见方法步骤d)，以限定氮化镓缓冲层110的第二区域102和第三区域103；
在氮化镓缓冲层110的第二区域102和第三区域103之外蚀刻金属层810(参见方法步骤f)和p型掺杂氮化镓层701，以形成具有第二金属接触117的第一p型掺杂氮化镓层113和具有第三金属接触116的第二p型掺杂氮化镓层114；
移除第二硬掩模层711(见方法步骤g)；
在通过蚀刻p型掺杂氮化镓层701所暴露的氮化镓缓冲层110的第一区域101上方形成第一金属层115(见方法步骤g)；以及
在第一金属层115与第二p型掺杂氮化镓层114之间的氮化铝镓势垒层112处形成钝化层118(见方法步骤g)。
对于图9所示的方法流程900，上述方法可以包括以下方法步骤：
将p型掺杂氮化镓层701沉积在氮化铝镓势垒层112处(见方法步骤a)；
在p型掺杂氮化镓层701处沉积和构造第一硬掩模层910(见方法步骤a)，以限定氮化镓缓冲层110的第二区域102；
在氮化镓缓冲层110的第二区域102之外蚀刻p型掺杂氮化镓层701(见方法步骤b)，以形成第一p型掺杂氮化镓层113；
在第一p型掺杂氮化镓层102和通过蚀刻p型掺杂氮化镓层701所暴露的氮化铝镓势垒层112处沉积和构造第二硬掩模层911(见方法步骤c)，以限定氮化镓缓冲层110的第三区域103；
在氮化镓缓冲层110的第三区域103处沟槽蚀刻氮化铝镓势垒层112(见方法步骤d)；
将第二p型掺杂氮化镓层114沉积在通过沟槽蚀刻氮化铝镓势垒层112所暴露的氮化镓缓冲层110处(见方法步骤e)；
在从第二硬掩模层911移除的氮化镓缓冲层110的第一区域101上方形成第一金属层115(见方法步骤f)；
在从第二硬掩模层911移除的第一p型掺杂氮化镓层113上方形成第二金属层117(见方法步骤f)；以及
在第二p型掺杂氮化镓层114上方形成第三金属层116(见方法步骤f)。
例如，当在不同的方法步骤中形成两个金属层117、116时，第二金属层117的金属可以不同于第三金属层116的金属。或者，例如，当在单个方法步骤中形成两个金属层117、116时，第二金属层117的金属可以与第三金属层116的金属相同。
第一金属层115(发射极)可以在形成第二金属层117和第三金属层116(栅极和集电极)之前的方法步骤中形成。
或者，可以在形成第二金属层117和第三金属层116(栅极和集电极)之后的方法步骤中形成第一金属层115(发射极)。
作为上述方法的替代方案，金属可以在pGaN蚀刻之前沉积，并且蚀刻步骤可以同时对金属和pGaN层进行，即类似于权利要求18和20的方法。特别地，在第一pGaN沉积和蚀刻之后，可以沉积第二pGaN，然后可以在覆盖第一pGaN层的钝化中打开窗口，然后可以为pGaN1和pGaN2两者沉积共用金属层。最后，可以进行金属蚀刻。
尽管本发明的特定特征或方面可能已经仅结合几种实现方式中的一种进行公开，但此类特征或方面可以和其它实现方式中的一个或多个特征或方面相结合，只要对于任何给定或特定的应用是有需要或有利。此外，在一定程度上，术语“包括”、“有”、“具有”或这些词的其它变形在详细说明或权利要求书中使用，这类术语和术语“包括”是类似的，都是表示包括的含义。同样，术语“示例性的”、“例如”仅表示为示例，而不是最好或最优的。可以使用术语“耦合”和“连接”以及衍生物。应当理解的是，这些术语可以用于指示两个元件彼此协作或交互，而不管它们是直接物理接触还是电接触，或者它们彼此不直接接触。
虽然本文中已说明和描述特定方面，但本领域普通技术人员应了解，多种替代和/或等效实现方式可以在不脱离本发明范围的情况下替代所示和描述的特定方面。本申请旨在覆盖本文论述的特定方面的任何修改或变更。
虽然以上权利要求书中的元件是利用对应的标签按照特定顺序列举的，除非对权利要求书的阐述另有暗示用于实现部分或所有这些元件的特定顺序，否则这些元件不必限于以该特定顺序来实现。
根据以上指导，许多替代、修改和变化对于本领域技术人员是显而易见的。当然，本领域技术人员容易认识到，除本文中所述的应用之外，还存在本发明的众多其它应用。虽然已结合一个或多个特定实施例描述了本发明，但本领域技术人员认识到，在不脱离本发明范围的情况下，仍可对本发明作出许多改变。因此，应当理解，只要是在所附权利要求书及其等效物的范围内，可以用不同于本文具体描述的方式来实践本发明。
Claims (22)
1.一种氮化镓功率晶体管(100)，其特征在于，包括：
氮化镓缓冲层(110)，所述氮化镓缓冲层(110)包括顶表面(110a)和与所述顶表面(110a)相对的底表面(110b)，所述氮化镓缓冲层(110)包括在所述顶表面(110a)处的第一区域(101)、第二区域(102)和第三区域(103)；
氮化铝镓势垒层(112)，所述氮化铝镓势垒层(112)沉积在所述氮化镓缓冲层(110)的顶表面(110a)处；
发射极接触，所述发射极接触在所述氮化镓缓冲层(110)的第一区域(101)上方的所述氮化铝镓势垒层(112)与所述氮化镓缓冲层(110)的分界面处形成；
第一p型掺杂氮化镓层(113)，所述第一p型掺杂氮化镓层(113)沉积在所述氮化镓缓冲层(110)的第二区域(102)上方的所述氮化铝镓势垒层(112)处，所述第一p型掺杂氮化镓层(113)形成所述氮化镓功率晶体管(100)的栅极接触；
第二p型掺杂氮化镓层(114)，所述第二p型掺杂氮化镓层(114)沉积在所述氮化镓缓冲层(110)的第三区域(103)上方，所述第二p型掺杂氮化镓层(114)形成所述氮化镓功率晶体管(100)的集电极接触。
2.根据权利要求1所述的氮化镓功率晶体管(100)，其特征在于，
所述发射极接触由在所述氮化铝镓势垒层(112)与所述氮化镓缓冲层(110)的分界面处产生的二维电子气体形成。
3.根据权利要求1或2所述的氮化镓功率晶体管(100)，其特征在于，
所述集电极接触在所述第二p型掺杂氮化镓层(114)与所述氮化镓缓冲层(110)的分界面处形成。
4.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
所述第二p型掺杂氮化镓层(114)沉积在所述氮化铝镓势垒层(112)的凹部内的所述氮化铝镓势垒层(112)处，所述凹部部分凹入所述氮化铝镓势垒层(112)。
5.根据权利要求1至4中任一项所述的氮化镓功率晶体管(100)，其特征在于，
所述第二p型掺杂氮化镓层(114)沉积在所述氮化铝镓势垒层(112)的凹部内的所处氮化镓缓冲层(110)处，所述凹部向下延伸到所述氮化镓缓冲层(110)。
6.根据权利要求1至4中任一项所述的氮化镓功率晶体管(100)，其特征在于，
所述第二p型掺杂氮化镓层(114)沉积在所述氮化铝镓势垒层(112)的凹部内的所述氮化镓缓冲层(110)处，所述凹部延伸到所述氮化镓缓冲层(110)中，并凹入所述氮化镓缓冲层(110)。
7.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
包括金属层(117)，所述金属层沉积在所述第一p型掺杂氮化镓层(113)处，其中，所述金属层(117)与所述第一p型掺杂氮化镓层(113)之间的分界面形成肖特基界面或欧姆界面。
8.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
包括具有p-n二极管的横向功率p氮化镓高电子迁移率晶体管的串联电路，其中，所述p-n二极管的阳极形成所述集电极接触。
9.根据权利要求8所述的氮化镓功率晶体管(100)，其特征在于，
所述p-n二极管由所述第二p型掺杂氮化镓层(114)和所述氮化铝镓势垒层(112)与所述氮化镓缓冲层(110)的分界面形成；或
其中，所述p-n二极管由所述第二p型掺杂氮化镓层(114)和所述氮化镓缓冲层(110)形成。
10.根据权利要求8或9所述的氮化镓功率晶体管(100)，其特征在于，
所述p-n二极管在所述第二p型掺杂氮化镓层(114)和部分或完全凹入的氮化铝镓势垒层(112)之间形成。
11.根据权利要求10所述的氮化镓功率晶体管(100)，其特征在于，
在完全凹入的氮化铝镓势垒层(112)的情况下，所述第二p型掺杂氮化镓层(114)与在所述氮化镓缓冲层(110)的顶表面(110a)处形成的氮化镓沟道(111)直接接触。
12.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
所述第二p型掺杂氮化镓层(114)的半导体掺杂不同于所述第一p型掺杂氮化镓层(113)的半导体掺杂。
13.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，包括：
第一金属层(117)，所述第一金属层(117)沉积在所述第一p型掺杂氮化镓层(113)处；
第二金属层(116)，所述第二金属层(116)沉积在所述第二p型掺杂氮化镓层(114)处，
其中，所述第一金属层(117)的金属不同于所述第二金属层(116)的金属。
14.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
所述第二p型掺杂氮化镓层(114)的厚度不同于所述第一p型掺杂氮化镓层(113)的厚度。
15.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
来自所述第一p型掺杂氮化镓层(113)的少数载流子的耗尽对于在所述氮化镓功率晶体管的断开状态期间施加到所述氮化镓功率晶体管的栅极接触的负栅极电压比对于在所述断开状态期间施加到所述栅极接触的零栅极电压更快。
16.根据前述权利要求中任一项所述的氮化镓功率晶体管(100)，其特征在于，
所述氮化铝镓势垒层(112)和所述氮化镓缓冲层(110)包括附加p型注入，所述附加p型注入在所述发射极接触和所述栅极接触下方的区域处。
17.一种用于制造氮化镓功率晶体管(100)的方法(700、800、900)，其特征在于，所述方法包括：
形成氮化镓缓冲层(110)，其包括顶表面(110a)和与所述顶表面(110a)相对的底表面(110b)，所述氮化镓缓冲层(110)包括在所述顶表面(110a)处的第一区域(101)、第二区域(102)和第三区域(103)；
在所述氮化镓缓冲层(110)的顶表面(110a)处沉积氮化铝镓势垒层(112)；
在所述氮化镓缓冲层110的第二区域102上方在所述氮化铝镓势垒层112处沉积第一p型掺杂氮化镓层113，所述第一p型掺杂氮化镓层(113)形成所述氮化镓功率晶体管(100)的栅极接触；
将第二p型掺杂氮化镓层(114)沉积在所述氮化镓缓冲层(110)的第三区域(103)上方，所述第二p型掺杂氮化镓层(114)形成所述氮化镓功率晶体管(100)的集电极接触；以及
在所述氮化镓缓冲层(110)的第一区域(101)上方在所述氮化镓势垒层(112)与所述氮化镓缓冲层(110)的界面处形成发射极接触。
18.根据权利要求17所述的方法(700)，其特征在于，所述方法包括：
在所述氮化铝镓势垒层(112)处沉积和构造第一硬掩模层(710)，以限定所述氮化镓缓冲层(110)的第三区域(103)；
在所述氮化镓缓冲层110的第三区域103处沟槽蚀刻所述氮化铝镓势垒层112；
移除所述第一硬掩模层(710)；
将p型掺杂氮化镓层(701)沉积在氮化镓势垒层(112)和通过沟槽蚀刻所述氮化铝镓势垒层(112)所暴露的所述氮化镓缓冲层(110)处；
将第二硬掩模层(711)沉积和构造在所述p型掺杂氮化镓层(701)处，以限定所述氮化镓缓冲层(110)的第二区域(102)和第三区域(103)；
在所述氮化镓缓冲层110的第二区域102和第三区域103之外蚀刻所述p型掺杂氮化镓层(701)，以形成所述第一p型掺杂氮化镓层113和所述第二p型掺杂氮化镓层114；
移除所述第二硬掩模层(711)；
在通过蚀刻所述p型掺杂氮化镓层(701)所暴露的所述氮化镓缓冲层(110)的第一区域(101)上方形成第一金属层(115)；
在所述第一p型掺杂氮化镓层(113)上方形成第二金属层(117)和在所述第二p型掺杂氮化镓层(114)上方形成第三金属层(116)；以及
在所述第一金属层115与所述第二p型掺杂氮化镓层114之间的所述氮化铝镓势垒层112处形成钝化层118。
19.根据权利要求18所述的方法(700)，
其中，所述第二金属层(117)的金属不同于所述第三金属层(116)的金属。
20.根据权利要求17所述的方法(800)，其特征在于，包括：
在所述氮化铝镓势垒层(112)处沉积和构造第一硬掩模层(710)，以限定所述氮化镓缓冲层(110)的第三区域(103)；
在所述氮化镓缓冲层110的第三区域103处沟槽蚀刻所述氮化铝镓势垒层112；
移除所述第一硬掩模层(710)；
将p型掺杂氮化镓层(701)沉积在所述氮化镓势垒层(112)和通过沟槽蚀刻所述氮化铝镓势垒层(112)所暴露的所述氮化镓缓冲层(110)处；
在所述p型掺杂氮化镓层(701)处形成金属层(810)；
在所述金属层(810)处沉积和构造第二硬掩模层(711)，以限定所述氮化镓缓冲层(110)的第二区域(102)和第三区域(103)；
在所述氮化镓缓冲层(110)的第二区域(102)和第三区域(103)之外蚀刻所述金属层(810)和所述p型掺杂氮化镓层(701)，以形成具有第二金属接触(117)的所述第一p型掺杂氮化镓层(113)和具有第三金属接触(116)的所述第二p型掺杂氮化镓层(114)；
移除所述第二硬掩模层(711)；
在通过蚀刻所述p型掺杂氮化镓层(701)所暴露的所述氮化镓缓冲层(110)的第一区域(101)上方形成第一金属层(115)；以及
在所述第一金属层115与所述第二p型掺杂氮化镓层114之间的所述氮化铝镓势垒层112处形成钝化层118。
21.根据权利要求17所述的方法(900)，其特征在于，包括：
在所述氮化铝镓势垒层(112)处沉积p型掺杂氮化镓层(701)；
在所述p型掺杂氮化镓层(701)处沉积和构造第一硬掩模层(910)，以限定所述氮化镓缓冲层(110)的第二区域(102)；
在所述氮化镓缓冲层(110)的第二区域(102)之外蚀刻所述p型掺杂氮化镓层(701)，以形成所述第一p型掺杂氮化镓层(113)；
在所述第一p型掺杂氮化镓层(102)和通过蚀刻所述p型掺杂氮化镓层(701)所暴露的所述氮化铝镓势垒层(112)处沉积和构造第二硬掩模层(911)，以限定所述氮化镓缓冲层(110)的第三区域(103)；
在所述氮化镓缓冲层110的第三区域103处沟槽蚀刻所述氮化铝镓势垒层112；
将所述第二p型掺杂氮化镓层(114)沉积在通过沟槽蚀刻所述氮化铝镓势垒层(112)所暴露的所述氮化镓缓冲层(110)处；
在从所述第二硬掩模层(911)移除的所述氮化镓缓冲层(110)的第一区域(101)上方形成第一金属层(115)；
在从所述第二硬掩模层(911)移除的所述第一p型掺杂氮化镓层(113)上方形成第二金属层(117)；以及
在所述第二p型掺杂氮化镓层(114)上方形成第三金属层(116)。
22.根据权利要求21所述的方法(900)，
其中，所述第二金属层(117)的金属不同于所述第三金属层(116)的金属。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2021/086154 WO2023110101A1 (en) | 2021-12-16 | 2021-12-16 | Gallium nitride power transistor and method for producing a gan power transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117561607A true CN117561607A (zh) | 2024-02-13 |
Family
ID=79316722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180099908.0A Pending CN117561607A (zh) | 2021-12-16 | 2021-12-16 | 一种氮化镓功率晶体管和用于制造氮化镓功率晶体管的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117561607A (zh) |
| WO (1) | WO2023110101A1 (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2556899B (en) * | 2016-11-24 | 2020-09-16 | Cambridge Entpr Ltd | A gallium nitride transistor |
| US10541313B2 (en) * | 2018-03-06 | 2020-01-21 | Infineon Technologies Austria Ag | High Electron Mobility Transistor with dual thickness barrier layer |
-
2021
- 2021-12-16 WO PCT/EP2021/086154 patent/WO2023110101A1/en active Application Filing
- 2021-12-16 CN CN202180099908.0A patent/CN117561607A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023110101A1 (en) | 2023-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11217687B2 (en) | Power semiconductor device with an auxiliary gate structure | |
| US20200212180A1 (en) | Iii-nitride devices including a graded depleting layer | |
| KR100573720B1 (ko) | 전력 반도체소자 | |
| JP6080938B2 (ja) | トランジスタセルおよびエンハンスメントセルを有する半導体装置 | |
| JP5567513B2 (ja) | シリコンおよびｉｉｉ−ｖ族のモノリシック集積デバイス | |
| US6580101B2 (en) | GaN-based compound semiconductor device | |
| EP4203034A1 (en) | Monolithic integration of high and low-side gan fets with screening back gating effect | |
| US8482031B2 (en) | Lateral insulated gate bipolar transistors (LIGBTS) | |
| US11336279B2 (en) | Power semiconductor device with a series connection of two devices | |
| EP2363885B1 (en) | Efficient high voltage switching circuits and monolithic integration of same | |
| US9608092B2 (en) | Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench | |
| KR20110134486A (ko) | 실리콘 카바이드 바이폴라 접합 트랜지스터 | |
| Yoshida et al. | High-power AlGaN/GaN HFET with lower on-state resistance and higher switching time for an inverter circuit | |
| US20210217882A1 (en) | III-V Semiconductor Device | |
| KR20140118541A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| JPH023980A (ja) | 縦型電界効果トランジスタ | |
| CN117561607A (zh) | 一种氮化镓功率晶体管和用于制造氮化镓功率晶体管的方法 | |
| CN114530492A (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 | |
| KR20160079617A (ko) | Hemt-호환가능 측면 정류기 구조물 | |
| US20230411486A1 (en) | Gallium Nitride Power Transistor | |
| US20230335597A1 (en) | Gallium nitride power transistor | |
| KR20230117856A (ko) | 반도체 소자 및 이를 포함하는 3상 인버터 | |
| CN115663017A (zh) | 一种氮化镓基hemt器件及其制备方法及芯片 | |
| CN117413365A (zh) | 构件、晶体管器件、功率器件及制造构件的方法 | |
| CN115763560A (zh) | 一种半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |