JP2014109531A - 半導体検査装置および半導体検査方法 - Google Patents

半導体検査装置および半導体検査方法 Download PDF

Info

Publication number
JP2014109531A
JP2014109531A JP2012265063A JP2012265063A JP2014109531A JP 2014109531 A JP2014109531 A JP 2014109531A JP 2012265063 A JP2012265063 A JP 2012265063A JP 2012265063 A JP2012265063 A JP 2012265063A JP 2014109531 A JP2014109531 A JP 2014109531A
Authority
JP
Japan
Prior art keywords
test
signal
test program
time
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012265063A
Other languages
English (en)
Inventor
Masami Nishizono
薗 正 実 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012265063A priority Critical patent/JP2014109531A/ja
Priority to CN201310374109.7A priority patent/CN103852703A/zh
Priority to US14/020,203 priority patent/US9141499B2/en
Publication of JP2014109531A publication Critical patent/JP2014109531A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】短時間で検査を完了可能とする。
【解決手段】半導体検査装置は、テストプログラムに従って被測定対象素子のテスト信号入力ピンに所定の信号を与えてテストプログラムを実行するテストプログラム実行部と、テストプログラムの実行中に、被測定対象素子の信号出力ピンの信号の不安定領域および安定領域を検出する信号安定状況検出部と、信号安定状況検出部で検出した不安定領域および安定領域に基づいて、不安定領域の期間から、その後の安定領域の先頭側の一部の期間までの時間幅を持つ最適テストタイムを算出するテストタイム算出部と、最適テストタイムをテストプログラムに反映させるテストプログラム修正部と、テストプログラム修正部で最適テストタイムをテストプログラムに反映させた後のテストプログラムに記述されたテストタイムに基づいて、被測定対象素子の信号出力ピンの信号を取り込む信号波形取込部と、を備える。テストプログラム実行部は、テストプログラム修正部で最適テストタイムを反映させた後のテストプログラムを再実行する。
【選択図】図１

Description

本発明の実施形態は、テストプログラムに従って被測定対象素子の検査を行う半導体検査装置および半導体検査方法に関する。
テストプログラムを用いて半導体チップの検査を行う場合、できるだけ短時間で検査を行うことが重要となる。半導体チップのテスト信号入力ピンにテスト信号を入力してから、信号出力ピンの信号が変化し始めるのにある程度の時間がかかる。また、信号出力ピンの信号は、いきなり所望の信号レベルになるのではなく、信号が変化し始めてからしばらくは、信号レベルが不安定な不安定領域であり、その後に信号レベルが安定な安定領域になる。
このため、従来は、半導体チップのテスト信号入力ピンにテスト信号を与えて、信号出力ピンの波形をオシロスコープ等の計測器で測定し、その測定波形を解析して、不安定領域と安定領域を検出し、その検出結果に基づいて、信号の取込タイミングを設定していた。この作業は、作業者が手作業で行わなければならず、手間がかかっていた。また、この作業は、各信号出力ピンごとに行わなければならないため、ピン数が多いほど、作業者の手間がかかるという問題があった。
実開平３−１２８８６１号公報
本発明は、短時間で検査を完了することができる半導体検査装置および半導体検査方法を提供するものである。
本実施形態では、テストプログラムに従って被測定対象素子のテスト信号入力ピンに所定の信号を与えて前記テストプログラムを実行するテストプログラム実行部と、
前記テストプログラムの実行中に、被測定対象素子の信号出力ピンの信号の不安定領域および安定領域を検出する信号安定状況検出部と、
前記信号安定状況検出部で検出した不安定領域および安定領域に基づいて、前記不安定領域の期間から、その後の前記安定領域の先頭側の一部の期間までの時間幅を持つ最適テストタイムを算出するテストタイム算出部と、
前記最適テストタイムを前記テストプログラムに反映させるテストプログラム修正部と、
前記テストプログラム修正部で前記最適テストタイムを前記テストプログラムに反映させた後の前記テストプログラムに記述されたテストタイムに基づいて、被測定対象素子の信号出力ピンの信号を取り込む信号波形取込部と、を備え、
前記テストプログラム実行部は、前記テストプログラム修正部で前記最適テストタイムを反映させた後の前記テストプログラムを再実行することを特徴とする半導体検査装置が適用される。
一実施形態に係る半導体検査装置１の主要部の構成を示すブロック図。 図１の半導体検査装置１を含む検査システム２の概略構成を示す図。 図１の半導体検査装置１の処理動作の一例を示すフローチャート。 信号出力ピンの信号の一例を示す信号波形図。 テストタイム算出部１３が算出する最適テストタイムの一例を示す図。 テストプログラムの一例を示す図。
以下、図面を参照しながら、本発明の実施形態を説明する。
図１は一実施形態に係る半導体検査装置１の主要部の構成を示すブロック図、図２は図１の半導体検査装置１を含む半導体検査システム２の概略構成を示す図である。
図１の半導体検査装置１は、被測定対象素子の種々の電気特性を検査するものである。検査する電気特性には特に制限はないが、例えば、信号振幅や信号遅延時間などのＤＣ特性などである。被測定対象素子の具体的な種類にも特に制限はないが、例えばダイオード、バイポーラトランジスタ、ＭＯＳトランジスタなどのディスクリート半導体素子の他、システムＬＳＩ、メモリ素子などである。
まず、図２の半導体検査システム２の概要を説明する。図２の半導体検査システム２は、図１と同様の構成の半導体検査装置１と、コンピュータ装置３と、ヘッドボックス４と、ハンドラ５とを備えている。
コンピュータ装置３は、汎用のＰＣでもよいし、ワークステーションやミニコンピュータなどでもよい。コンピュータ装置３と半導体検査装置１とは、複数のケーブルで接続されている。各ケーブルは、検査結果やテストプログラム等を伝送するためのものであり、シリアル伝送を行うケーブルでもよいし、パラレル伝送を行うケーブルでもよい。また、ケーブルの数にも特に制限はない。
半導体検査装置１には、例えば複数のヘッドボックス４が接続されている。各ヘッドボックス４には、被測定対象素子に接続される測定ケーブル６が接続されている。各測定ケーブル６は、被測定対象素子のそれぞれ異なる測定ピンに接続される。各ヘッドボックス４は、それぞれ並行して測定を行えるため、一つの被測定対象素子の複数の測定ピンの信号波形測定を同時に行うことができる。また、各ヘッドボックス４の測定ケーブル６を、それぞれ異なる被測定対象素子に接続して、複数の被測定対象素子のある特定ピンの信号波形測定を同時に行うこともできる。
ハンドラ５は、被測定対象素子を搬送する処理を行う。ヘッドボックス４に接続された測定ケーブル６の先端部には、被測定対象素子を載置するためのソケット（不図示）が設けられており、ハンドラ５は各ソケット間で被測定対象素子を搬送する処理を行う。
次に、図１の半導体検査装置１について説明する。図１の半導体検査装置１は、テストプログラム実行部１１と、信号安定状況検出部１２と、テストタイム算出部１３と、テストプログラム修正部１４と、信号波形取込部１５とを備えている。
テストプログラム実行部１１は、テストプログラムに従って被測定対象素子のテスト信号入力ピンに所定の信号を与えてテストプログラムを実行する。なお、テストプログラムの生成は、半導体検査装置１で行ってもよいし、コンピュータ装置３で行ってもよい。
信号安定状況検出部１２は、テストプログラムの実行中に、被測定対象素子の信号出力ピンの信号の不安定領域および安定領域を検出する。ここでは、例えば、信号出力ピンの信号を不図示のＡ／Ｄ変換器でデジタル信号に変換して、このデジタル信号の信号レベルが変化する様子を監視して、信号レベルが定まらない不安定領域と、不安定領域の後に信号レベルが安定する安定領域とを検出する。あるいは、オシロスコープのような信号波形計測器を半導体検査装置１内に設けて、この信号波形計測器で信号出力ピンの信号を監視して、上述した不安定領域と安定領域を検出してもよい。
テストタイム算出部１３は、信号安定状況検出部１２で検出した不安定領域および安定領域に基づいて、不安定領域の期間から、その後の前記安定領域の先頭側の一部の期間までの時間幅を持つ最適テストタイムを算出する。最適テストタイムは、例えば、信号出力ピンの信号を正常に取り込むための必要最小限の時間幅を持つ期間である。テストタイム算出部１３は、被測定対象素子が複数の信号出力ピンを有する場合には、各ピンごとに、最適テストタイムを算出する。
テストプログラム修正部１４は、最適テストタイムをテストプログラムに反映させる。ここでは、テストプログラムに記述されているテストタイムの値を、最適テストタイムに置換する処理を行う。
信号波形取込部１５は、最適テストタイムを反映させた後のテストプログラムに記述されたテストタイムに基づいて、被測定対象素子の信号出力ピンの信号を取り込む。より具体的には、信号波形取込部１５は、テストタイムの終了時刻直前に、対応する信号出力ピンの信号を取り込む。テストプログラムに、複数の信号出力ピンのそれぞれごとに、別々のテストタイムが記述されている場合には、信号波形取込部１５は、各信号出力ピンごとに、対応するテストタイムに基づいて、各信号の取込を行う。
図３は図１の半導体検査装置１の処理動作の一例を示すフローチャートである。図１の半導体検査装置１は、ハンドラ５により、被測定対象素子が搬送されて来て、被測定対象素子のテスト信号入力ピンにヘッドボックス４の測定ケーブル６が接続されたときに、図３の処理を開始する。
まず、テストプログラム実行部１１は、テストプログラムを開始する（ステップＳ１）。これにより、被測定対象素子のテスト信号入力ピンから所定の信号が入力される。
その後、信号安定状況検出部１２は、信号出力ピンの信号を監視し、信号レベルが変化し始めて、まだ信号レベルが安定しない不安定領域と、その後の安定領域とを検出する（ステップＳ２）。
そして、テストタイム算出部１３は、ステップＳ２で検出した不安定領域と安定領域とに基づいて、最適テストタイムを算出する（ステップＳ３）。
次に、テストプログラム修正部１４は、テストプログラム中に元から記述されていたテストタイムを、ステップＳ３で算出した最適テストタイムに置換する（ステップＳ４）。
その後、テストプログラム実行部１１は、再度テストプログラムを行い、そのテストプログラムに従って、テストプログラムに記述されたテストタイムの終了付近で、信号波形取込部１５で信号出力ピンの取込を行う（ステップＳ５）。信号波形取込部１５で取り込んだ信号は、必要に応じてコンピュータ装置３に送られる。
なお、ステップＳ５でテストプログラムを再実行した後に、ステップＳ２〜Ｓ４の処理を繰り返し行うようにしてもよい。これにより、テストプログラムを実行するたびに、不安定領域と安定領域の検出を行うことになり、最適テストタイムをより精度の高いものに設定可能となる。
図４は信号出力ピンの信号の一例を示す信号波形図である。図４の例では、時刻ｔ１で不安定領域になり、時刻ｔ２〜ｔ３が安定領域である例を示している。テストプログラムに従って被測定対象素子のテスト信号入力ピンに所定の信号を与えた後に、図４の信号を取り込む場合、安定領域になってから取り込まないと、正確な信号レベルの測定ができなくなる。そこで、従来は、図４に示すように、不安定領域から安定領域にかけて、比較的長めにテストタイムを設定し、テストタイムの終了直前に信号の取り込んでいた。これに対して、本実施形態では、テストタイムをできるだけ短く設定することを念頭に置いている。
また、従来は、オシロスコープ等の信号波形計測器を用いて、手作業で信号出力ピンの信号波形を測定して、不安定領域と安定領域を検出し、テストタイムも手動で設定していた。これに対して、本実施形態では、信号安定状況検出部１２が自動的に不安定領域と安定領域を検出して、最適テストタイムも自動で設定する。これにより、信号出力ピンの数が多い場合でも、各信号出力ピンの最適テストタイムを迅速に設定できる。
図５はテストタイム算出部１３が算出する最適テストタイムの一例を示している。テストタイム算出部１３は、不安定領域の期間から安定領域の期間にかけて最適テストタイムを設定しているが、安定領域の期間ができるだけ短くなるようにしている。このため、最適テストタイムの期間を必要最小限にまで短縮できる。
図６はテストプログラムの一例を示す図である。テストプログラム修正部１４は、以前にテストプログラムに記述されていたテストタイムを、テストタイム算出部１３が算出した最適テストタイムに置き換える。図６の例では、以前に記述されていたテストタイムが１．００ｍｓで、それを最適テストタイム０．５０ｍｓに置き換える例を示している。
図６のテストプログラムは、一つのテストタイムが記述されている例を示しているが、複数のテストタイムが記述されている場合には、それぞれについて最適テストタイムに置換することになる。
このように、本実施形態では、被測定対象素子の信号出力ピンの信号の不安定領域から安定領域の先頭側の一部の期間までの時間幅を持つ最適テストタイムを算出して、テストプログラムに反映させるため、被測定対象素子が有する信号出力ピンのそれぞれについて、必要最小限の最適テストタイムで各信号を取り込むことができ、検査時間を大幅に短縮できる。
また、本実施形態では、最適テストタイムを算出する処理を自動化できるため、オシロスコープ等の信号波形計測器を用いて手作業で不安定領域と安定領域を検出しなくて済み、作業者の負担を軽減できる。
上述した実施形態で説明した半導体検査装置１の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、半導体検査装置１の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
また、半導体検査装置１の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１ 半導体検査装置、２ 半導体検査システム、３ コンピュータ装置、４ ヘッドボックス、５ ハンドラ、６ 測定ケーブル、１１ テストプログラム実行部、１２ 信号安定状況検出部、１３ テストタイム算出部、１４ テストプログラム修正部、１５ 信号波形取込部

Claims (5)

  1. テストプログラムに従って被測定対象素子のテスト信号入力ピンに所定の信号を与えて前記テストプログラムを実行するテストプログラム実行部と、
    前記テストプログラムの実行中に、被測定対象素子の信号出力ピンの信号の不安定領域および安定領域を検出する信号安定状況検出部と、
    前記信号安定状況検出部で検出した不安定領域および安定領域に基づいて、前記不安定領域の期間から、その後の前記安定領域の先頭側の一部の期間までの時間幅を持つ最適テストタイムを算出するテストタイム算出部と、
    前記最適テストタイムを前記テストプログラムに反映させるテストプログラム修正部と、
    前記テストプログラム修正部で前記最適テストタイムを前記テストプログラムに反映させた後の前記テストプログラムに記述されたテストタイムに基づいて、被測定対象素子の信号出力ピンの信号を取り込む信号波形取込部と、を備え、
    前記テストプログラム実行部は、前記テストプログラム修正部で前記最適テストタイムを反映させた後の前記テストプログラムを再実行することを特徴とする半導体検査装置。
  2. 前記最適テストタイムは、前記信号出力ピンの信号を正常に取り込むための必要最小限の時間幅を持つ期間であることを特徴とする請求項１に記載の半導体検査装置。
  3. 前記信号波形取込部は、前記テストタイムプログラムに記述されたテストタイムの終了直前に、対応する前記信号出力ピンの信号を取り込むことを特徴とする請求項１または２に記載の半導体検査装置。
  4. 前記テストタイム算出部は、前記信号出力ピンが複数ある場合には、それぞれごとに前記最適テストタイムを算出することを特徴とする請求項１乃至３のいずれかに記載の半導体検査装置。
  5. テストプログラムに従って被測定対象素子のテスト信号入力ピンに所定の信号を与えて前記テストプログラムを実行するステップと、
    前記テストプログラムの実行中に、被測定対象素子の信号出力ピンの信号の不安定領域および安定領域を検出するステップと、
    前記検出した不安定領域および安定領域に基づいて、前記不安定領域の期間から、その後の前記安定領域の先頭側の一部の期間までの時間幅を持つ最適テストタイムを算出するステップと、
    前記最適テストタイムを前記テストプログラムに反映させるステップと、
    前記最適テストタイムを前記テストプログラムに反映させた後の前記テストプログラムに記述されたテストタイムに基づいて、被測定対象素子の信号出力ピンの信号を取り込むステップと、を備えることを特徴とする半導体検査方法。
JP2012265063A 2012-12-04 2012-12-04 半導体検査装置および半導体検査方法 Pending JP2014109531A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012265063A JP2014109531A (ja) 2012-12-04 2012-12-04 半導体検査装置および半導体検査方法
CN201310374109.7A CN103852703A (zh) 2012-12-04 2013-08-26 半导体检查装置以及半导体检查方法
US14/020,203 US9141499B2 (en) 2012-12-04 2013-09-06 Semiconductor inspection apparatus and semiconductor inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012265063A JP2014109531A (ja) 2012-12-04 2012-12-04 半導体検査装置および半導体検査方法

Publications (1)

Publication Number Publication Date
JP2014109531A true JP2014109531A (ja) 2014-06-12

Family

ID=50826747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012265063A Pending JP2014109531A (ja) 2012-12-04 2012-12-04 半導体検査装置および半導体検査方法

Country Status (3)

Country Link
US (1) US9141499B2 (ja)
JP (1) JP2014109531A (ja)
CN (1) CN103852703A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7114537B2 (ja) * 2019-09-13 2022-08-08 株式会社東芝 半導体検査装置及び半導体装置の検査方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951369A (ja) * 1982-09-17 1984-03-24 Nec Corp 自動特性測定装置
JPH1090347A (ja) * 1996-09-19 1998-04-10 Toshiba Corp 半導体装置の試験方法及び同装置
JPH10319085A (ja) * 1997-05-21 1998-12-04 Toshiba Microelectron Corp 回路試験装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530373A (en) * 1995-01-20 1996-06-25 Fluke Corporation Method and apparatus for determining and selectively displaying valid measurement information
US6895548B2 (en) * 2001-01-19 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor testing apparatus and method for optimizing a wait time until stabilization of semiconductor device output signal
JP2003057320A (ja) 2001-08-10 2003-02-26 Advantest Corp タイミング測定方法及び半導体試験装置
US7365849B2 (en) * 2001-12-27 2008-04-29 Taiwan Unison Biotechnology, Inc. Portable, scanning and analyzing apparatus
JP4354235B2 (ja) * 2003-09-12 2009-10-28 株式会社アドバンテスト 試験装置及び調整方法
US8624602B2 (en) * 2005-09-27 2014-01-07 Ronald Quan Method and apparatus to measure differential phase and frequency modulation distortions for audio equipment
CN100442066C (zh) * 2005-12-13 2008-12-10 上海华虹Nec电子有限公司 一种beol测试芯片在线失效分析的方法
US7368929B2 (en) * 2006-01-18 2008-05-06 Electroglas, Inc. Methods and apparatuses for improved positioning in a probing system
JP2008164292A (ja) * 2006-12-26 2008-07-17 Tokyo Electron Ltd プローブ検査装置、位置ずれ補正方法、情報処理装置、情報処理方法及びプログラム
US7653888B2 (en) * 2007-04-25 2010-01-26 International Business Machines Corporation System for and method of integrating test structures into an integrated circuit
JP4917981B2 (ja) * 2007-07-10 2012-04-18 東京エレクトロン株式会社 検査方法及び検査方法を記録したプログラム記録媒体
JP2010038746A (ja) 2008-08-06 2010-02-18 Yokogawa Electric Corp Ｉｃテスタ診断装置
CN101533065A (zh) * 2009-04-13 2009-09-16 无锡红光微电子有限公司 Hgc集成电路测试仪

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951369A (ja) * 1982-09-17 1984-03-24 Nec Corp 自動特性測定装置
JPH1090347A (ja) * 1996-09-19 1998-04-10 Toshiba Corp 半導体装置の試験方法及び同装置
JPH10319085A (ja) * 1997-05-21 1998-12-04 Toshiba Microelectron Corp 回路試験装置

Also Published As

Publication number Publication date
US9141499B2 (en) 2015-09-22
CN103852703A (zh) 2014-06-11
US20140157069A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
US8996928B2 (en) Devices for indicating a physical layer error
JP5116307B2 (ja) 集積回路装置異常検出装置、方法およびプログラム
TW201333693A (zh) 程式碼涵蓋率確定方法及系統、程式碼涵蓋檢測方法及系統
US9383766B2 (en) Chip performance monitoring system and method
TWI452314B (zh) 視頻圖像陣列信號測試控制系統及方法
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
JP2014109531A (ja) 半導体検査装置および半導体検査方法
US7962302B2 (en) Predicting wafer failure using learned probability
US20170082687A1 (en) De-bugging environment with smart card
CN107315664A (zh) 显卡自动检测系统及方法
JPH1074788A (ja) 半導体のボンディング不良検出装置
JP3085284B2 (ja) 電源電流のスペクトル観測方法及びその観測装置
CN105531726A (zh) 产品抽样检验方法、装置及系统
JPH03136261A (ja) 半導体装置の直流電流・電圧特性の測定方法
JP2004045052A (ja) 画像データ検査装置および画像データ検査方法
JP3696009B2 (ja) 半導体試験装置、半導体試験方法および記録媒体
US11770213B2 (en) Failure detection apparatus and method and non-transitory computer-readable storage medium
JP2004045085A (ja) クロスオーバ電圧評価方法および検査装置
TWI437246B (zh) 測試主板的方法
JP5254898B2 (ja) 半導体検査方法
TWI410776B (zh) 測試方法及應用其之電腦裝置及電腦測試系統
TWI414795B (zh) 電子訊號走線特性阻抗測試系統及方法
JP2007198981A (ja) 補正方法および補正装置
JP2004030201A (ja) 汎用検査システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524