JPH1090347A - 半導体装置の試験方法及び同装置 - Google Patents
半導体装置の試験方法及び同装置Info
- Publication number
- JPH1090347A JPH1090347A JP8247817A JP24781796A JPH1090347A JP H1090347 A JPH1090347 A JP H1090347A JP 8247817 A JP8247817 A JP 8247817A JP 24781796 A JP24781796 A JP 24781796A JP H1090347 A JPH1090347 A JP H1090347A
- Authority
- JP
- Japan
- Prior art keywords
- test
- time
- wait time
- subtraction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 試験時間の削減。
【解決手段】 先頭のデバイスに関し従来の通常プログ
ラムでテストを実行するS2。次に、その測定値を基準デ
ータとしてテスタ内に格納するS3。続いて、ウエイト時
間をラフに減算しS4、テストを実行するS5。得られた各
データを基準データと比較し、所定の変動範囲内にある
か判定する。そして、範囲内であれば以上の測定を繰返
し、範囲外となれば次ステップへ移る。この繰返しの中
で、複数の対象テスト項目のうち一度範囲外となった項
目は次の測定では減算の対象外として扱われる。またウ
エイト時間が不足となったテスト項目について、ウエイ
ト時間の加算を行うS6。加算は細かく設定され、決めら
れた変動範囲内になるまでテストを繰返すS7。以上のプ
ロセスを予め設定されたデバイス数だけ繰返しS10、ウ
エイト時間を最終的に決定しS9、測定実行をスタートす
る。
ラムでテストを実行するS2。次に、その測定値を基準デ
ータとしてテスタ内に格納するS3。続いて、ウエイト時
間をラフに減算しS4、テストを実行するS5。得られた各
データを基準データと比較し、所定の変動範囲内にある
か判定する。そして、範囲内であれば以上の測定を繰返
し、範囲外となれば次ステップへ移る。この繰返しの中
で、複数の対象テスト項目のうち一度範囲外となった項
目は次の測定では減算の対象外として扱われる。またウ
エイト時間が不足となったテスト項目について、ウエイ
ト時間の加算を行うS6。加算は細かく設定され、決めら
れた変動範囲内になるまでテストを繰返すS7。以上のプ
ロセスを予め設定されたデバイス数だけ繰返しS10、ウ
エイト時間を最終的に決定しS9、測定実行をスタートす
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体用の試験装置
に関するもので、デジタル、アナログ両方式の試験装置
における被測定デバイスの測定時間短縮の分野に使用さ
れる。
に関するもので、デジタル、アナログ両方式の試験装置
における被測定デバイスの測定時間短縮の分野に使用さ
れる。
【０００２】
【発明が解決しようとする課題】従来、デバイスのテス
ト項目は電圧、電流などのＤＣ試験とディジタル機能チ
ェックのためのファンクション試験とに大別されるが、
テスタの構造上ファンクションチェックに関わるハード
ウエアの規模は大きく、ＤＣ測定に関わるハードウエア
の規模は比較的小さい。しかしながら、測定時間比率に
おいてはＤＣ測定時間は全体の２０％〜４０％を占めて
いる。
ト項目は電圧、電流などのＤＣ試験とディジタル機能チ
ェックのためのファンクション試験とに大別されるが、
テスタの構造上ファンクションチェックに関わるハード
ウエアの規模は大きく、ＤＣ測定に関わるハードウエア
の規模は比較的小さい。しかしながら、測定時間比率に
おいてはＤＣ測定時間は全体の２０％〜４０％を占めて
いる。
【０００３】因みに、従来、半導体試験装置（以下、テ
スタという。）では、ＤＣ測定を行うときに次のような
動作を行う。
スタという。）では、ＤＣ測定を行うときに次のような
動作を行う。
【０００４】 被測定デバイスから所望の電圧が出る
ように、デバイス電源、入力状態のセットを行う。
ように、デバイス電源、入力状態のセットを行う。
【０００５】 テスタ内の測定系のセッティングを行
う。
う。
【０００６】 デバイスから出る電圧が安定するまで
待つ。
待つ。
【０００７】 測定を実行する。
【０００８】以上の過程のうち、テストプログラム上で
は、プログラミング時の段階において動作速度バラツキ
と、テスタの測定系の安定時間を考慮して適当に余裕の
ある時間を予め記入しておく。
は、プログラミング時の段階において動作速度バラツキ
と、テスタの測定系の安定時間を考慮して適当に余裕の
ある時間を予め記入しておく。
【０００９】実際の生産工程では、デバイスの動作速度
にバラツキがあるため、マージン確保のためにの時間
には無駄が生じることになるのである。
にバラツキがあるため、マージン確保のためにの時間
には無駄が生じることになるのである。
【００１０】この時間削減を行うことは装置の有効活用
において重要なことである。
において重要なことである。
【００１１】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは、ＤＣ試
験の時間削減を図ることにある。
みてなされたもので、その目的とするところは、ＤＣ試
験の時間削減を図ることにある。
【００１２】より具体的には、種々試験項目のうち、電
圧、電流などのＤＣ試験においてロット単位で被測定デ
バイスの動作速度を検知し、それに応じて自動的に測定
に関わる時間を調整することを可能とすることを目的と
する。
圧、電流などのＤＣ試験においてロット単位で被測定デ
バイスの動作速度を検知し、それに応じて自動的に測定
に関わる時間を調整することを可能とすることを目的と
する。
【００１３】
【課題を解決するための手段】本発明の半導体装置の試
験方法は、被測定信号が立上がってからその電圧値が安
定してから試験を行うために必要なウエイト時間を求め
るために１ロットのうちの所定数のサンプルについてテ
ストを行う第１の段階と、そのテスト結果に基づいて前
記ウエイト時間を決定する第２の段階とを備えたことを
特徴としている。
験方法は、被測定信号が立上がってからその電圧値が安
定してから試験を行うために必要なウエイト時間を求め
るために１ロットのうちの所定数のサンプルについてテ
ストを行う第１の段階と、そのテスト結果に基づいて前
記ウエイト時間を決定する第２の段階とを備えたことを
特徴としている。
【００１４】第１の段階は、ウエイト時間の基準時間を
設定する段階と、該基準時間に加減算を施して最適ウエ
イト時間を求める段階とを備えていることを特徴とす
る。
設定する段階と、該基準時間に加減算を施して最適ウエ
イト時間を求める段階とを備えていることを特徴とす
る。
【００１５】基準時間を加減算する段階は、基準時間か
らラフに時間を減算し、その減算結果がウエイト時間と
して足りなくなったとき、その減算結果に相当する時間
に細かな時間加算を行うことによりウエイト時間を求め
ることを特徴とする。
らラフに時間を減算し、その減算結果がウエイト時間と
して足りなくなったとき、その減算結果に相当する時間
に細かな時間加算を行うことによりウエイト時間を求め
ることを特徴とする。
【００１６】また、本発明の半導体装置の試験装置は、
被測定信号が立上がってからその電圧値が安定してから
試験を行うために必要なウエイト時間を求めるために１
ロットのうちの所定数のサンプルについてテストを行う
第１の手段と、そのテスト結果に基づいて前記ウエイト
時間を決定する第２の手段とを備えたことを特徴とす
る。
被測定信号が立上がってからその電圧値が安定してから
試験を行うために必要なウエイト時間を求めるために１
ロットのうちの所定数のサンプルについてテストを行う
第１の手段と、そのテスト結果に基づいて前記ウエイト
時間を決定する第２の手段とを備えたことを特徴とす
る。
【００１７】第１の手段はウエイト時間の基準時間を設
定する手段と、該基準時間に加減算を施して最適ウエイ
ト時間を求める手段とを備えたことを特徴とする。
定する手段と、該基準時間に加減算を施して最適ウエイ
ト時間を求める手段とを備えたことを特徴とする。
【００１８】基準時間を加減算する手段は、基準時間か
らラフに時間を減算し、その減算結果がウエイト時間と
して足りなくなったとき、その減算結果に相当する時間
に細かな時間加算を行うことにより最適ウエイト時間を
求めるものであることを特徴とする。
らラフに時間を減算し、その減算結果がウエイト時間と
して足りなくなったとき、その減算結果に相当する時間
に細かな時間加算を行うことにより最適ウエイト時間を
求めるものであることを特徴とする。
【００１９】
【発明の実施の形態】本発明における半導体試験装置の
デバイス測定フローを図１に示す。通常のテストではす
ぐに測定実行スタートとなるが、本発明ではテスタの基
本機能として測定実行スタート以前に自動的に、ある設
定された個数のデバイスに対し当該フローが実行され
る。
デバイス測定フローを図１に示す。通常のテストではす
ぐに測定実行スタートとなるが、本発明ではテスタの基
本機能として測定実行スタート以前に自動的に、ある設
定された個数のデバイスに対し当該フローが実行され
る。
【００２０】 まず、基準プログラムをロードする
（Ｓ１）。
（Ｓ１）。
【００２１】 次いで、先頭のデバイスについて通常
のプログラムによりテストを実行する（Ｓ２）。
のプログラムによりテストを実行する（Ｓ２）。
【００２２】 実行されたテスト数に応じて得られた
測定値を基準データとしてテスタ内に格納する（Ｓ
３）。
測定値を基準データとしてテスタ内に格納する（Ｓ
３）。
【００２３】 上記の時間（ウエイト時間とい
う。）をラフに減算し（Ｓ４）、テストを実行（Ｓ
５）。得られた各データを基準データと比較し、決めら
れた変動範囲（スタート時に設定する。例えばイニシャ
ル値±１０％）内にあるか判定する。そして、範囲内で
あれば以上の測定を繰返し、範囲外となれば次のステッ
プへ移る。この繰返しの中では、複数の対象テスト項目
のうちで一度範囲外となった項目は次の測定では減算の
対象外として扱われる。
う。）をラフに減算し（Ｓ４）、テストを実行（Ｓ
５）。得られた各データを基準データと比較し、決めら
れた変動範囲（スタート時に設定する。例えばイニシャ
ル値±１０％）内にあるか判定する。そして、範囲内で
あれば以上の測定を繰返し、範囲外となれば次のステッ
プへ移る。この繰返しの中では、複数の対象テスト項目
のうちで一度範囲外となった項目は次の測定では減算の
対象外として扱われる。
【００２４】 このステップではウエイト時間が足り
なくなったテスト項目について、ウエイト時間の加算を
行う（Ｓ６）。加算は細かく設定され、決められた変動
範囲内になるまでテストを繰返す（Ｓ７）。
なくなったテスト項目について、ウエイト時間の加算を
行う（Ｓ６）。加算は細かく設定され、決められた変動
範囲内になるまでテストを繰返す（Ｓ７）。
【００２５】 以上、〜を予め設定されたデバイ
ス数だけ繰返す。
ス数だけ繰返す。
【００２６】 これにより、時刻Ｐを決定する。例え
ば最大値をウエイト時間として最終的に決定し（Ｓ
９）、このウエイト時間にて測定実行をスタートする。
ば最大値をウエイト時間として最終的に決定し（Ｓ
９）、このウエイト時間にて測定実行をスタートする。
【００２７】以上から明らかなように、最初の測定フロ
ーに要する時間を考慮しても、ロット単位としては大幅
な時間の削減が可能となる。
ーに要する時間を考慮しても、ロット単位としては大幅
な時間の削減が可能となる。
【００２８】
【発明の効果】以上説明したように本発明によれば、従
来の測定で問題となる、ＤＣ測定時間の無駄をなくし、
最初の測定フローに要する時間を加味しても、ロット単
位としては大幅な時間の削減が可能となる。
来の測定で問題となる、ＤＣ測定時間の無駄をなくし、
最初の測定フローに要する時間を加味しても、ロット単
位としては大幅な時間の削減が可能となる。
【００２９】そして、初期のテストプログラム開発時に
担当者がウエイト時間の設定に神経を使わずににラフな
値を設定できることから、開発時間の短縮に繋がる。
担当者がウエイト時間の設定に神経を使わずににラフな
値を設定できることから、開発時間の短縮に繋がる。
【図１】本発明の一実施例に係る半導体装置の試験装置
の測定実行スタート前の処理内容を示すフローチャー
ト。
の測定実行スタート前の処理内容を示すフローチャー
ト。
【図２】本発明の測定タイミングを従来のそれと対比し
て示すタイムチャート。
て示すタイムチャート。
Ｓ1 基準プログラムロード処理 Ｓ2 テスト処理 Ｓ3 基準データリミット設定処理 Ｓ4 ウエイト時間減算処理 Ｓ5 テスト処理 Ｓ6 ウエイト時間加算処理 Ｓ7 テスト処理 Ｓ8 サンプル終了確認処理 Ｓ9 ウエイト時間固定処理 Ｓ10 サンプル交換処理
Claims (6)
- 【請求項１】被測定信号が立上がってからその電圧値が
安定してから試験を行うために必要なウエイト時間を求
めるために１ロットのうちの所定数のサンプルについて
テストを行う第１の段階と、 そのテスト結果に基づいて前記ウエイト時間を決定する
第２の段階とを備えた半導体装置の試験方法。 - 【請求項２】前記第１の段階は、 ウエイト時間の基準時間を設定する段階と、 該基準時間に加減算を施して最適ウエイト時間を求める
段階とを備えたことを特徴とする請求項１記載の半導体
装置の試験方法。 - 【請求項３】基準時間を加減算する段階は、 基準時間からラフに時間を減算し、その減算結果がウエ
イト時間として足りなくなったとき、その減算結果に相
当する時間に細かな時間加算を行うことによりウエイト
時間を求めることを特徴とする請求項１、２のうちいず
れか１項記載の半導体装置の試験方法。 - 【請求項４】被測定信号が立上がってからその電圧値が
安定してから試験を行うために必要なウエイト時間を求
めるために１ロットのうちの所定数のサンプルについて
テストを行う第１の手段と、 そのテスト結果に基づいて前記ウエイト時間を決定する
第２の手段とを備えた半導体装置の試験装置。 - 【請求項５】前記第１の手段は、 ウエイト時間の基準時間を設定する手段と、 該基準時間に加減算を施して最適ウエイト時間を求める
手段とを備えたことを特徴とする請求項４記載の半導体
装置の試験装置。 - 【請求項６】基準時間を加減算する手段は、 基準時間からラフに時間を減算し、その減算結果がウエ
イト時間として足りなくなったとき、その減算結果に相
当する時間に細かな時間加算を行うことにより最適ウエ
イト時間を求めるものであることを特徴とする請求項５
項記載の半導体装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247817A JPH1090347A (ja) | 1996-09-19 | 1996-09-19 | 半導体装置の試験方法及び同装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247817A JPH1090347A (ja) | 1996-09-19 | 1996-09-19 | 半導体装置の試験方法及び同装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1090347A true JPH1090347A (ja) | 1998-04-10 |
Family
ID=17169111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247817A Pending JPH1090347A (ja) | 1996-09-19 | 1996-09-19 | 半導体装置の試験方法及び同装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1090347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6895548B2 (en) | 2001-01-19 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor testing apparatus and method for optimizing a wait time until stabilization of semiconductor device output signal |
| JP2014109531A (ja) * | 2012-12-04 | 2014-06-12 | Toshiba Corp | 半導体検査装置および半導体検査方法 |
-
1996
- 1996-09-19 JP JP8247817A patent/JPH1090347A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6895548B2 (en) | 2001-01-19 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor testing apparatus and method for optimizing a wait time until stabilization of semiconductor device output signal |
| JP2014109531A (ja) * | 2012-12-04 | 2014-06-12 | Toshiba Corp | 半導体検査装置および半導体検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065261B2 (ja) | 電子デバイス又は回路テスト方法及び装置 | |
| KR930007485B1 (ko) | 전자부품의 검사장치 | |
| US4371943A (en) | External means for detecting normal zones in superconducting magnets or coils | |
| JPH1090347A (ja) | 半導体装置の試験方法及び同装置 | |
| EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
| JPH06265596A (ja) | 多機能デバイス試験方法 | |
| JPH10319085A (ja) | 回路試験装置 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| JPH1138067A (ja) | 回路基板の検査装置および検査方法 | |
| RU2143704C1 (ru) | Способ разбраковки ис | |
| JP3220040B2 (ja) | 半導体試験装置の自己診断実行方式 | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JPS59228729A (ja) | 半導体測定装置 | |
| JP3396109B2 (ja) | Ｄｃテストポイント自動決定装置及び方法 | |
| CN117075021A (zh) | 一种数字化直流电流比较仪电桥自动平衡方法及装置 | |
| JPH082629Y2 (ja) | Ｌｓｉテスタ | |
| JPS59147276A (ja) | 電気特性検査用試験装置 | |
| JPS6140574A (ja) | 試験条件設定装置 | |
| JPH10239385A (ja) | 試料ｉｃの測定方法 | |
| JPS5951369A (ja) | 自動特性測定装置 | |
| JPH04240578A (ja) | Ｉｃテスター | |
| JPH10227839A (ja) | 集積回路試験装置及び方法 | |
| JPH11183529A (ja) | 微小電流測定方法および微小電流測定装置 | |
| JPH1194899A (ja) | 半導体素子の並列検査方法 | |
| JPH022954A (ja) | Ｉｃ試験装置 |