JP2014106539A - アレイ基板及びアレイ基板の製造方法、並びにディスプレイデバイス - Google Patents

アレイ基板及びアレイ基板の製造方法、並びにディスプレイデバイス Download PDF

Info

Publication number
JP2014106539A
JP2014106539A JP2013242650A JP2013242650A JP2014106539A JP 2014106539 A JP2014106539 A JP 2014106539A JP 2013242650 A JP2013242650 A JP 2013242650A JP 2013242650 A JP2013242650 A JP 2013242650A JP 2014106539 A JP2014106539 A JP 2014106539A
Authority
JP
Japan
Prior art keywords
array substrate
layer
gate
forming
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013242650A
Other languages
English (en)
Inventor
Shi Lei
レイ・シ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2014106539A publication Critical patent/JP2014106539A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】アレイ基板、アレイ基板の製造方法、ディスプレイデバイスを開示する。
【解決手段】本発明のアレイ基板は、ベース基板と、ベース基板上に形成されたＴＦＴ、ゲートライン、データライン、及び画素電極と、を含み、ＴＦＴは、ベース基板上に順次形成されたボトムゲート、第１ゲート絶縁層、活性層、第２ゲート絶縁層、トップゲート、ゲート絶縁層、並びにソース電極及びドレイン電極を含み、ソース電極及びドレイン電極はそれぞれ、ゲート絶縁層及び第２絶縁層を通過する第１ビアホール及び第２ビアホールを介して活性層と接触し、画素電極はドレイン電極と接触する。本発明は、適切なシリコン膜が選択される状況で上部面及び下部面の両方に反転層を同時形成でき、上部面及び下部面の両方の反転層におけるキャリア濃度はシリコン膜が完全に枯渇した状況でのゲート圧の増加とともに急速に増加し、アレイ基板の駆動能力、並びに副しきい値及び周波数応答特性は、理想状態に近付く。
【選択図】図１

Description

本発明はディスプレイ技術の分野に関し、特に、アレイ基板及びアレイ基板の製造方法、並びにディスプレイデバイスに関する。
情報及びネットワークの進歩とともに、電子ディスプレイ技術が広く使用されてきた。近年、液晶ディスプレイ（ＬＣＤ）ディスプレイデバイス及びアクティブマトリクス／有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイデバイスの評判が高い。ＬＣＤ及びＡＭＯＬＥＤディスプレイデバイスは通常、薄膜トランジスタ（ＴＦＴ）アレイ基板を駆動するための技術などのアクティブマトリクス駆動技術を用いて駆動される。
現在のアレイ基板は通常、一側ゲート構造を採用するが、一側ゲート構造を有するアレイ基板は、オンになったときにゲートの付近側に存在する導電性チャネルのみを有し、電子はそれらの移動の間に非常に分散しやすく、結果として低移動度をもたらし、アレイ基板の性能を制限する。
本発明が解決しようとする技術的課題は、アレイ基板の性能を改善し、アレイ基板の駆動能力及び副しきい値特性（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）を改善し、並びに従来技術の欠点に対処するために、アレイ基板、アレイ基板の製造方法、及びディスプレイデバイスを提供することである。
上記課題を解決するために、本発明は、ベース基板と、前記ベース基板上に形成されたＴＦＴ、ゲートライン、データライン、及び画素電極と、を含むアレイ基板を提供し、前記ＴＦＴは、前記ベース基板上に順次形成されたボトムゲート、第１ゲート絶縁層、活性層、第２ゲート絶縁層、トップゲート、ゲート絶縁層、並びにソース電極及びドレイン電極を含み、ここで、前記ソース電極及び前記ドレイン電極はそれぞれ、ゲート絶縁層及び第２絶縁層を通過する第１ビアホール及び第２ビアホールを介して活性層と接触し、前記画素電極は、ドレイン電極と接触する。
ここで、アレイ基板はさらに、ＴＦＴと画素電極との間に位置する平坦化層を含み、平坦化層は、第３ビアホールを覆わないが、ドレイン電極は第３ビアホールを介して画素電極と接触する。
ここで、アレイ基板はさらにニッケル層を含み、ニッケル層は、ソース電極と活性層との間及び／又はドレイン電極と活性層との間に配置される。
ここで、トップゲートの厚さは、１５０ｎｍ−３００ｎｍの範囲である。
好ましくは、トップゲートの厚さは、２００ｎｍである。
ここで、ニッケル層の厚さは、２０ｎｍ−２５ｎｍの範囲である。
ここで、活性層の厚さは、２０ｎｍ−１００ｎｍの範囲である。
ここで、ゲート絶縁層の材料は、ＳｉＯ２及び／又はＳｉＮｘを含む。
本発明はさらに、上記アレイ基板を含むことを特徴とするディスプレイデバイスを提供する。
本発明はさらに、以下のステップを含むアレイ基板の製造方法を提供する：
Ｓ１：順次に、ベース基板上に、ボトムゲート、第１ゲート絶縁層、活性層、及び第２ゲート絶縁層を形成するステップであって、ゲートラインがボトムゲートの形成と同時に形成される、ステップ；
Ｓ２：第２ゲート絶縁層上にトップゲートを形成するステップ；
Ｓ３：順次に、トップゲート上に、ゲート絶縁層、ソース電極、ドレイン電極、及び画素電極を形成するステップ。
ここで、ステップＳ２の前に、本方法はさらに、ソース電極が形成される活性層上の領域及び／又はドレイン電極が形成される活性層上の領域にニッケル層を形成するステップと、次いで、５００℃−５７０℃の範囲の温度で２時間、Ｈ２の雰囲気下で、活性層上に熱処理を実施するステップと、を含むステップＳ２’を含む。
ここで、ステップＳ３の前に、本方法はさらに、ステップＳ２’において熱処理にさらされた活性層をドーピングするステップを含むステップＳ３’を含む。
ここで、ステップＳ３は、ステップＳ３’において形成された基板上に絶縁膜を形成するステップ、パターニングプロセスを介して、それぞれソース電極が形成される領域及びドレイン電極が形成される領域に、第１ビアホール及び第２ビアホールを形成するステップ、及び第１ビアホール及び第２ビアホールによって活性層を露出させるステップと、
ソース−ドレイン金属膜を形成するステップ、パターニングプロセスを介して、ソース電極及びドレイン電極のパターンを形成するステップ、及びソース電極及びドレイン電極のパターンの形成と同時にデータラインを形成するステップと、
平坦化層膜を形成するステップ、及び平坦化層のパターンを形成するように、パターニングプロセスを介して、平坦化層膜におけるドレイン電極に対応する領域に第３ビアホールを形成するステップと、
透明導電性膜を形成するステップ、及びパターニングプロセスを介して画素電極のパターンを形成するステップであって、画素電極はドレイン電極と接触しているステップと、を含み、
ＴＦＴと画素電極との間に形成された平坦化層は、第３ビアホールを覆わないが、ドレイン電極は第３ビアホールを介して画素電極と接触する。
本発明によって提供されるアレイ基板は、二側ゲート構造を採用し、つまり、ゲートは活性層の両側に形成され、二側ゲート構造を有するアレイ基板は、オンになったときに活性層の両側に存在する導電性チャネルを有し、キャリアはそれらの移動の間に簡単に分散せず、上部面及び下部面の両方への反転層の同時形成は、適切なシリコン膜（活性層）が選択される状況で達成され得、上部面及び下部面の両方の反転層におけるキャリア濃度は、シリコン膜が完全に枯渇した状況でのゲート圧の増加とともに急速に増加し、アレイ基板の駆動能力、並びに副しきい値及び周波数応答特性は、理想状態に近付く。
本発明の実施形態１のアレイ基板の構造概略図である。 本発明の実施形態２のアレイ基板の構造概略図である。 本発明の実施形態４のアレイ基板の製造方法のフローチャートである。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態４のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態５のアレイ基板の製造方法のフローチャートである。 本発明の実施形態５のアレイ基板の製造方法を示す構造概略図である。 本発明の実施形態５のアレイ基板の製造方法を示す構造概略図である。
本発明の特定の実施がさらに、図面及び実施形態を参照して、以下に詳細に説明される。以下の実施形態は、本発明を説明するのに使用されるが、本発明の範囲を制限するのには使用されない。
［実施形態１］
図１に示すように、本発明は、ベース基板１１と、ベース基板１１上に形成されたＴＦＴ、ゲートライン、データライン、及び画素電極１１２と、を含むアレイ基板を提供し、ＴＦＴは、ベース基板１１上に順次形成された、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、第２ゲート絶縁層１６、トップゲート１７、ゲート絶縁層１８、並びにソース電極１９及びドレイン電極１１０を含み、ゲート絶縁層１８の材料は、ＳｉＯ２及び／又はＳｉＮｘを含む。
この実施形態において、シリコン膜の上部面及び下部面の両方への反転層の同時形成は、適切なシリコン膜が選択される状況で達成され得、上部面及び下部面の両方の反転層におけるキャリア濃度は、シリコン膜が完全に枯渇した状況でのゲート圧の増加とともに急速に増加し、アレイ基板の駆動能力、並びに副しきい値及び周波数応答特性は、理想状態に近付く。
ここで、ソース電極１９及びドレイン電極１１０はそれぞれ、ゲート絶縁層１８及び第２絶縁層１６を通過する第１ビアホール１９１及び第２ビアホール１１０１を介して活性層１４と接触し（図１０参照）、画素電極１１２はドレイン電極１１０と接触する。
アレイ基板はさらに、ＴＦＴと画素電極１１２との間に位置する平坦化層１１１を含み、平坦化層１１１は第３ビアホール１１１１を覆わないが（図１２参照）、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
トップゲート１７の厚さは、１５０ｎｍ−３００ｎｍの範囲であり、好ましくは２００ｎｍである；活性層１４はα−Ｓｉ膜であり、２０ｎｍ−１００ｎｍの範囲の厚さを有する。
第１絶縁層１３は、ＳｉＯ２及びＳｉＮｘを含み、ボトムゲート１２付近の部分はＳｉＮｘを使用し、活性層１４付近の部分はＳｉＯ２を使用する。
第２絶縁層１６は、ＳｉＯ２及びＳｉＮｘを含み、トップゲート１７付近の部分はＳｉＮｘを使用し、活性層１４付近の部分はＳｉＯ２を使用する。
［実施形態２］
図２に示すように、本実施形態のアレイ基板は、実施形態１のアレイ基板と実質的に同一の構造を有し、また、ベース基板１１と、ベース基板１１上に形成されたＴＦＴ、ゲートライン、データライン、及び画素電極１１２と、を含み、ＴＦＴは、ベース基板１１上に順次形成された、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、第２ゲート絶縁層１６、トップゲート１７、ゲート絶縁層１８、並びにソース電極１９及びドレイン電極１１０を含み、ゲート絶縁層１８はＳｉＮｘを含む。
ここで、ソース電極１９及びドレイン電極１１０はそれぞれ、ゲート絶縁層１８及び第２絶縁層１６を通過する第１ビアホール１９１及び第２ビアホール１１０１を介して活性層１４と接触し、画素電極１１２はドレイン電極１１０と接触する。
アレイ基板はさらに、ＴＦＴと画素電極１１２との間に位置する平坦化層１１１を含み、平坦化層１１１は第３ビアホール１１１１を覆わないが（図１２参照）、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
トップゲート１７の厚さは、１５０ｎｍ−３００ｎｍの範囲であり、好ましくは２００ｎｍである；活性層１４はα−Ｓｉ膜であり、２０ｎｍ−１００ｎｍの範囲の厚さを有する。
第１絶縁層１３は、ＳｉＯ２及びＳｉＮｘを含み、ボトムゲート１２付近の部分はＳｉＮｘを使用し、活性層１４付近の部分はＳｉＯ２を使用する。
第２絶縁層１６は、ＳｉＯ２及びＳｉＮｘを含み、トップゲート１７付近の部分はＳｉＮｘを使用し、活性層１４付近の部分はＳｉＯ２を使用する。
上記２つの実施形態のアレイ基板の違いは、ＴＦＴがさらにニッケル層１５を含み、ニッケル層１５がソース電極１９と活性層１４との間に配置され、ニッケル層１５の厚さが２０ｎｍ−２５ｎｍの範囲であることに存する。
ニッケル層１５は、活性層（α−Ｓｉ膜）の側面結晶化を誘導することでき、それは効果的に、結晶化プロセスの相変化エネルギーを低減し、変更された活性層は多結晶状態であり、ポリシリコンの高移動度は、ＴＦＴデバイスの性能を改善する手助けをする。
［実施形態３］
本実施形態のアレイ基板は、実施形態１及び実施形態２のアレイ基板と実質的に同一の構造を有し、また、ベース基板１１と、ベース基板１１上に形成されたＴＦＴ、ゲートライン、データライン、及び画素電極１１２と、を含み、ＴＦＴは、ベース基板１１上に順次形成された、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、第２ゲート絶縁層１６、トップゲート１７、ゲート絶縁層１８、並びにソース電極１９及びドレイン電極１１０を含み、ゲート絶縁層１８はＳｉＯｘを含む。
ここで、ソース電極１９及びドレイン電極１１０はそれぞれ、ゲート絶縁層１８及び第２絶縁層１６を通過する第１ビアホール１９１及び第２ビアホール１１０１を介して活性層１４と接触し、画素電極１１２はドレイン電極１１０と接触する。
アレイ基板はさらに、ＴＦＴと画素電極１１２との間に位置する平坦化層１１１を含み、平坦化層１１１は第３ビアホール１１１１を覆わないが（図１２参照）、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
トップゲート１７の厚さは、１５０ｎｍ−３００ｎｍの範囲であり、好ましくは２００ｎｍである；活性層１４はα−Ｓｉ膜であり、２０ｎｍ−１００ｎｍの範囲の厚さを有する。
第１絶縁層１３は、ＳｉＯ２及びＳｉＮｘを含み、ボトムゲート１２付近の部分はＳｉＮｘを使用し、活性層１４付近の部分はＳｉＯ２を使用する。
第２絶縁層１６は、ＳｉＯ２及びＳｉＮｘを含み、トップゲート１７付近の部分はＳｉＮｘを使用し、活性層１４付近の部分はＳｉＯ２を使用する。
実施形態３は、アレイ基板に含まれるニッケル層１５がドレイン電極１１０と活性層１４との間に配置されるか、又はソース電極１９と活性層１４との間及びドレイン電極１１０と活性層１４との間に配置される点で実施形態２とは異なり、ニッケル層１５の厚さは、２０ｎｍ−２５ｎｍの範囲である。
［実施形態４］
図３に示すように、図４〜１２を参照すると、本発明はまた、以下のステップを含むアレイ基板の製造方法を提供する：
Ｓ１：図４〜６に示すように、順次に、ベース基板１１上に、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、及び第２ゲート絶縁層１６を形成するステップであって、ゲートラインがボトムゲート１２の形成と同時に形成される、ステップ；
Ｓ２：図７に示すように、第２ゲート絶縁層１６上にトップゲート１７を形成するステップ；
Ｓ３’：図８に示すように、活性層１４をドーピングするステップ；
Ｓ３：図９〜１２及び図１に示すように、順次に、トップゲート１７上に、図１に示すようなゲート絶縁層１８、ソース電極１９、ドレイン電極１１０、平坦化層１１１、及び画素電極１１２を形成するステップ。
Ｓ３は特に、Ｓ３’のステップによって形成された基板上に絶縁膜を形成するステップ、パターニングプロセスを介して、それぞれソース電極１９が形成される領域及びドレイン電極１１０が形成される領域に、第１ビアホール１９１及び第２ビアホール１１０１を形成するステップ、及び第１ビアホール１９１及び第２ビアホール１１０１によって活性層１４を露出させるステップと、
ソース−ドレイン金属膜を形成するステップ、パターニングプロセスを介して、ソース電極１９及びドレイン電極１１０のパターンを形成するステップ、及びソース電極１９及びドレイン電極１１０のパターンの形成と同時にデータラインを形成するステップと、
平坦化層膜を形成するステップ、及び平坦化層１１１のパターンを形成するように、パターニングプロセスを介して、平坦化層膜におけるドレイン電極１１０に対応する領域に第３ビアホール１１１１を形成するステップ（図１２参照）と、
透明導電性膜を形成するステップ、及びパターニングプロセスを介して画素電極１１２のパターンを形成するステップであって、画素電極１１２はドレイン電極１１０と接触しているステップと、を含む。
ここで、ＴＦＴと画素電極１１２との間に形成された平坦化層１１１は、第３ビアホール１１１１を覆わないが、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
［実施形態５］
図４〜１２に示すように、本実施形態によるアレイ基板の製造方法は実施形態４と実質的に同一であり、
Ｓ１：順次に、ベース基板１１上に、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、及び第２ゲート絶縁層１６を形成するステップであって、ゲートラインがボトムゲート１２の形成と同時に形成される、ステップ；
Ｓ２：第２ゲート絶縁層１６上にトップゲート１７を形成するステップ；
Ｓ３’：活性層１４をドーピングするステップ；
Ｓ３：順次に、トップゲート１７上に、図１に示すようなゲート絶縁層１８、ソース電極１９、ドレイン電極１１０、平坦化層１１１、及び画素電極１１２を形成するステップ；
を含む。
Ｓ３は特に、Ｓ３’のステップによって形成された基板上に絶縁膜を形成するステップ、パターニングプロセスを介して、それぞれソース電極１９が形成される領域及びドレイン電極１１０が形成される領域に、第１ビアホール１９１及び第２ビアホール１１０１を形成するステップ、及び第１ビアホール１９１及び第２ビアホール１１０１によって活性層１４を露出させるステップと、
ソース−ドレイン金属膜を形成するステップ、パターニングプロセスを介して、ソース電極１９及びドレイン電極１１０のパターンを形成するステップ、及びソース電極１９及びドレイン電極１１０のパターンの形成と同時にデータラインを形成するステップと、
平坦化層膜を形成するステップ、及び平坦化層１１１のパターンを形成するように、パターニングプロセスを介して、平坦化層膜におけるドレイン電極１１０に対応する領域に第３ビアホール１１１１を形成するステップ（図１２参照）と、
透明導電性膜を形成するステップ、及びパターニングプロセスを介して画素電極１１２のパターンを形成するステップであって、画素電極１１２はドレイン電極１１０と接触しているステップと、を含む。
ここで、ＴＦＴと画素電極１１２との間に形成された平坦化層１１１は、第３ビアホール１１１１を覆わないが、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
実施形態５は、図１３に示すように、且つ図１４及び１５を参照すると、本実施形態がＳ２の前にさらにＳ２’を含むという点で、実施形態４とは異なる。Ｓ２’は、ソース電極１９が形成される活性層１４上の領域にニッケル層１５を形成するステップと、次いで、５００℃の温度で２時間、Ｈ２の雰囲気下で、活性層１４上に熱処理を実施するステップと、を含む。
活性層（α−Ｓｉ膜）上への金属Ｎｉの添加は、α−ＳｉからＰ−Ｓｉに変更する相変化のエネルギーを効果的に低減でき、変更された活性層は多結晶状態であり、側面結晶化が達成され得、このようなプロセスは、金属誘導化側面結晶化プロセス（ＭＩＬＣ ｐｒｏｃｅｓｓ）である。
本実施形態では、ＭＩＬＣプロセスが採用され、ニッケル層はスパッタリングプロセスを用いてアモルファスシリコン膜の表面上に堆積され、アモルファスシリコンは適切な温度でポリシリコンに変更され得、誘導化側面結晶化がさらに達成される。この方法は、結晶化プロセスにおける相変化エネルギーを効果的に低減し、ポリシリコンの高移動度はデバイスの性能の改善を手助けする。二つのゲートを有する構造は、副しきい値状態のキャリアをＳｉ−ＳｉＯ２界面から離すことができ、それは効果的に、それらがソース−ドレイン電場下で漂流するときに多くの欠陥（ｄｅｆｅｃｔｓ）に衝突するという事実から生じるチャネルにおけるキャリアの散乱を低減し、故に移動度を顕著に改善する。
［実施形態６］
本実施形態のアレイ基板の製造方法は、実施形態５と実質的に同一であり、それはまた、
Ｓ１：順次に、ベース基板１１上に、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、及び第２ゲート絶縁層１６を形成するステップであって、ゲートラインがボトムゲート１２の形成と同時に形成される、ステップ；
Ｓ２：第２ゲート絶縁層１６上にトップゲート１７を形成するステップ；
Ｓ３’：活性層１４をドーピングするステップ；
Ｓ３：順次に、トップゲート１７上に、図１に示すようなゲート絶縁層１８、ソース電極１９、ドレイン電極１１０、平坦化層１１１、及び画素電極１１２を形成するステップ；
を含む。
Ｓ３は特に、ステップＳ３’において形成された基板上に絶縁膜を形成するステップ、パターニングプロセスを介して、それぞれソース電極１９が形成される領域及びドレイン電極１１０が形成される領域に、第１ビアホール１９１及び第２ビアホール１１０１を形成するステップ、及び第１ビアホール１９１及び第２ビアホール１１０１によって活性層１４を露出させるステップと、
ソース−ドレイン金属膜を形成するステップ、パターニングプロセスを介して、ソース電極１９及びドレイン電極１１０のパターンを形成するステップ、及びソース電極１９及びドレイン電極１１０のパターンの形成と同時にデータラインを形成するステップと、
平坦化層膜を形成するステップ、及び平坦化層１１１のパターンを形成するように、パターニングプロセスを介して、平坦化層膜におけるドレイン電極１１０に対応する領域に第３ビアホール１１１１を形成するステップ（図１２参照）と、
透明導電性膜を形成するステップ、及びパターニングプロセスを介して画素電極１１２のパターンを形成するステップであって、画素電極１１２はドレイン電極１１０と接触しているステップと、を含む。
ここで、ＴＦＴと画素電極１１２との間に形成された平坦化層１１１は、第３ビアホール１１１１を覆わないが、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
実施形態６は、本実施形態がＳ２の前にさらにＳ２’を含む点で、実施形態５とは異なる。Ｓ２’は、ドレイン電極１１０が形成される活性層１４上の領域にニッケル層１５を形成するステップと、次いで、５４０℃の温度で２時間、Ｈ２の雰囲気下で、活性層１４上に熱処理を実施するステップと、を含む。
［実施形態７］
本実施形態のアレイ基板の製造方法は、実施形態６と実質的に同一であり、それはまた、
Ｓ１：順次に、ベース基板１１上に、ボトムゲート１２、第１ゲート絶縁層１３、活性層１４、及び第２ゲート絶縁層１６を形成するステップであって、ゲートラインがボトムゲート１２の形成と同時に形成される、ステップ；
Ｓ２：第２ゲート絶縁層１６上にトップゲート１７を形成するステップ；
Ｓ３’：活性層１４をドーピングするステップ；
Ｓ３：順次に、トップゲート１７上に、図１に示すようなゲート絶縁層１８、ソース電極１９、ドレイン電極１１０、平坦化層１１１、及び画素電極１１２を形成するステップ；
を含む。
Ｓ３は特に、ステップＳ３’において形成された基板上に絶縁膜を形成するステップ、パターニングプロセスを介して、それぞれソース電極１９が形成される領域及びドレイン電極１１０が形成される領域に、第１ビアホール１９１及び第２ビアホール１１０１を形成するステップ、及び第１ビアホール１９１及び第２ビアホール１１０１によって活性層１４を露出させるステップと、
ソース−ドレイン金属膜を形成するステップ、パターニングプロセスを介して、ソース電極１９及びドレイン電極１１０のパターンを形成するステップ、及びソース電極１９及びドレイン電極１１０のパターンの形成と同時にデータラインを形成するステップと、
平坦化層膜を形成するステップ、及び平坦化層１１１のパターンを形成するように、パターニングプロセスを介して、平坦化層膜におけるドレイン電極１１０に対応する領域に第３ビアホール１１１１を形成するステップ（図１２参照）と、
透明導電性膜を形成するステップ、及びパターニングプロセスを介して画素電極１１２のパターンを形成するステップであって、画素電極１１２はドレイン電極１１０と接触しているステップと、を含む。
ここで、ＴＦＴと画素電極１１２との間に形成された平坦化層１１１は、第３ビアホール１１１１を覆わないが、ドレイン電極１１０は第３ビアホール１１１１を介して画素電極１１２と接触する。
実施形態７は、本実施形態がＳ２の前にさらにＳ２’を含む点で、実施形態６及び５とは異なる。Ｓ２’は、ソース電極１９が形成される活性層１４上の領域及びドレイン電極１１０が形成される活性層１４上の領域にニッケル層１５を形成するステップと、次いで、５７０℃の温度で２時間、Ｈ２の雰囲気下で、活性層１４上に熱処理を実施するステップと、を含む。
［実施形態８］
本実施形態は、上記実施形態の何れかに記載のアレイ基板を含むディスプレイデバイスを提供する。
上記実施は、本発明を説明するためにのみ使用され、本発明を限定するためには使用されず、当業者は本発明の精神及び範囲を逸脱することなく、様々な変更及び修正をすることができる。したがって、すべての等価の技術的解決策は、本発明の範囲内に属し、本発明の保護範囲は特許請求の範囲によって定義されるべきである。
１１ 基板
１２ ボトムゲート
１３ 第１ゲート絶縁層
１４ 活性層
１５ ニッケル層
１６ 第２ゲート絶縁層
１７ トップゲート
１８ ゲート絶縁層
１９ ソース電極
１１０ ドレイン電極
１１１ 平坦化層
１１２ 画素電極
１９１ 第１ビアホール
１１０１ 第２ビアホール
１１１１ 第３ビアホール

Claims (13)

  1. ベース基板と、前記ベース基板上に形成されたＴＦＴ、ゲートライン、データライン、及び画素電極と、を含むアレイ基板であって、
    前記ＴＦＴは、前記ベース基板上に順次形成されたボトムゲート、第１ゲート絶縁層、活性層、第２ゲート絶縁層、トップゲート、ゲート絶縁層、並びにソース電極及びドレイン電極を含み、
    前記ソース電極及び前記ドレイン電極はそれぞれ、前記ゲート絶縁層及び前記第２絶縁層を通過する第１ビアホール及び第２ビアホールを介して前記活性層と接触し、前記画素電極は前記ドレイン電極と接触する、アレイ基板。
  2. 前記アレイ基板はさらに、前記ＴＦＴと前記画素電極との間に位置する平坦化層を含み、前記平坦化層は第３ビアホールを覆わないが、前記ドレイン電極は前記第３ビアホールを介して前記画素電極と接触する、請求項１に記載のアレイ基板。
  3. 前記アレイ基板はさらにニッケル層を含み、前記ニッケル層は、前記ソース電極と前記活性層との間及び／又は前記ドレイン電極と前記活性層との間に配置される、請求項１に記載のアレイ基板。
  4. 前記トップゲートの厚さは１５０ｎｍ−３００ｎｍの範囲である、請求項１に記載のアレイ基板。
  5. 前記トップゲートの厚さは２００ｎｍである、請求項４に記載のアレイ基板。
  6. 前記ニッケル層の厚さは２０ｎｍ−２５ｎｍの範囲である、請求項３に記載のアレイ基板。
  7. 前記活性層の厚さは２０ｎｍ−１００ｎｍの範囲である、請求項１に記載のアレイ基板。
  8. 前記ゲート絶縁層の材料はＳｉＯ２及び／又はＳｉＮｘを含む、請求項１に記載のアレイ基板。
  9. 請求項１〜８の何れか１項に記載のアレイ基板を含むディスプレイデバイス。
  10. Ｓ１：順次に、ベース基板上に、ボトムゲート、第１ゲート絶縁層、活性層、及び第２ゲート絶縁層を形成するステップであって、ゲートラインが前記ボトムゲートの形成と同時に形成される、ステップと、
    Ｓ２：前記第２ゲート絶縁層上にトップゲートを形成するステップと、
    Ｓ３：順次に、前記トップゲート上に、ゲート絶縁層、ソース電極、ドレイン電極、及び画素電極を形成するステップと、
    を含む、アレイ基板の製造方法。
  11. ステップＳ２の前にさらにステップＳ２’を含み、ステップＳ２’は、前記ソース電極が形成される前記活性層上の領域及び／又は前記ドレイン電極が形成される前記活性層上の領域にニッケル層を形成するステップと、次いで、５００℃−５７０℃の範囲の温度で２時間、Ｈ２の雰囲気下で、前記活性層上に熱処理を実施するステップと、を含む、請求項１０に記載のアレイ基板の製造方法。
  12. ステップＳ３の前にさらにステップＳ３’を含み、ステップＳ３’は、ステップＳ２’において熱処理にさらされた前記活性層をドーピングするステップを含む、請求項１１に記載のアレイ基板の製造方法。
  13. ステップＳ３は、ステップＳ３’において形成された前記基板上に絶縁膜を形成するステップ、パターニングプロセスを介して、それぞれ前記ソース電極が形成される領域及び前記ドレイン電極が形成される領域に、第１ビアホール及び第２ビアホールを形成するステップ、及び前記第１ビアホール及び前記第２ビアホールによって前記活性層を露出させるステップと、
    ソース−ドレイン金属膜を形成するステップ、パターニングプロセスを介して、前記ソース電極及び前記ドレイン電極のパターンを形成するステップ、及び前記ソース電極及び前記ドレイン電極のパターンの形成と同時にデータラインを形成するステップと、
    平坦化層膜を形成するステップ、及び前記平坦化層のパターンを形成するように、パターニングプロセスを介して、前記平坦化層膜における前記ドレイン電極に対応する領域に第３ビアホールを形成するステップと、
    透明導電性膜を形成するステップ、及びパターニングプロセスを介して前記画素電極のパターンを形成するステップであって、前記画素電極は前記ドレイン電極と接触しているステップと、を含み、
    前記ＴＦＴと前記画素電極との間に形成された前記平坦化層は、前記第３ビアホールを覆わないが、前記ドレイン電極は前記第３ビアホールを介して前記画素電極と接触する、請求項１２に記載のアレイ基板の製造方法。
JP2013242650A 2012-11-26 2013-11-25 アレイ基板及びアレイ基板の製造方法、並びにディスプレイデバイス Pending JP2014106539A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210489122.2 2012-11-26
CN2012104891222A CN102956649A (zh) 2012-11-26 2012-11-26 阵列基板、阵列基板制作方法及显示装置

Publications (1)

Publication Number Publication Date
JP2014106539A true JP2014106539A (ja) 2014-06-09

Family

ID=47765228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013242650A Pending JP2014106539A (ja) 2012-11-26 2013-11-25 アレイ基板及びアレイ基板の製造方法、並びにディスプレイデバイス

Country Status (5)

Country Link
US (2) US9214482B2 (ja)
EP (1) EP2736077B1 (ja)
JP (1) JP2014106539A (ja)
KR (1) KR20140067926A (ja)
CN (1) CN102956649A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041527A (ja) * 2015-08-19 2017-02-23 株式会社ジャパンディスプレイ 表示装置
JP2017536646A (ja) * 2014-09-24 2017-12-07 アップル インコーポレイテッド シリコン及び半導体酸化物の薄膜トランジスタディスプレイ
US10096622B2 (en) 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN109378409A (zh) * 2018-10-18 2019-02-22 纳晶科技股份有限公司 一种电致发光器件及其制造方法
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9419568B2 (en) 2013-06-03 2016-08-16 Skyworks Solutions, Inc. Circuits and methods related to power amplifier efficiency based on multi-harmonic approximation
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
CN104183607A (zh) * 2014-08-14 2014-12-03 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105097941B (zh) 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106483726B (zh) * 2016-12-21 2023-07-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN106876330A (zh) * 2017-02-28 2017-06-20 上海中航光电子有限公司 一种阵列基板及其制备方法、显示面板及显示装置
CN106920836A (zh) * 2017-03-29 2017-07-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN107393933B (zh) * 2017-07-31 2020-08-04 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
US10593807B2 (en) * 2017-12-26 2020-03-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabricating method thereof
CN108122932B (zh) * 2017-12-26 2020-06-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制备方法
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN110349975A (zh) 2019-07-03 2019-10-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN110634843B (zh) * 2019-08-27 2021-08-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、显示面板

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302475A (ja) * 1991-03-29 1992-10-26 Kyocera Corp 薄膜トランジスタ
JPH086053A (ja) * 1994-06-15 1996-01-12 Sharp Corp 液晶表示装置
JPH09148582A (ja) * 1995-11-21 1997-06-06 Sony Corp 半導体装置およびその製造方法ならびに半導体装置を用いた液晶駆動装置
JPH09186101A (ja) * 1995-11-02 1997-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10233363A (ja) * 1997-02-19 1998-09-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000196093A (ja) * 1998-12-25 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US20020034842A1 (en) * 2000-09-15 2002-03-21 Joo Seung Ki Poly-silicon thin film transistor having back bias effects and fabrication method thereof
US20020139979A1 (en) * 2001-03-30 2002-10-03 Joo Seung Ki Method of crystallizing a silicon layer and method of fabricating a semiconductor device using the same
US6534788B1 (en) * 1998-07-30 2003-03-18 Lg Philips Lcd Co., Ltd Thin film transistor having dual gate structure and a fabricating method thereof
JP2003115593A (ja) * 2001-10-04 2003-04-18 Seiko Epson Corp 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
JP2005159307A (ja) * 2003-11-22 2005-06-16 Samsung Sdi Co Ltd 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法
US20070026555A1 (en) * 2005-04-11 2007-02-01 Lg Philips Lcd Co., Ltd. Method of fabricating array substrate for liquid crystal display device
JP2011049529A (ja) * 2009-07-29 2011-03-10 Nec Lcd Technologies Ltd トランジスタ回路
CN102709184A (zh) * 2011-05-13 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015724A (en) * 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
KR100753997B1 (ko) 2006-02-10 2007-09-03 황진하 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘박막의 결정화 방법 및 박막 트랜지스터 제조 방법.

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302475A (ja) * 1991-03-29 1992-10-26 Kyocera Corp 薄膜トランジスタ
JPH086053A (ja) * 1994-06-15 1996-01-12 Sharp Corp 液晶表示装置
JPH09186101A (ja) * 1995-11-02 1997-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09148582A (ja) * 1995-11-21 1997-06-06 Sony Corp 半導体装置およびその製造方法ならびに半導体装置を用いた液晶駆動装置
JPH10233363A (ja) * 1997-02-19 1998-09-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6534788B1 (en) * 1998-07-30 2003-03-18 Lg Philips Lcd Co., Ltd Thin film transistor having dual gate structure and a fabricating method thereof
JP2000196093A (ja) * 1998-12-25 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US20020034842A1 (en) * 2000-09-15 2002-03-21 Joo Seung Ki Poly-silicon thin film transistor having back bias effects and fabrication method thereof
US20020139979A1 (en) * 2001-03-30 2002-10-03 Joo Seung Ki Method of crystallizing a silicon layer and method of fabricating a semiconductor device using the same
JP2003115593A (ja) * 2001-10-04 2003-04-18 Seiko Epson Corp 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
JP2005159307A (ja) * 2003-11-22 2005-06-16 Samsung Sdi Co Ltd 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法
US20070026555A1 (en) * 2005-04-11 2007-02-01 Lg Philips Lcd Co., Ltd. Method of fabricating array substrate for liquid crystal display device
JP2011049529A (ja) * 2009-07-29 2011-03-10 Nec Lcd Technologies Ltd トランジスタ回路
CN102709184A (zh) * 2011-05-13 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
US20120289007A1 (en) * 2011-05-13 2012-11-15 Boe Technology Group Co., Ltd. Manufacturing method for thin film transistor with polysilicon active layer

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177291B2 (en) 2013-08-26 2021-11-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10096622B2 (en) 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11876099B2 (en) 2013-08-26 2024-01-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10707237B2 (en) 2013-08-26 2020-07-07 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10741588B2 (en) 2013-08-26 2020-08-11 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10998344B2 (en) 2013-08-26 2021-05-04 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
JP2017536646A (ja) * 2014-09-24 2017-12-07 アップル インコーポレイテッド シリコン及び半導体酸化物の薄膜トランジスタディスプレイ
US10032841B2 (en) 2014-09-24 2018-07-24 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
JP2017041527A (ja) * 2015-08-19 2017-02-23 株式会社ジャパンディスプレイ 表示装置
US11462163B2 (en) 2015-12-04 2022-10-04 Apple Inc. Display with light-emitting diodes
US11232748B2 (en) 2015-12-04 2022-01-25 Apple Inc. Display with light-emitting diodes
US10997917B2 (en) 2015-12-04 2021-05-04 Apple Inc. Display with light-emitting diodes
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
US11615746B2 (en) 2015-12-04 2023-03-28 Apple Inc. Display with light-emitting diodes
US11875745B2 (en) 2015-12-04 2024-01-16 Apple Inc. Display with light-emitting diodes
CN109378409A (zh) * 2018-10-18 2019-02-22 纳晶科技股份有限公司 一种电致发光器件及其制造方法

Also Published As

Publication number Publication date
US9502448B2 (en) 2016-11-22
EP2736077B1 (en) 2022-07-06
US9214482B2 (en) 2015-12-15
CN102956649A (zh) 2013-03-06
US20160064418A1 (en) 2016-03-03
KR20140067926A (ko) 2014-06-05
EP2736077A1 (en) 2014-05-28
US20140145199A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP2014106539A (ja) アレイ基板及びアレイ基板の製造方法、並びにディスプレイデバイス
US9768323B2 (en) Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof
WO2018227750A1 (zh) 柔性tft基板的制作方法
US9799677B2 (en) Structure of dual gate oxide semiconductor TFT substrate
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
US9368634B2 (en) Display panel, thin film transistor and method of fabricating the same
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
JP6239606B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法
US9520421B1 (en) Method for manufacturing LTPS TFT substrate and LTPS TFT substrate
WO2013139128A1 (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN104143565A (zh) 一种柔性显示基板及其制备方法与显示装置
US20200168456A1 (en) Low-temperature polysilicon (ltps), thin film transistor (tft), and manufacturing method of array substrate
WO2016201725A1 (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
EP3241239B1 (en) Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
JP2017526185A (ja) 酸化物半導体ｔｆｔ基板の製造方法及びその構造
US10629746B2 (en) Array substrate and manufacturing method thereof
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
JP2007335780A (ja) Ｔｆｔ基板及びその製造方法、これを用いた表示装置、並びに層間絶縁膜の評価方法
WO2022120746A1 (zh) 阵列基板及其制作方法和显示面板
KR100756817B1 (ko) 박막 트랜지스터의 제조 방법
JP2004006974A (ja) アクティブマトリクス回路の作製方法
KR20110138840A (ko) 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법
KR20040064321A (ko) 폴리실리콘 박막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180903