JP2014099095A - 電源回路 - Google Patents

Abstract

【課題】バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的に上昇させることが可能な電源回路を提供する。
【解決手段】基準電圧と出力電圧を分圧した帰還電圧とを比較するアンプと、前記基準電圧を所定時間かけて出力するソフトスタート回路と、前記アンプの出力電流を増加させる電流ブースト回路と、を有する電源回路であって、前記帰還電圧と前記基準電圧とを比較するコンパレータを有し、前記電流ブースト回路は、前記帰還電圧が前記基準電圧より低いとき前記コンパレータの出力によりオフされる。
【選択図】図４

Description

本発明は、ソフトスタート回路と電流ブースト回路とを有する電源回路に関する。

従来から、出力の過渡応答特性を改善する機能を有する電源回路が知られている。図１は、従来の電源回路を示す第一の図である。

図１に示す従来の電源回路１０は、定電流源１１、定電圧源１２、アンプ１３、バイアスブースト回路１４、スイッチング素子Ｍ１，Ｍ２、抵抗Ｒ１，Ｒ２、ＶＤＤ端子、ＣＥ端子、ＧＮＤ端子、Ｖｏｕｔ端子を有する。

電源回路１０において、ＣＥ端子にハイレベル（Ｈレベル）の信号が入力されると、アンプ１３には定電圧源１２が生成する基準電圧Ｖｒｅｆと、Ｖｏｕｔ端子の電圧を抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧Ｖｆｂとが入力される。アンプ１３の出力は、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回ると反転し、スイッチング素子Ｍ１，Ｍ２がオンされる。

スイッチング素子Ｍ１，Ｍ２がオンされると、バイアスブースト回路１４は、出力電流Ｉｏｕｔに対応した電流Ｉｏｕｔ′を検出する。バイアスブースト回路１４は、電流Ｉｏｕｔ′が自身の内部に設定された閾値電流を越えたとき、ブースト電流を増加させて出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔを持ち上げる。電源回路１０では、この構成により出力の過渡応答性を改善している。特許文献１には、過渡応答性を改善する回路が記載されている。

また従来では、電気機器に電源を投入したときに一時的に流れる突入電流を抑制するソフトスタート回路が知られている。特許文献２には、ソフトスタートがかかるレギュレータが記載されている。

図２は、従来の電源回路を示す第二の図である。図２に示す電源回路２０では、バイアスブースト回路１４とソフトスタート回路１５とを組み合わせている。電源回路２０における起動時の出力電流Ｉｏｕｔ（突入電流）は、ソフトスタート回路１５に設定される立ち上がり時間をｔ、Ｖｏｕｔ端子に接続された出力コンデンサをＣｏｕｔとすると、以下の式で示される。

Ｉｏｕｔ（ｔ）＝（Ｃｏｕｔ×Ｖｏｕｔ）／ｔ
電源回路２０では、出力電流Ｉｏｕｔがバイアスブースト回路１４の閾値電流を越えると出力電圧Ｖｏｕｔが持ち上がってフィードバック電圧Ｖｆｂがソフトスタート回路１５の出力電圧Ｖｉｎ−を上回り、アンプ１３の出力が反転する。

特開２０１１−３０５５号公報 特開２０１２−５９０５０号公報

上記従来のように、バイアスブースト回路１４とソフトスタート回路１５とを組み合わせた電源回路２０では、フィードバック電圧Ｖｆｂがソフトスタート回路１５の出力電圧Ｖｉｎ−を上回る度にアンプ１３の出力が反転し、スイッチング素子Ｍ１，Ｍ２のスイッチングが繰り返される。このため電源回路２０では、出力電圧Ｖｏｕｔの立ち上がりの波形が階段状となり、出力電圧Ｖｏｕｔが連続した値とならない。

図３は、従来の電源回路の立ち上がりの波形を説明する図である。図３（Ａ）はＣＥ端子に入力される信号の波形を示す。図３（Ｂ）は電源回路２０の各電圧の波形を示す。図３（Ｃ）は電源回路２０の各電流の波形を示す。

電源回路２０において、ＣＥ端子にＨレベルの信号が入力されると、出力電圧Ｖｏｕｔと出力電圧Ｖｉｎ−とが立ち上がる。またフィードバック電圧Ｖｆｂも出力電圧Ｖｏｕｔに応じて立ち上がる。このとき出力電圧Ｖｉｎ−とフィードバック電圧Ｖｆｂの関係は、図３（Ｂ）に示すように大小関係の反転を繰り返す。この反転の繰り返しに応じて、スイッチング素子Ｍ１，Ｍ２のスイッチングが繰り返さるため、出力電圧Ｖｏｕｔの値が連続的に上昇しない。

このため、例えば電源回路を搭載したシステムにおいて信号の誤検出や誤動作が発生する可能性がある。

本発明は、上記事情を鑑みてこれを解決すべく成されたものであり、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的に上昇させることが可能な電源回路を提供することを目的としている。

本発明は、上記目的を達成するために、以下の如き構成を採用した。

本発明の電源回路は、
基準電圧（Ｖｒｅｆ）と出力電圧（Ｖｏｕｔ）を分圧した帰還電圧（Ｖｆｂ）とを比較するアンプ（１３０）と、
前記基準電圧（Ｖｒｅｆ）を所定時間かけて出力するソフトスタート回路（１５０）と、
前記アンプ（１３０）の出力電流（Ｉｏｕｔ）を増加させる電流ブースト回路（１４０）と、を有する電源回路（１００）であって、
前記帰還電圧（Ｖｆｂ）と前記基準電圧（Ｖｒｅｆ）とを比較するコンパレータ（１６０）を有し、
前記電流ブースト回路（１４０）は、前記帰還電圧（Ｖｆｂ）が前記基準電圧（Ｖｒｅｆ）より低いとき前記コンパレータ（１６０）の出力によりオフされる。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的に上昇させることができる。

従来の電源回路を示す第一の図である。 従来の電源回路を示す第二の図である。 従来の電源回路の立ち上がりの波形を説明する図である。 第一の実施形態の電源回路を説明する図である。 第一の実施形態の波形データを示す図である。 第二の実施形態の波形データを示す図である。 第三の実施形態の電源回路を説明する第一の図である。 第三の実施形態の電源回路を説明する第二の図である。

（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図４は、第一の実施形態の電源回路を説明する図である。

本実施形態の電源回路１００は、定電流源１１０、定電圧源１２０、アンプ１３０、バイアスブースト回路１４０、ソフトスタート回路１５０、コンパレータ１６０、スイッチング素子Ｍ１０，Ｍ２０、抵抗Ｒ１０，Ｒ２０、ＶＤＤ端子、ＣＥ端子、ＧＮＤ端子、Ｖｏｕｔ端子を有する。

本実施形態の電源回路１００において、ＶＤＤ端子とＧＮＤ端子との間に定電流源１１０と、定電圧源１２０とが接続されている。定電流源１１０には、ＣＥ端子に入力される信号が供給される。定電流源１２０は、ＣＥ端子からＨレベルの信号が供給されると、定電流を出力する。

ソフトスタート回路１５０には、定電圧源１２０で生成される基準電圧Ｖｒｅｆが供給される。ソフトスタート回路１５０は、電源回路１００の動作開始時に基準電圧Ｖｒｅｆが供給されると、出力電圧Ｖｉｎ−を所定の時間をかけて緩やかに立ち上げる。出力電圧Ｖｉｎ−は、アンプ１３０の反転入力端子に供給される。また基準電圧Ｖｒｅｆは、コンパレータ１６０の一方の入力端子に供給される。

アンプ１３０の非反転入力端子とコンパレータの他方の入力端子とは接続されており、抵抗Ｒ１０と抵抗Ｒ２０との接続点の電圧Ｖｆｂが供給される。抵抗Ｒ１０と抵抗Ｒ２０とは、Ｖｏｕｔ端子の電圧（電源回路１００の出力電圧Ｖｏｕｔ）を分圧している。すなわち抵抗Ｒ１０と抵抗Ｒ２０との接続点の電圧Ｖｆｂは、出力電圧Ｖｏｕｔに対応したフィートバック電圧である。

アンプ１３０の出力は、スイッチング素子Ｍ１０，Ｍ２０のゲートと接続されており、スイッチング素子Ｍ１０，Ｍ２０のオン／オフを制御する。スイッチング素子Ｍ１０は、ＶＤＤ端子とＶｏｕｔ端子との間に接続されている。スイッチング素子Ｍ２０は、ＶＤＤ端子とバイアスブースト回路１４０との間に接続されている。コンパレータ１６０の出力は、バイアスブースト回路１４０に供給される。本実施形態のバイアスブースト回路１４０は、出力電流Ｉｏｕｔがバイアスブースト回路１４０内に設定された閾値を越えるとアンプ１３０の出力電流を増加させ、出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔを持ち上げる。すなわち本実施形態のバイアスブースト回路１４０は、電流を増加させる電流ブースト回路である。

本実施形態では、バイアスブースト回路１４０は、コンパレータ１６０の出力により、オン／オフが制御される。より具体的には本実施形態のコンパレータ１６０は、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低い期間は、バイアスブースト回路１４０をオフさせる。このように本実施形態では、この構成により、ソフトスタート回路１５０の出力電圧Ｖｉｎ−とフィードバック電圧Ｖｆｂとの大小関係の反転によるスイッチング素子Ｍ１０，Ｍ２０のスイッチングの繰り返しを防止できる。

尚本実施形態では、フィードバック電圧Ｖｆｂは出力電圧Ｖｏｕｔの１／２であっても良い。このとき基準電圧Ｖｒｅｆは、出力電圧Ｖｏｕｔの目標値の１／２の電圧としても良い。

図５は、第一の実施形態の波形データを示す図である。図５（Ａ）はＣＥ端子に入力される信号の波形を示す。図５（Ｂ）は電源回路１００の各電圧の波形を示す。図５（Ｃ）は電源回路１００の各電流の波形を示す。図５（Ｄ）はバイアスブースト回路１４０のオン／オフを示す。

以下に図５を参照して本実施形態の電源装置１００の動作を説明する。本実施形態の電源装置１００において、ＣＥ端子にＨレベルの信号が入力されると定電流源１１０が起動し、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとが立ち上がる（図５（Ａ），（Ｂ））。またフィードバック電圧Ｖｆｂは、出力電圧Ｖｏｕｔに応じて立ち上がり上昇する。

本実施形態では、ＣＥ端子にＨレベルの信号が入力されてから、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回る期間ｔの間、バイアスブースト回路１４０がオフされる。

本実施形態では、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆと等しくなると、コンパレータ１６０の出力が反転し、バイアスブースト回路１４０をオンさせる。

本実施形態では、以上の構成により、スイッチング素子Ｍ１０，Ｍ２０のスイッチングの繰り返しを防止でき、スイッチングによるノイズの発生を抑制することができる。また本実施形態では、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的（リニア）に上昇させることができる。このため本実施形態では、出力電圧の値が不連続な階段状となることで発生する虞のある誤動作を抑制することができる。さらに本実施形態では、バイアスブースト回路１４０によるバイアスブーストを行わない場合、出力電流Ｉｏｕｔは以下の式で制御される。よって本実施形態では、ピーク電流を容易に設定することができる。

Ｉｏｕｔ（ｔ）＝（Ｃｏｕｔ×Ｖｏｕｔ）／ｔ
尚ここでＣｏｕｔは、Ｖｏｕｔ端子に接続された出力コンデンサである。

（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、コンパレータ１６０をオフセット付きコンパレータとした点のみ、第一の実施形態と相違する。よって以下の本発明の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明する。

図６は、第二の実施形態の波形データを示す図である。図６（Ａ）はＣＥ端子に入力される信号の波形を示す。図６は、コンパレータ１６０をオフセット付きコンパレータとした場合の信号の波形である。図６（Ｂ）は第二の実施形態の電源回路の各電圧の波形を示す。図６（Ｃ）は第二の実施形態の電源回路の各電流の波形を示す。図６（Ｄ）はバイアスブースト回路１４０のオン／オフを示す。

図６では、コンパレータ１６０のオフセット電圧をＶｏｆｆとすると、図６（Ｂ）に示すように、
基準電圧Ｖｒｅｆ＞フィードバック電圧Ｖｆｂ＋オフセット電圧Ｖｏｆｆ
となる期間Ｔ′の間バイアスブースト回路１４０はオフされる。また、
基準電圧Ｖｒｅｆ≦フィードバック電圧Ｖｆｂ＋オフセット電圧Ｖｏｆｆ
のときバイアスブースト回路１４０はオンされる。

本実施形態では、オフセット電圧を有するコンパレータ１６０とすれば、例えば基準電圧Ｖｒｅｆやフィードバック電圧Ｖｆｂにばらつきが生じても、ばらつきを吸収することができる。よって本実施形態によれば、バイアスブースト回路１４０をオフさせる処理の確実性を向上できる。

（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態では、コンパレータ１６０の後段に遅延回路を設けた点のみ第一の実施形態と相違する。よって本発明の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。

図７は、第三の実施形態の電源回路を説明する第一の図である。本実施形態の電源回路１００Ａは、コンパレータ１６０の後段に遅延回路１７０を有する。本実施形態では、遅延回路１７０によりコンパレータ１６０の出力がバイアスブースト回路１４０へ供給されるタイミングを遅延させる。

本実施形態では、この構成により、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを越えるまで、バイアスブースト回路１４０をオフさせておくことができる。したがって本実施形態では、スイッチング素子Ｍ１０，Ｍ２０のスイッチングの繰り返しを防止でき、スイッチングによるノイズの発生を抑制することができる。また本実施形態では、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的（リニア）に上昇させることができる。

図８は、第三の実施形態の電源回路を説明する第二の図である。図８に示す電源回路１００Ｂでは、遅延回路１７０の接続が電源回路１００Ａと異なる。図８の例では、コンパレータ１６０の出力は、遅延回路１７０を廃してスイッチング素子Ｍ２０のドレインと、バイアスブースト回路１４０とに接続されている。

図８の電源回路１００Ｂにおいて、コンパレータ１６０の出力がローレベル（以下、Ｌレベル）の場合、スイッチング素子Ｍ２０はオフとなる。よってバイアスブースト回路１４０に電流が供給されず、バイアスブースト回路１４０はオフとなる。また電源回路１００Ｂにおいて、コンパレータ１６０の出力がＨレベルの場合、スイッチング素子Ｍ２０はオンとなる。よってバイアスブースト回路１４０は、電流が供給されてオンとなる。

以上のように本実施形態の電源回路１００Ｂでは、コンパレータ１６０の出力により、バイアスブースト回路１４０に対する電流の供給／遮断を制御することで、バイアスブースト回路１４０のオン／オフを制御する。

尚本実施形態の電源回路１００Ａ及び１００Ｂにおいて、コンパレータ１６０はオフセット電圧を有するものであっても良い。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

１００、１００Ａ、１００Ｂ 電源回路
１１０ 定電流源
１２０ 定電圧源
１３０ アンプ
１４０ バイアスブースト回路
１５０ ソフトスタート回路
１６０ コンパレータ
１７０ 遅延回路

Claims (3)

1. 基準電圧と出力電圧を分圧した帰還電圧とを比較するアンプと、
   前記基準電圧を所定時間かけて出力するソフトスタート回路と、
   前記アンプの出力電流を増加させる電流ブースト回路と、を有する電源回路であって、
   前記帰還電圧と前記基準電圧とを比較するコンパレータを有し、
   前記電流ブースト回路は、前記帰還電圧が前記基準電圧より低いとき前記コンパレータの出力によりオフされる電源回路。
2. 前記コンパレータは、オフセット付きコンパレータであり、
   前記電流ブースト回路は、
   前記帰還電圧が前記基準電圧から前記オフセット付きコンパレータのオフセットを引いた電圧より低いとき前記コンパレータの出力によりオフされる請求項１記載の電源回路。
3. 前記コンパレータの後段に、前記コンパレータの出力を遅延させる遅延回路を有する請求項１又は２記載の電源回路。

Images