JP2014093885A - 電源装置及びアーク加工用電源装置 - Google Patents

Abstract

【課題】低出力要求に応えつつも、インバータ回路やその補助回路のスイッチング素子の安定駆動を実現することができる電源装置（アーク溶接用電源装置）を提供する。
【解決手段】電源装置１１の制御回路２０は、所定出力要求より高出力側において、インバータ回路１３及び補助回路１４のスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５に出力する制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅を調整するＰＷＭ制御を行う。これに対し、所定出力要求よりも低出力側においては、制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅をスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５が十分オン可能な所定幅（最小幅）としその制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルスの密度を調整するＰＤＭ制御に切り替える。
【選択図】図１

Description

本発明は、電源装置の出力電力の生成過程において、直流電力から高周波交流電力への電力変換を行うインバータ回路を備える電源装置及びアーク加工用電源装置に関する。

インバータ回路を備える電源装置として、例えば特許文献１に開示のアーク加工用電源装置が知られている。この電源装置は、入力される商用交流電力を整流回路にて直流電力に変換し、変換した直流電力をインバータ回路のスイッチング動作にて高周波交流電力に変換し、変換した高周波交流電力をトランスを介して二次側に供給し、該二次側においてアーク溶接等のアーク加工に適した直流出力電力に変換する構成となっている。出力電力を調整するには、インバータ回路のスイッチング動作を制御することで行われる。

インバータ回路のスイッチング制御の一つに、パルス幅変調制御（ＰＷＭ制御）がある。その時々において出力電力を大きくする場合は、インバータ回路のスイッチング素子のオン時間を長くすることが行われ、スイッチング素子に出力する制御パルス信号のオンパルス幅が幅広に設定される。これに対して、出力電力を小さくする場合は、インバータ回路のスイッチング素子のオン時間が短くすることが行われ、スイッチング素子に出力する制御パルス信号のオンパルス幅が幅狭に設定される。

また、特許文献１の電源装置（第１図参照）では、インバータ回路の前段に補助スイッチング素子（ＴＲ５）と補助コンデンサ（Ｃ２）とを用いる補助回路が備えられている。補助回路の動作としては、補助スイッチング素子がインバータ回路のスイッチング素子のオフに先立ってオフし、その後の補助コンデンサの充電電力の消費を待ってからのインバータ回路のスイッチング素子のゼロ電圧でのオフに繋げる所謂ソフトスイッチングを行い、スイッチング損失の低減が図られている。このような動作を行う補助スイッチング素子についても制御パルス信号に基づいて動作するが、その制御パルス信号のオンパルス幅はインバータ回路に出力する制御パルス信号のオンパルス幅に連動して設定される。

特開２００３−３１１４０８号公報（第１図等）

ところで、高〜中出力要求時では、インバータ回路及び補助回路の各スイッチング素子に出力する制御パルス信号のオンパルス幅は十分幅広で、スイッチング素子が十分にオン可能である。

しかしながら、低出力とする要求が生じると、ＰＷＭ制御においては制御パルス信号のオンパルス幅が一層幅狭に設定されるため、スイッチング素子が十分にオンできない場合があった。特に補助回路を用いている場合、補助スイッチング素子はインバータ回路のスイッチング素子のオフに先立ってオフする動作を行わせるため（オンは同時）、補助スイッチング素子に出力する制御パルス信号はインバータ回路のスイッチング素子に出力する制御パルス信号よりも更に幅狭に設定され、補助スイッチング素子がオンできるかが懸念される。そして、各スイッチング素子が不意にオンできないと、出力不安定、トランスの偏磁要因等を招くため、低出力要求時のスイッチング素子の安定駆動が望まれていた。

本発明は、上記課題を解決するためになされたものであって、その目的は、低出力要求に応えつつも、インバータ回路やその補助回路のスイッチング素子の安定駆動を実現することができる電源装置及びアーク加工用電源装置を提供することにある。

上記課題を解決する電源装置は、電源装置の出力電力の生成過程において、スイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うフルブリッジ回路構成のインバータ回路と、前記インバータ回路に前記直流電力を供給する電源線上に設けた補助スイッチング素子とその後段の電源線間に設けた補助コンデンサとを備え、前記補助スイッチング素子を前記インバータ回路のスイッチング素子に先立ってオフすることでその後の前記補助コンデンサの充電電力の消費を待ってからの前記インバータ回路のスイッチング素子のオフに繋げるためのソフトスイッチング動作を行う補助回路と、前記インバータ回路及び前記補助回路の各スイッチング素子に制御パルス信号を出力してそのスイッチング素子のオンオフ動作を制御し、前記出力電力の制御を行う制御回路とを備えた電源装置であって、前記制御回路は、前記インバータ回路及び前記補助回路の各スイッチング素子に出力する各制御パルス信号のオンパルス幅を調整するＰＷＭ制御と、前記各制御パルス信号のオンパルス幅を各スイッチング素子が十分オン可能な所定幅としその制御パルス信号のオンパルスの密度を調整するＰＤＭ制御とが実施可能に構成され、前記制御回路の制御において、所定出力要求より高出力側では前記ＰＷＭ制御を行わせ、所定出力要求よりも低出力側では前記ＰＤＭ制御に切り替える制御切替部を備えた。

この構成によれば、所定出力要求より高出力側では、インバータ回路及び補助回路の各スイッチング素子に出力する各制御パルス信号のオンパルス幅を調整するＰＷＭ制御が行われる。これに対し、所定出力要求よりも低出力側では、各制御パルス信号のオンパルス幅を各スイッチング素子が十分オン可能な所定幅としその制御パルス信号のオンパルスの密度を調整するＰＤＭ制御に切り替えられる。つまり、低出力要求時において、仮にＰＷＭ制御を実施するとインバータ回路やその補助回路の各スイッチング素子がオンできないオンパルス幅に設定する所を、ＰＤＭ制御に切り替えて実施することで、各スイッチング素子のオンパルス幅は十分オン可能な所定幅として確保され、また低出力要求に対しては、オンパルス自体を間引いてオンパルスの密度を調整することで行われる。これにより、低出力要求に応えつつも、インバータ回路やその補助回路のスイッチング素子の安定駆動の実現が可能となる。

また、上記電源装置において、前記制御切替部は、前記インバータ回路及び前記補助回路の各制御パルス信号のオンパルス幅が最大幅から前記各スイッチング素子が十分オン可能な最小幅まで前記ＰＷＭ制御を行わせ、それ以下の低出力要求時には前記各制御パルス信号のオンパルス幅を最小幅で固定としつつそのオンパルスの密度を調整する前記ＰＤＭ制御に切り替えるようにするのが好ましい。

この構成によれば、ＰＷＭ制御にて、インバータ回路及び補助回路の各制御パルス信号のオンパルス幅が最大幅から各スイッチング素子が十分オン可能な最小幅まで行われ、それ以下の低出力要求時にはＰＤＭ制御に切り替わり、各制御パルス信号のオンパルス幅がその最小幅にて固定されつつ、オンパルスの密度が調整される。つまり、各制御パルス信号のオンパルス幅が各スイッチング素子のオン可能な最小幅となるまでの広い範囲で制御周期の細かなＰＷＭ制御が実施されるため、出力安定化に寄与できる。また、ＰＷＭ制御とＰＤＭ制御との切り替わり時にオンパルス幅が最小幅にて継承されることで、制御切り替わり時の出力安定化にも寄与できる。

また、上記電源装置において、前記ＰＤＭ制御は、前記ＰＷＭ制御周期の一定周期分をＰＤＭ制御周期とし、そのＰＤＭ制御周期中のいずれかのオンパルスを間引いてオンパルスの密度を調整するようにするのが好ましい。

この構成によれば、ＰＤＭ制御において、ＰＷＭ制御周期の一定周期分がＰＤＭ制御周期とされ、そのＰＤＭ制御周期中のいずれかのオンパルスが間引かれてオンパルスの密度の調整が行われる。つまり、このＰＤＭ制御は、ＰＤＭ制御周期がＰＷＭ制御周期の一定周期分で行われるため、制御の簡略化に寄与できる。

また、上記電源装置において、前記ＰＤＭ制御は、前記ＰＤＭ制御周期の後端側からオンパルスを順に間引いてオンパルスの密度を調整するようにするのが好ましい。
この構成によれば、ＰＤＭ制御において、ＰＤＭ制御周期の後端側からオンパルスが順に間引かれてオンパルスの密度が調整される。つまり、ＰＤＭ制御周期の後端側から単純にオンパルスが間引かれるため、このことでも制御の簡略化に寄与できる。

また、上記電源装置を、アーク加工用の直流出力電力を生成するアーク加工用電源装置に適用するのが好ましい。
この構成によれば、アーク加工用電源装置において、低出力要求に応えつつインバータ回路やその補助回路のスイッチング素子の安定駆動の実現が可能となる。

本発明の電源装置及びアーク加工用電源装置によれば、低出力要求に応えつつも、インバータ回路やその補助回路のスイッチング素子の安定駆動を実現することができる。

一実施形態におけるアーク溶接用電源装置を示す回路図。 高出力要求時のＰＷＭ制御にかかる電源装置各所の波形図。 中出力要求時におけるＰＷＭ−ＰＤＭ臨界時の電源装置各所の波形図。 低出力要求時のＰＤＭ制御にかかる電源装置各所の波形図。

以下、電源装置としてのアーク溶接用電源装置の一実施形態について説明する。
図１に示すように、アーク溶接機１０は、これに用いるアーク溶接用電源装置１１のプラス側の出力端子ｏ１に溶接トーチＴＨの電極ＷＥを接続し、マイナス側の出力端子ｏ２に溶接対象（母材）Ｍを接続して、電源装置１１にて生成した直流出力電力に基づいて電極ＷＥの先端にてアークを生じさせ、溶接対象Ｍのアーク溶接を行うものである。アーク溶接機１０は、例えば消耗電極式のアーク溶接機であり、電極ＷＥとして用いるワイヤ電極がアークにより消耗するため、該電極ＷＥをその消耗に応じて送給する送給装置（図示略）を用いる。

アーク溶接用電源装置１１は、入力変換回路１２、インバータ回路１３、補助回路１４、トランスＩＮＴ、及び出力変換回路１５を備え、入力される商用交流電力からアーク溶接に適した直流出力電力を生成する。

入力変換回路１２は、ダイオードブリッジ回路よりなる一次側整流回路ＤＲ１と、該整流回路ＤＲ１の出力端子間に接続される平滑コンデンサＣ１とを備え、三相の商用交流電力を直流電力に変換する。直流入力電力は、後段の補助回路１４及びインバータ回路１３に供給される。

先にインバータ回路１３は、ＩＧＢＴ等の半導体スイッチング素子よりなる第１〜第４スイッチング素子ＴＲ１〜ＴＲ４のフルブリッジ回路にて構成されている。因みに、第１上アームに第１スイッチング素子ＴＲ１が、第１下アームに第３スイッチング素子ＴＲ３が、第２上アームに第２スイッチング素子ＴＲ２が、第２下アームに第４スイッチング素子ＴＲ４がそれぞれ配置されてなる。各スイッチング素子ＴＲ１〜ＴＲ４には、それぞれダイオードＤ１〜Ｄ４が逆接続されている。第２及び第４スイッチング素子ＴＲ２，ＴＲ４間のインバータ回路１３の出力端子ａと、第１及び第３スイッチング素子ＴＲ１，ＴＲ３間の出力端子ｂは、トランスＩＮＴの一次側コイルＬ１と接続される。

そして、インバータ回路１３は、第１及び第４スイッチング素子ＴＲ１，ＴＲ４が組となり、第２及び第３スイッチング素子ＴＲ２，ＴＲ３が組となって、各組が交互にスイッチング動作することで、入力変換回路１２から入力される直流電力を高周波交流電力に変換し、トランスＩＮＴの一次側コイルＬ１に供給する。これらスイッチング素子ＴＲ１〜ＴＲ４のスイッチング動作は、制御回路２０から入力される制御パルス信号Ｓ１〜Ｓ４に基づいて行われる。

次にインバータ回路１３の前段の補助回路１４について、補助回路１４は、補助スイッチング素子ＴＲ５と補助コンデンサＣ２とを備える。補助スイッチング素子ＴＲ５は、ＩＧＢＴ等の半導体スイッチング素子よりなり、入力変換回路１２の平滑コンデンサＣ１の後段のマイナス側電源線上に接続されている。補助スイッチング素子ＴＲ５には、ダイオードＤ５が逆接続されている。補助コンデンサＣ２は、補助スイッチング素子ＴＲ５の後段の電源線間に接続されている。そして、補助スイッチング素子ＴＲ５は、インバータ回路１３の第１及び第４スイッチング素子ＴＲ１，ＴＲ４の組と、第２及び第３スイッチング素子ＴＲ２，ＴＲ３の組との両方と連動したスイッチング動作を行う（図２参照）。

即ち、第１及び第４スイッチング素子ＴＲ１，ＴＲ４のオンと同期して補助スイッチング素子ＴＲ５がオンすることで、一次側整流回路ＤＲ１（平滑コンデンサＣ１）から出力される直流電力がトランスＩＮＴの一次側コイルＬ１に供給される。また、第２及び第３スイッチング素子ＴＲ２，ＴＲ３のオンと同期して同じく補助スイッチング素子ＴＲ５がオンすることで、一次側整流回路ＤＲ１（平滑コンデンサＣ１）から出力される直流電力の逆極性がトランスＩＮＴの一次側コイルＬ１に供給される。

また、補助スイッチング素子ＴＲ５は、第１〜第４スイッチング素子ＴＲ１〜ＴＲ４と同時にオンし、オフ時はスイッチング素子ＴＲ１〜ＴＲ４のオフに先立ってオフする（この場合、ゼロ電圧オフ）。その後、補助コンデンサＣ２の充電電力の消費を待ってからスイッチング素子ＴＲ１〜ＴＲ４がゼロ電圧にてオフされるソフトスイッチング制御が行われる。このソフトスイッチング制御により、スイッチング損失の低減が図られている。尚、補助コンデンサＣ２は、スイッチング素子ＴＲ１〜ＴＲ４のオフ後に生じる還流電流にて平滑コンデンサＣ１と同電圧まで充電される。そして、このような補助スイッチング素子ＴＲ５のスイッチング動作は、制御回路２０から入力される制御パルス信号Ｓ５に基づいて行われる。

トランスＩＮＴの二次側では、インバータ回路１３にて生成された高周波交流電力が所定電圧に変換され、二次側コイルＬ２から出力される。二次側コイルＬ２には、出力変換回路１５が接続される。

出力変換回路１５は、二次側整流回路ＤＲ２と、直流リアクトルＤＣＬとを備えている。二次側整流回路ＤＲ２は、一対のダイオードを用いた全波整流回路よりなり、各ダイオードのアノードが二次側コイルＬ２の両側端子にそれぞれ接続され、各ダイオードのカソードは共に直流リアクトルＤＣＬの一端に接続されている。直流リアクトルＤＣＬの他端は、電源装置１１のプラス側の出力端子ｏ１に接続されている。電源装置１１のマイナス側の出力端子ｏ２は、二次側コイルＬ２の中間端子と接続されている。このような出力変換回路１５は、トランスＩＮＴの二次側コイルＬ２からの高周波交流電力をアーク溶接用の直流出力電力に変換し、出力端子ｏ１，ｏ２から出力する。

電源装置１１には、ＣＰＵ等を含む制御回路２０が備えられている。制御回路２０には、電源装置１１の出力側電源線上に設置した電流検出器２１から出力電流Ｉｏに対応する検出信号Ｉｄと、使用者等により操作可能な出力電流設定器２２から出力電流目標値に対応する設定信号Ｉｒとがそれぞれ入力されている。制御回路２０は、入力された検出信号Ｉｄ及び設定信号Ｉｒから得られる出力電流Ｉｏの実値及びその目標値等を含む各種パラメータに基づき、その時々で適切な出力を行うための内部演算を行っている。そして、制御回路２０は、その内部演算に基づいてインバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４及び補助回路１４の補助スイッチング素子ＴＲ５に対してスイッチング制御を実施する。

本実施形態のスイッチング制御としては、高〜中出力要求時においてはパルス幅変調（Pulse Width Modulation：ＰＷＭ）制御が用いられ、低出力要求時においてはパルス密度変調（Pulse Density Modulation：ＰＤＭ）制御が用いられ、ＰＷＭ制御とＰＤＭ制御とが適宜切り替えられる。制御の切り替えについて本実施形態では、先ず制御回路２０のパルス幅設定部２０ａにて、出力電流Ｉｏの実値及び目標値等に基づきその時々で適切な制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓ（図２等参照）が算出され、次いでその算出されたオンパルス幅Ｗｍ，Ｗｓに基づいて制御切替部２０ｂにてＰＷＭ制御かＰＤＭ制御かの切り替えが行われる。

次に、図２〜図４を用いて本実施形態の動作（作用）を説明する。
［高〜中出力要求時：ＰＷＭ制御］
インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４に出力する制御パルス信号Ｓ１〜Ｓ４のオンパルス幅Ｗｍ、及びこれと連動する補助回路１４の補助スイッチング素子ＴＲ５に出力する制御パルス信号Ｓ５のオンパルス幅Ｗｓの算出がなされ、その算出されたオンパルス幅Ｗｍ，Ｗｓが図２に示す最大幅Ｗｍｘ，Ｗｓｘから図３に示す最小幅Ｗｍ０，Ｗｓ０の間にある場合、算出値がそのままオンパルス幅Ｗｍ，Ｗｓとして設定される。つまり、この高〜中出力要求時においては、オンパルス幅Ｗｍ，Ｗｓ（ＰＷＭデューティサイクル）が最大幅Ｗｍｘ，Ｗｓｘから最小幅Ｗｍ０，Ｗｓ０の間で調整されるＰＷＭ制御により電源装置１１の出力が調整される。

図２及び図３（後述する図４も同様）において、インバータ回路１３の出力端子ａ，ｂ間電圧をＶａｂ、スイッチング素子ＴＲ１，ＴＲ４を流れる電流をＩ_TR1,4 、スイッチング素子ＴＲ２，ＴＲ３を流れる電流をＩ_TR2,3 、スイッチング素子ＴＲ１，ＴＲ４に印加される電圧をＶ_TR1,4 、スイッチング素子ＴＲ２，ＴＲ３に印加される電圧をＶ_TR2,3 とする。制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓの長短に応じてインバータ回路１３の出力電圧Ｖａｂが変化することで、トランスＩＮＴの二次側で生成される電源装置１１の出力電力の調整がなされる。

ところで、制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓの最小幅Ｗｍ０，Ｗｓ０は、スイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５が十分にオン可能な幅に設定されている。特に、スイッチング素子ＴＲ５の制御パルス信号Ｓ５のオンパルス幅Ｗｓはスイッチング素子ＴＲ１〜ＴＲ４の制御パルス信号Ｓ１〜Ｓ４のオンパルス幅Ｗｍよりも更に幅狭に設定されることから、スイッチング素子ＴＲ５が十分にオン可能かの検討がなされて、その幅が設定されている。これにより、オンパルス幅Ｗｍ，Ｗｓが最小幅Ｗｍ０，Ｗｓ０に設定されても、スイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５のオン動作が確実に行われるようになっている。

これに対し、オンパルス幅Ｗｍ，Ｗｓが仮に最小幅Ｗｍ０，Ｗｓ０より小さくなると、スイッチング素子ＴＲ１〜ＴＲ４のオン動作、特にスイッチング素子ＴＲ５のオン動作が補償できなくなる。そのため、出力要求に応じたオンパルス幅Ｗｍ，Ｗｓの算出が最小幅Ｗｍ０，Ｗｓ０より小さくなった場合（この場、いずれか一方の算出値の判断で可）、オンパルス幅Ｗｍ，Ｗｓを最小幅Ｗｍ０，Ｗｓ０に固定し、そのオンパルスの密度を調整するＰＤＭ制御に移行する。換言すると、上記のＰＷＭ制御では毎周期でオン機会が与えられ、オンパルスの密度（ＰＤＭデューティサイクル）としては１００％、最大である。

［低出力要求時：ＰＤＭ制御］
算出されたオンパルス幅Ｗｍ，Ｗｓが最小幅Ｗｍ０，Ｗｓ０より小さい算出値となった場合には、オンパルス幅Ｗｍ，Ｗｓは最小幅Ｗｍ０，Ｗｓ０で固定し、そのオンパルスの密度が小さく設定される。つまり、この低出力要求時においては、最小幅Ｗｍ０，Ｗｓ０のオンパルス数が調整されるＰＤＭ制御により電源装置１１の出力が調整される。

具体的には、先ず制御パルス信号Ｓ１〜Ｓ４について、本実施形態では図４に示すように、制御パルス信号Ｓ１〜Ｓ４のオンパルスが１０個、即ち制御パルス信号Ｓ１〜Ｓ４のＰＷＭ制御周期ＴＷの１０周期分がＰＤＭ制御周期ＴＤの１周期とされ、各制御周期ＴＤ毎に先のオンパルス幅Ｗｍの算出値に応じて間引く数が決定される。算出されたオンパルス幅Ｗｍが最小幅Ｗｍ０より小さい内で、より小さくなるほど間引く数が多くなる。また不要となったオンパルスは、ＰＤＭ制御周期ＴＤの後端から順に間引かれて、オンパルスの密度が小さくされる。更に制御パルス信号Ｓ１，Ｓ４と制御パルス信号Ｓ２，Ｓ３とは、同様に間引かれる。因みに、同図４は、ＰＤＭデューティサイクルが５０％、ＰＤＭ制御の１周期の内で前半５個のオンパルス（最小幅Ｗｍ０で固定）はそのまま設定され、後半５個のオンパルスは間引かれて消失する。

ここで、本実施形態と背景技術との比較において、背景技術では、電源装置が最低出力となるまで制御パルス信号のオンパルス幅を幅狭に設定するため、オンパルス幅が極めて狭くなった場合にインバータ回路のスイッチング素子がオンできず、またインバータ回路（ブリッジ回路）の上下アームのスイッチング素子のいずれがオンできないかが不明である。つまり、スイッチング素子が不意にオンできない（制御不能）ため、スイッチング素子を介したトランスへの電力伝達の極性のバランスが崩れ、トランスにて偏磁が発生する。

これに対し、本実施形態のＰＤＭ制御では、制御パルス信号Ｓ１〜Ｓ４のオンパルスの間引きは制御回路２０で行うため、スイッチング素子ＴＲ１〜ＴＲ４がオンしないのは制御によるもので不意ではない。因みに本実施形態では、制御パルス信号Ｓ１，Ｓ４と制御パルス信号Ｓ２，Ｓ３とが同様に間引かれている。そのため、スイッチング素子ＴＲ１〜ＴＲ４をオンさせない期間が生じても、トランスＩＮＴでの偏磁の発生は極力抑えられる。

制御パルス信号Ｓ５については、制御パルス信号Ｓ１〜Ｓ４で間引かれたオンパルスに対応するオンパルスが同様に間引かれる。この場合、制御パルス信号Ｓ５は制御パルス信号Ｓ１〜Ｓ４の２倍の周波数（周期が半分）であるため、制御パルス信号Ｓ１〜Ｓ４にて５個のオンパルスが間引かれると、制御パルス信号Ｓ５においては１０個のオンパルスが間引かれる。

このようにして、制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓの算出値として最小幅Ｗｍ０，Ｗｓ０より小さい値となる低出力要求がなされた場合であっても、オンパルス幅Ｗｍ，Ｗｓをその最小幅Ｗｍ０，Ｗｓ０で固定としてスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５の安定駆動を実現しつつ、またオンパルス幅Ｗｍ，Ｗｓを出力要求に応じた算出値よりも最小幅Ｗｍ０，Ｗｓ０として幅広とした分、オンパルス自体を適宜間引いてオンパルスの密度を小さくすることで、電源装置１１としては最低出力まで出力要求に応じた安定した低出力が可能である。

因みに図４に示すように、制御パルス信号Ｓ１〜Ｓ４，Ｓ５の個々のオンパルスに対するインバータ回路１３の出力電圧Ｖａｂは、ＰＷＭ−ＰＤＭ制御臨界時の図３と同様であるが、そこからオンパルスを間引いた分、出力電圧Ｖａｂの平均電圧は低下する。そのため、トランスＩＮＴの二次側で生成される電源装置１１の出力電力も低出力となる。

次に、本実施形態の特徴的な効果を記載する。
（１）所定出力要求より高出力側では、インバータ回路１３及び補助回路１４のスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５に出力する制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓを調整するＰＷＭ制御が行われる。これに対し、所定出力要求よりも低出力側では、制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓをスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５が十分オン可能な所定幅（最小幅Ｗｍ０，Ｗｓ０）としその制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルスの密度を調整するＰＤＭ制御に切り替えられる。つまり、低出力要求時において、仮にＰＷＭ制御を実施するとインバータ回路１３や補助回路１４のスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５がオンできないオンパルス幅Ｗｍ，Ｗｓに設定する所を、ＰＤＭ制御に切り替えて実施することで、スイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５のオンパルス幅Ｗｍ，Ｗｓは十分オン可能な所定幅（最小幅Ｗｍ０，Ｗｓ０）として確保され、また低出力要求に対しては、オンパルス自体を間引いてオンパルスの密度を調整することで行われる。これにより、低出力要求に応えつつも、インバータ回路１３や補助回路１４のスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５の安定駆動を実現することができる。

特に本実施形態のようなアーク溶接用電源装置１１の場合、インバータ回路１３及び補助回路１４のスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５の安定駆動は溶接性能を大きく左右し、またトランスＩＮＴを用いる場合では偏磁要因となることから、本実施形態のようなアーク溶接用電源装置１１への適用の意義は大きい。

（２）ＰＷＭ制御にて、インバータ回路１３及び補助回路１４の制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓが最大幅Ｗｍｘ，Ｗｓｘからスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５が十分オン可能な最小幅Ｗｍ０，Ｗｓ０まで行われ、それ以下の低出力要求時にはＰＤＭ制御に切り替わり、制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓがその最小幅Ｗｍ０，Ｗｓ０にて固定されつつ、オンパルスの密度が調整される。つまり、制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓがスイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５のオン可能な最小幅Ｗｍ０，Ｗｓ０となるまでの広い範囲で制御周期（ＴＷ）の細かなＰＷＭ制御が実施されるため、出力安定化に寄与する。また、ＰＷＭ制御とＰＤＭ制御との切り替わり時にオンパルス幅Ｗｍ，Ｗｓが最小幅Ｗｍ０，Ｗｓ０にて継承されることで、制御切り替わり時の出力安定化にも寄与する。

（３）ＰＤＭ制御において、制御パルス信号Ｓ１〜Ｓ４のＰＷＭ制御周期ＴＷの一定周期分がＰＤＭ制御周期ＴＤとされ、そのＰＤＭ制御周期ＴＤ中のいずれかのオンパルスが間引かれてオンパルスの密度の調整が行われる。つまり、このＰＤＭ制御は、ＰＤＭ制御周期ＴＤがＰＷＭ制御周期ＴＷの一定周期分で行われるため、制御の簡略化に寄与する。

（４）ＰＤＭ制御において、ＰＤＭ制御周期ＴＤの後端側からオンパルスが順に間引かれてオンパルスの密度が調整される。つまり、ＰＤＭ制御周期ＴＤの後端側から単純にオンパルスが間引かれるため、このことでも制御の簡略化に寄与できる。

尚、上記実施形態は、以下のように変更してもよい。
・ＰＤＭ制御周期ＴＤを制御パルス信号Ｓ１〜Ｓ４のＰＷＭ制御周期ＴＷの１０周期で一定に設定したが、ＰＷＭ制御周期ＴＷの周期数はこれに限らず、他の周期数に設定してもよい。また、ＰＷＭ制御周期ＴＷの所定周期一定とせず、その時々でＰＷＭ制御周期ＴＷの周期数を変更してもよい。

・ＰＤＭ制御周期ＴＤの後端から順にオンパルスを間引いたが、前端から順に間引いてもよく、適当な箇所から間引くようにしてもよい。この場合、オンパルス間の間隔が同様となるように（オンパルス間の間隔の差が小さくなるように）間引いてもよい。

・制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓの算出が最小幅Ｗｍ０，Ｗｓ０となるのを境にしてＰＷＭ制御とＰＤＭ制御との切り替えを行い、ＰＤＭ制御ではその最小幅Ｗｍ０，Ｗｓ０を用いたが、スイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５のオンが可能であれば、最小幅Ｗｍ０，Ｗｓ０以外の所定幅を用いてもよい。また、ＰＷＭ制御とＰＤＭ制御とでオンパルス幅Ｗｍ，Ｗｓを継承させなくてもよく、スイッチング素子ＴＲ１〜ＴＲ４，ＴＲ５のオンが可能であればＰＤＭ制御において独自にオンパルス幅Ｗｍ，Ｗｓを設定してもよい。

・出力要求としての制御パルス信号Ｓ１〜Ｓ４，Ｓ５のオンパルス幅Ｗｍ，Ｗｓの算出値の大小に基づいて制御を切り替えるのではなく、電流検出器２１にて検出される出力電流Ｉｏ等の実出力値の大小や、出力電流設定器２２による出力電流目標値等の出力目標値の大小に基づいて制御を切り替えるようにしてもよい。

・補助スイッチング素子ＴＲ５をマイナス側電源線上に設けたが、プラス側電源線上に設けてもよく、また両電源線上にそれぞれ設けてもよい。
・電源装置１１はアーク溶接用電源装置であったが、アーク溶接以外のアーク加工用電源装置や、これ以外の他の電源装置であってもよい。

次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
（イ）電源装置の出力電力の生成過程において、スイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うフルブリッジ回路構成のインバータ回路に対し、前記スイッチング素子に制御パルス信号を出力してそのスイッチング素子のオンオフ動作を制御し、前記出力電力の制御を行う電源装置の制御方法であって、
前記スイッチング素子に出力する制御パルス信号のオンパルス幅を調整するＰＷＭ制御と、前記制御パルス信号のオンパルス幅をスイッチング素子が十分オン可能な所定幅としその制御パルス信号のオンパルスの密度を調整するＰＤＭ制御との制御が実施可能であり、所定出力要求より高出力側ではＰＷＭ制御を実施し、所定出力要求よりも低出力側ではＰＤＭ制御に切り替わって実施するようにしたことを特徴とする電源装置の制御方法。

１１ アーク溶接用電源装置（電源装置、アーク加工用電源装置）
１３ インバータ回路
１４ 補助回路
２０ 制御回路
２０ｂ 制御切替部
Ｓ１〜Ｓ４，Ｓ５ 制御パルス信号
ＴＤ ＰＤＭ制御周期
ＴＷ ＰＷＭ制御周期
ＴＲ１〜ＴＲ４ 第１〜第４スイッチング素子（インバータ回路のスイッチング素子）
ＴＲ５ 補助スイッチング素子（補助回路のスイッチング素子）
Ｃ２ 補助コンデンサ
Ｗｍ，Ｗｓ オンパルス幅
Ｗｍ０，Ｗｓ０ 最小幅（所定幅）
Ｗｍｘ，Ｗｓｘ 最大幅

Claims (5)

1. 電源装置の出力電力の生成過程において、スイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うフルブリッジ回路構成のインバータ回路と、
   前記インバータ回路に前記直流電力を供給する電源線上に設けた補助スイッチング素子とその後段の電源線間に設けた補助コンデンサとを備え、前記補助スイッチング素子を前記インバータ回路のスイッチング素子に先立ってオフすることでその後の前記補助コンデンサの充電電力の消費を待ってからの前記インバータ回路のスイッチング素子のオフに繋げるためのソフトスイッチング動作を行う補助回路と、
   前記インバータ回路及び前記補助回路の各スイッチング素子に制御パルス信号を出力してそのスイッチング素子のオンオフ動作を制御し、前記出力電力の制御を行う制御回路と
   を備えた電源装置であって、
   前記制御回路は、前記インバータ回路及び前記補助回路の各スイッチング素子に出力する各制御パルス信号のオンパルス幅を調整するＰＷＭ制御と、前記各制御パルス信号のオンパルス幅を各スイッチング素子が十分オン可能な所定幅としその制御パルス信号のオンパルスの密度を調整するＰＤＭ制御とが実施可能に構成され、
   前記制御回路の制御において、所定出力要求より高出力側では前記ＰＷＭ制御を行わせ、所定出力要求よりも低出力側では前記ＰＤＭ制御に切り替える制御切替部を備えたことを特徴とする電源装置。
2. 請求項１に記載の電源装置において、
   前記制御切替部は、前記インバータ回路及び前記補助回路の各制御パルス信号のオンパルス幅が最大幅から前記各スイッチング素子が十分オン可能な最小幅まで前記ＰＷＭ制御を行わせ、それ以下の低出力要求時には前記各制御パルス信号のオンパルス幅を最小幅で固定としつつそのオンパルスの密度を調整する前記ＰＤＭ制御に切り替えることを特徴とする電源装置。
3. 請求項１又は２に記載の電源装置において、
   前記ＰＤＭ制御は、前記ＰＷＭ制御周期の一定周期分をＰＤＭ制御周期とし、そのＰＤＭ制御周期中のいずれかのオンパルスを間引いてオンパルスの密度を調整することを特徴とする電源装置。
4. 請求項３に記載の電源装置において、
   前記ＰＤＭ制御は、前記ＰＤＭ制御周期の後端側からオンパルスを順に間引いてオンパルスの密度を調整することを特徴とする電源装置。
5. 請求項１〜４のいずれか１項に記載の電源装置は、アーク加工用の直流出力電力を生成するように構成されたことを特徴とするアーク加工用電源装置。