JP2017077582A - アーク溶接用電源装置 - Google Patents
アーク溶接用電源装置 Download PDFInfo
- Publication number
- JP2017077582A JP2017077582A JP2015207428A JP2015207428A JP2017077582A JP 2017077582 A JP2017077582 A JP 2017077582A JP 2015207428 A JP2015207428 A JP 2015207428A JP 2015207428 A JP2015207428 A JP 2015207428A JP 2017077582 A JP2017077582 A JP 2017077582A
- Authority
- JP
- Japan
- Prior art keywords
- control
- switching
- period
- circuit
- arc welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Arc Welding Control (AREA)
Abstract
【課題】スイッチング素子の損失改善を図り、電源装置の長寿命化、信頼性向上に貢献することができるアーク溶接用電源装置を提供する。
【解決手段】インバータ回路12の位相シフト制御(PSM制御)において、同組で動作するスイッチング素子TR1〜TR4のオンパルスが所定幅として互いに位相差が設定され、更に同組のスイッチング素子TR1〜TR4同士で位相反転が行われる。また、アーク溶接の際の短絡期間においては、スイッチング素子TR1〜TR4(TR5,TR6も同様)の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。
【選択図】図1
【解決手段】インバータ回路12の位相シフト制御(PSM制御)において、同組で動作するスイッチング素子TR1〜TR4のオンパルスが所定幅として互いに位相差が設定され、更に同組のスイッチング素子TR1〜TR4同士で位相反転が行われる。また、アーク溶接の際の短絡期間においては、スイッチング素子TR1〜TR4(TR5,TR6も同様)の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。
【選択図】図1
Description
本発明は、消耗電極式のアーク溶接用電源装置に関する。
アーク溶接用電源装置としては、例えば特許文献1に示されるように、インバータ回路及び溶接トランスを備えて構成されているものが知られている。インバータ回路は、IGBT等の半導体スイッチング素子を用いたブリッジ回路にて構成されており、後段の溶接トランスに高周波交流電力を供給すべく各スイッチング素子の動作により電力変換を行っている。
ところで、スイッチング素子は、スイッチング動作を行う際の損失により発熱するものであるが、個々のスイッチング素子での損失の低減を図り、またインバータ回路でのスイッチング素子の損失を均等化することがスイッチング素子やインバータ回路の長寿命化、信頼性向上となり、ひいては電源装置全体の長寿命化、信頼性向上に繋がる。
本発明は、上記課題を解決するためになされたものであって、その目的は、スイッチング素子の損失改善を図り、電源装置の長寿命化、信頼性向上に貢献することができるアーク溶接用電源装置を提供することにある。
上記課題を解決するアーク溶接用電源装置は、アーク溶接に適した出力電力の生成過程においてスイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うインバータ回路を備え、該インバータ回路のスイッチング素子を制御する制御回路を備えたアーク溶接用電源装置であって、前記制御回路は、前記インバータ回路のスイッチング制御において、同組で動作するスイッチング素子のオンパルス幅を所定幅に固定しつつ同組のオンパルスに位相差を生じさせ更に同組の前記スイッチング素子同士で位相反転を行う位相シフト制御を含むものであり、前記アーク溶接の際の短絡期間かアーク期間かを判定する期間判定手段と、該期間判定手段による短絡期間との判定に基づいて前記スイッチング素子の制御周波数を前記アーク期間の時よりも低い周波数に変更する制御周波数切替手段を備える。
この構成によれば、インバータ回路の位相シフト制御(PSM制御)において、同組で動作するスイッチング素子のオンパルスが所定幅として互いに位相差が設定され、更に同組のスイッチング素子同士で位相反転が行われる。これにより、スイッチング素子の損失(発熱)が均等化され、バランス良くスイッチング素子の長寿命化、信頼性向上が期待できる。また、アーク溶接の際の短絡期間においては、スイッチング素子の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。短絡期間では、アーク期間よりも高精度な制御が不要なため、制御周波数を低くすることでスイッチング素子の損失(発熱)を低減でき、特にこのPSM制御中の短絡期間ではスイッチング素子上を比較的大きな還流電流が流れることからその効果は大である。このようにPSM制御時の位相反転と短絡期間での制御周波数低減とによるスイッチング素子の損失改善に対する相乗効果が期待できる。
上記のアーク溶接用電源装置において、前記制御回路は、出力要求が大となる期間では前記インバータ回路のスイッチング素子のオンパルス幅を可変とするパルス幅変調制御を選択し、出力要求が小となる期間では前記位相シフト制御に切り替える制御切替手段を備える。
この構成によれば、インバータ回路に対し、出力要求が大の期間ではパルス幅変調制御(PWM制御)が行われ、出力要求が小の期間ではPSM制御に切り替えられる。つまり、各出力要求時にそれぞれ好適なスイッチング制御に切り替えられる。
上記のアーク溶接用電源装置において、前記制御周波数切替手段は、前記スイッチング素子の制御周波数の切り替えを前記位相シフト制御を行っている短絡期間にのみ行う。
この構成によれば、スイッチング素子の制御周波数の切り替えは位相シフト制御(PSM制御)を行っている短絡期間にのみ行われる。つまり、このPSM制御中の短絡期間では、スイッチング素子上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、スイッチング素子の損失改善が効率的である。
この構成によれば、スイッチング素子の制御周波数の切り替えは位相シフト制御(PSM制御)を行っている短絡期間にのみ行われる。つまり、このPSM制御中の短絡期間では、スイッチング素子上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、スイッチング素子の損失改善が効率的である。
上記のアーク溶接用電源装置において、前記制御切替手段は、出力要求に対応して算出されるオンパルス幅に基づいて前記パルス幅変調制御と前記位相シフト制御との切り替えを行う。
この構成によれば、出力要求に対応して算出されるオンパルス幅に基づいてPWM制御とPSM制御とが簡易・適切に切り替えられる。
本発明のアーク溶接用電源装置によれば、スイッチング素子の損失改善を図り、電源装置の長寿命化、信頼性向上に貢献することができる。
以下、アーク溶接用電源装置の一実施形態について説明する。
図1に示すように、消耗電極式のアーク溶接に用いられる本実施形態のアーク溶接用電源装置10は、一次側変換回路11、インバータ回路12、補助回路13、溶接トランスINT、二次側変換回路14を備えるアーク溶接用電源装置よりなり、商用電源から供給される三相の交流入力電力からアーク溶接に適した直流出力電力を生成する。
図1に示すように、消耗電極式のアーク溶接に用いられる本実施形態のアーク溶接用電源装置10は、一次側変換回路11、インバータ回路12、補助回路13、溶接トランスINT、二次側変換回路14を備えるアーク溶接用電源装置よりなり、商用電源から供給される三相の交流入力電力からアーク溶接に適した直流出力電力を生成する。
一次側変換回路11は、ダイオードを用いる整流回路DR1及び平滑コンデンサC1を備え、交流入力電力を一旦直流電力に変換して補助回路13及びインバータ回路12に出力する。
先にインバータ回路12について、インバータ回路12は、IGBT等の半導体スイッチング素子TR1〜TR4を用いたブリッジ回路にて構成され、スイッチング素子TR1〜TR4によるスイッチング動作にて直流電力を高周波交流電力に変換する。これらスイッチング素子TR1〜TR4に対しては、制御回路20による出力制御としてスイッチング制御(後述のPWM制御及びPSM制御)が実施される。インバータ回路12は、生成した高周波交流電力を溶接トランスINTに出力する。各スイッチング素子TR1〜TR4には、それぞれ還流電流を流すためのダイオードD1〜D4が逆接続されている。
次に補助回路13について、補助回路13は、IGBT等の半導体スイッチング素子TR5,TR6及び補助コンデンサC2を備えている。平滑コンデンサC1の後段の一方の電源線上には、スイッチング素子TR5,TR6が並列接続されている。各スイッチング素子TR5,TR6には、ダイオードD5,D6がそれぞれ逆接続されている。スイッチング素子TR5,TR6の後段の電源線間には、補助コンデンサC2が接続されている。補助回路13は、インバータ回路12のスイッチング素子TR1,TR4の動作の際にスイッチング素子TR5が動作し、スイッチング素子TR2,TR3の動作の際にスイッチング素子TR6が動作する。つまり、スイッチング素子TR5,TR6は交互に動作する。そして、スイッチング素子TR5,TR6は、対応するスイッチング素子TR1〜TR4のオンと同時にオンし、オフの際には対応するスイッチング素子TR1〜TR4のオフよりも所定時間だけ先にオフするソフトスイッチング動作を行う。
溶接トランスINTは、インバータ回路12から出力される高周波交流電力を二次側交流電力に変換して二次側変換回路14に出力する。二次側変換回路14は、ダイオードを用いる整流回路DR2及び直流リアクトルDCLを備え、二次側交流電力をアーク溶接に適した直流出力電力に変換する。そして、電源装置10のプラス側出力端子に溶接トーチTHを、マイナス側出力端子に溶接対象Mをそれぞれ接続し、電源装置10にて生成した出力電力に基づき溶接トーチTHの電極THaと溶接対象Mとの間にアークを生じさせ、溶接対象Mのアーク溶接が行われる。
制御回路20は、アーク溶接を良好に行うべくその時々の電源装置10の出力電力を適正値とするための出力制御として、インバータ回路12のスイッチング素子TR1〜TR4及びこれと連動して補助回路13のスイッチング素子TR5,TR6に対してスイッチング制御を実施する。
本実施形態の制御回路20は、スイッチング制御としてパルス幅変調制御(PWM制御)と位相シフト制御(PSM制御)とを適宜切り替えて行っている。制御回路20は、その制御の切り替えを行う制御切替部20aを備えている。
ここで、制御回路20のスイッチング制御について、インバータ回路12のスイッチング素子TR1,TR4を組とし、スイッチング素子TR2,TR3を組として、各組を交互にオンオフ動作させる。例えば数百[A]の大電流から数[A]の極小電流までの出力電流を出力可能な電源装置10である場合、図2に示すように、出力大時から出力小時、即ち数百[A]から数十[A]の電流域ではPWM制御が選択され、出力極小時、即ち数[A]の極小電流域ではPSM制御が選択される。
PWM制御は、インバータ回路12のスイッチング素子TR1〜TR4のオンパルス幅Wm及びこれと連動する補助回路13のスイッチング素子TR5,TR6のオンパルス幅Wsを可変とする制御である。
出力大の時においては、インバータ回路12から溶接トランスINTに向けて大きな電力伝達を行うためにスイッチング素子TR1〜TR4のオンパルス幅Wmが幅広に設定される。またこれに対応するようにして、スイッチング素子TR5,TR6のオンパルス幅Wsが設定される。上記したスイッチング素子TR1〜TR4とスイッチング素子TR5,TR6との連動によるソフトスイッチング動作を実現するために、オンパルス幅Wmとオンパルス幅Wsとは立ち上がりが同時で、立ち下がりはオンパルス幅Wsの方がオンパルス幅Wmよりも所定時間だけ早い。
そして、出力を小さくするのに伴い、溶接トランスINT側への電力伝達を小さくするためにスイッチング素子TR1〜TR4のオンパルス幅Wmが次第に幅狭に設定され、スイッチング素子TR5,TR6のオンパルス幅Wsも幅狭に設定される。オンパルス幅Wmが極めて幅狭になると、特にこれよりも若干幅狭に設定されるオンパルス幅Wsの方が一層幅狭となる。そのため、スイッチング素子TR1〜TR4、特にスイッチング素子TR5,TR6のオンへの切り替わりが不安定となって溶接トランスINTが偏磁へと進む虞があるのを懸念して、十分オン可能な最小のパルス幅に設定される出力小時がPWM制御を下限とし、それよりも小さい出力を行う出力極小時ではPSM制御とする。
PSM制御は、組をなすスイッチング素子TR1,TR4間、及びスイッチング素子TR2,TR3間のオンパルスの位相を可変とする制御である。つまり、出力小時よりも小さい出力を行う出力極小時では、例えばPWM制御期間で使用するオンパルス幅Wmの中間幅で固定した状態で、同組のスイッチング素子TR1,TR4間、及びスイッチング素子TR2,TR3間のオンパルスが位相α分ずらされる。また、先にオンする側のオンパルス幅Wmに合わせて、上記と同じ立ち上がり及び立ち下がりのオンパルス幅Wsも設定される。そして、位相α(位相差)が大きいほど溶接トランスINT側への電力伝達が一層小さくなり、出力極小を達成しつつもスイッチング素子TR1〜TR4及びスイッチング素子TR5,TR6のオン動作の安定化が図られる。
従って、制御回路20内部で次に設定すべきオンパルス幅Wm(オンパルス幅Ws)の算出が行われた際、制御切替部20aは、その算出幅とPWM−PSM制御の臨界時点の下限幅との比較を行い、算出幅が下限幅よりも大であればPWM制御を選択する。そして、制御回路20は、その算出幅をそのままオンパルス幅Wm(オンパルス幅Ws)としたPWM制御を実施する。一方、算出幅が下限幅よりも小となった場合、制御切替部20aはPWM制御からPSM制御に切り替える。そして、制御回路20は、その算出幅ではなくオンパルス幅Wmを中間幅とし、同組のスイッチング素子TR1,TR4間、及びスイッチング素子TR2,TR3間のオンパルスの位相αを算出値に応じて調整するPSM制御を実施する。また、制御回路20は、スイッチング素子TR1〜TR4のオンオフ動作に対応するオンパルス幅Wsを設定し、スイッチング素子TR5,TR6を用いたソフトスイッチング制御を実施する。
また本実施形態のPSM制御では、対で動作するスイッチング素子TR1,TR4の間、及び対で動作するスイッチング素子TR2,TR3の間で、先にオンオフする基準相の素子と後にオンオフする制御相の素子とを位相反転する制御も行っている(図2参照)。
例えばスイッチング素子TR1を先にオンオフさせる基準相、スイッチング素子TR4を後にオンオフさせる制御相で固定した場合、スイッチング素子TR1がオフしてからスイッチング素子TR4がオンしている期間に自身のスイッチング素子TR4を含める経路上で還流電流が生じる。つまり、制御相側のスイッチング素子TR4の方が基準相側のスイッチング素子TR1よりも電流が流れる期間が長く偏る。スイッチング素子TR2,TR3の間でも同様に、スイッチング素子TR3を制御相とした場合、電流がスイッチング素子TR3上を流れる期間が長く偏る。すると、基準相のスイッチング素子TR1,TR2よりも制御相のスイッチング素子TR4,TR3の方が発熱が大きく、素子によっては短寿命となりかねない。
これを踏まえ本実施形態のPSM制御では、スイッチング素子TR1,TR4の間、及びスイッチング素子TR2,TR3の間で基準相と制御相とが毎制御サイクルで入れ替えられるため、インバータ回路12におけるスイッチング素子TR1〜TR4の損失(発熱)が均等化され、スイッチング素子TR1〜TR4をバランス良く長寿命化させ、信頼性向上となることが期待できる。
また本実施形態のアーク溶接は、溶接実施中に溶接トーチTHの電極THaが消耗する消耗電極式であり、電極THaと溶接対象Mとが接触して短絡状態となる短絡期間と、電極THaと溶接対象Mとが離間して両者間にアークが生じるアーク期間とが交互に繰り返される溶接法である。本実施形態の制御回路20は、短絡期間とアーク期間と何れの期間であるかを判定する期間判定部20bを備え、その時々が何れの期間であるかを認識している。そして、電極THaの短絡期間では、アーク期間と比べてもそれ程高精度な制御が不要な期間でもある。
これを踏まえ本実施形態の制御回路20は、スイッチング素子TR1〜TR4及びスイッチング素子TR5,TR6のスイッチング制御の周波数(スイッチング素子TR1〜TR6に出力する制御パルス信号の周期)を切り替える制御周波数切替部20cを備えている。制御周波数切替部20cは、アーク期間であると期間判定部20bが判定すると、高精度な制御が要求される期間としてスイッチング素子TR1〜TR6を通常周波数(例えば50kHz)で駆動するように設定する。これに対し、短絡期間に切り替わったと期間判定部20bが判定すると、制御周波数切替部20cは、それ程高精度な制御が不要な期間に切り替わったとして、スイッチング素子TR1〜TR6を通常よりも低い周波数(例えば20kHz)で駆動するように制御周波数を切り替えている。
そのため、電源装置10の出力安定を図りながらもスイッチング素子TR1〜TR6の損失(発熱)も小さくなり、このことでもスイッチング素子TR1〜TR6を長寿命化させ、信頼性向上となることが期待できる。また、上記したPSM制御のスイッチング素子TR1〜TR4の基準相と制御相とが位相反転している期間の短絡期間に制御周波数が低くなることで、特にこのPSM制御中の短絡期間ではスイッチング素子TR1〜TR4上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、インバータ回路12でのスイッチング素子TR1〜TR4の損失改善に対する相乗効果が期待できる。
次に、本実施形態の特徴的な効果を記載する。
(1)インバータ回路12のPSM制御において、同組で動作するスイッチング素子TR1〜TR4のオンパルス(オンパルス幅Wm)が所定幅として互いに位相差(位相α)が設定され、更に同組のスイッチング素子TR1〜TR4同士で位相反転が行われる。これにより、スイッチング素子TR1〜TR4の損失(発熱)を均等化でき、バランス良くスイッチング素子TR1〜TR4の長寿命化、信頼性向上が期待できる。また、アーク溶接の際の短絡期間においては、スイッチング素子TR1〜TR4(TR5,TR6も同様)の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。短絡期間では、アーク期間よりも高精度な制御が不要なため、制御周波数を低くすることでスイッチング素子TR1〜TR4の損失(発熱)を低減でき、特にこのPSM制御中の短絡期間ではスイッチング素子TR1〜TR4上を比較的大きな還流電流が流れることからその効果は大である。このようにPSM制御時の位相反転と短絡期間での制御周波数低減とによるスイッチング素子TR1〜TR4の損失改善に対する相乗効果が期待できる。このことは、アーク溶接用電源装置10の長寿命化、信頼性向上に繋がる。
(1)インバータ回路12のPSM制御において、同組で動作するスイッチング素子TR1〜TR4のオンパルス(オンパルス幅Wm)が所定幅として互いに位相差(位相α)が設定され、更に同組のスイッチング素子TR1〜TR4同士で位相反転が行われる。これにより、スイッチング素子TR1〜TR4の損失(発熱)を均等化でき、バランス良くスイッチング素子TR1〜TR4の長寿命化、信頼性向上が期待できる。また、アーク溶接の際の短絡期間においては、スイッチング素子TR1〜TR4(TR5,TR6も同様)の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。短絡期間では、アーク期間よりも高精度な制御が不要なため、制御周波数を低くすることでスイッチング素子TR1〜TR4の損失(発熱)を低減でき、特にこのPSM制御中の短絡期間ではスイッチング素子TR1〜TR4上を比較的大きな還流電流が流れることからその効果は大である。このようにPSM制御時の位相反転と短絡期間での制御周波数低減とによるスイッチング素子TR1〜TR4の損失改善に対する相乗効果が期待できる。このことは、アーク溶接用電源装置10の長寿命化、信頼性向上に繋がる。
(2)インバータ回路12に対し、出力要求が大の期間ではPWM制御が行われ、出力要求が小の期間ではPSM制御に切り替えられる。つまり、各出力要求時にそれぞれ好適なスイッチング制御に切り替えられる。
(3)スイッチング素子TR1〜TR4(TR5,TR6も同様)の制御周波数の切り替えはPSM制御を行っている短絡期間にのみ行うようにすれば、このPSM制御中の短絡期間では、スイッチング素子TR1〜TR4上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、スイッチング素子TR1〜TR4の損失改善を効率的に行うことができる。
(4)出力要求に対応して算出されるオンパルス幅Wmに基づいてPWM制御とPSM制御とが簡易・適切に切り替えられる。
尚、上記実施形態は、以下のように変更してもよい。
尚、上記実施形態は、以下のように変更してもよい。
・PSM制御において、スイッチング素子TR1,TR4の間、及びスイッチング素子TR2,TR3の間での基準相と制御相との位相反転を毎制御サイクルで行ったが、2以上の制御サイクル毎や、その時々で制御サイクルを変更する等、適宜変更してもよい。
・PSM制御時の短絡期間に制御周波数を低くする制御に切り替えたが、PWM制御時の短絡期間、若しくはPSM制御時とPWM制御時の両者の短絡期間に制御周波数を低くする制御を行う態様としてもよい。
・PSM制御時のオンパルス幅WmをPWM制御時に用いるオンパルス幅Wmの範囲の中間幅としたが、これは一例であり適宜変更してもよい。例えば、PWM制御時に用いるオンパルス幅Wmの下限幅をPSM制御時のオンパルス幅Wmに用いてもよい。
・出力要求が大となる期間ではPWM制御、出力要求が小となる期間ではPSM制御に切り替える態様としたが、スイッチング制御を切り替えずPSM制御のみを行う態様のものに適用してもよい。
・制御周波数をアーク期間では50kHz、短絡期間では20kHzとしたが、これは一例であり数値は適宜変更してもよい。
・電源装置10の回路構成はこれに限らず適宜変更してもよい。例えば、補助回路13を用いない電源装置に適用してもよい。
・電源装置10の回路構成はこれに限らず適宜変更してもよい。例えば、補助回路13を用いない電源装置に適用してもよい。
10 アーク溶接用電源装置
12 インバータ回路
20 制御回路
20a 制御切替部(制御切替手段)
20b 期間判定部(期間判定手段)
20c 制御周波数切替部(制御周波数切替手段)
TR1〜TR4 スイッチング素子
Wm オンパルス幅
α 位相
12 インバータ回路
20 制御回路
20a 制御切替部(制御切替手段)
20b 期間判定部(期間判定手段)
20c 制御周波数切替部(制御周波数切替手段)
TR1〜TR4 スイッチング素子
Wm オンパルス幅
α 位相
Claims (4)
- アーク溶接に適した出力電力の生成過程においてスイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うインバータ回路を備え、該インバータ回路のスイッチング素子を制御する制御回路を備えたアーク溶接用電源装置であって、
前記制御回路は、前記インバータ回路のスイッチング制御において、同組で動作するスイッチング素子のオンパルス幅を所定幅に固定しつつ同組のオンパルスに位相差を生じさせ更に同組の前記スイッチング素子同士で位相反転を行う位相シフト制御を含むものであり、
前記アーク溶接の際の短絡期間かアーク期間かを判定する期間判定手段と、該期間判定手段による短絡期間との判定に基づいて前記スイッチング素子の制御周波数を前記アーク期間の時よりも低い周波数に変更する制御周波数切替手段を備えたことを特徴とするアーク溶接用電源装置。 - 請求項1に記載のアーク溶接用電源装置において、
前記制御回路は、出力要求が大となる期間では前記インバータ回路のスイッチング素子のオンパルス幅を可変とするパルス幅変調制御を選択し、出力要求が小となる期間では前記位相シフト制御に切り替える制御切替手段を備えたことを特徴とするアーク溶接用電源装置。 - 請求項1又は2に記載のアーク溶接用電源装置において、
前記制御周波数切替手段は、前記スイッチング素子の制御周波数の切り替えを前記位相シフト制御を行っている短絡期間にのみ行うことを特徴とするアーク溶接用電源装置。 - 請求項2又は請求項2に従属の請求項3に記載のアーク溶接用電源装置において、
前記制御切替手段は、出力要求に対応して算出されるオンパルス幅に基づいて前記パルス幅変調制御と前記位相シフト制御との切り替えを行うことを特徴とするアーク溶接用電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207428A JP2017077582A (ja) | 2015-10-21 | 2015-10-21 | アーク溶接用電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207428A JP2017077582A (ja) | 2015-10-21 | 2015-10-21 | アーク溶接用電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017077582A true JP2017077582A (ja) | 2017-04-27 |
Family
ID=58665680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207428A Pending JP2017077582A (ja) | 2015-10-21 | 2015-10-21 | アーク溶接用電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017077582A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023525641A (ja) * | 2020-03-31 | 2023-06-19 | フロニウス・インテルナツィオナール・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 溶接機用の直流電圧変換器及び溶接機の直流電圧変換器を稼働させるための方法 |
-
2015
- 2015-10-21 JP JP2015207428A patent/JP2017077582A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023525641A (ja) * | 2020-03-31 | 2023-06-19 | フロニウス・インテルナツィオナール・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 溶接機用の直流電圧変換器及び溶接機の直流電圧変換器を稼働させるための方法 |
JP7511664B2 (ja) | 2020-03-31 | 2024-07-05 | フロニウス・インテルナツィオナール・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 溶接機用の直流電圧変換器及び溶接機の直流電圧変換器を稼働させるための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5762241B2 (ja) | 電源装置及びアーク加工用電源装置 | |
JP5110189B2 (ja) | インバータ制御装置 | |
TWI466427B (zh) | Matrix converter | |
JP6161998B2 (ja) | 電源装置及びアーク加工用電源装置 | |
US10239144B2 (en) | Welding device | |
JP5033596B2 (ja) | 電源装置及びアーク加工用電源装置 | |
JP2017077582A (ja) | アーク溶接用電源装置 | |
JP6081148B2 (ja) | アーク加工用電源装置 | |
JP2017163680A (ja) | 溶接電源装置 | |
JP2014136250A (ja) | 電源装置及びアーク加工用電源装置 | |
JP2005304211A (ja) | 電力変換装置 | |
JP5917097B2 (ja) | 電源装置及びアーク加工用電源装置 | |
JP6510972B2 (ja) | インバータ制御回路、および、電源装置 | |
JP6084436B2 (ja) | アーク加工用電源装置 | |
JP2010081697A (ja) | 共振型電力変換装置 | |
WO2011108221A1 (ja) | 交流アーク溶接装置 | |
JP6370565B2 (ja) | 電源装置及びアーク加工用電源装置 | |
JP2019216508A (ja) | 多段変換器の制御装置 | |
JP2017011857A (ja) | 電源制御装置および電源制御方法 | |
JP6665390B2 (ja) | 制御回路、インバータ装置、および、電源装置 | |
JP2008148476A (ja) | マトリクスコンバータ装置及びその制御方法 | |
JP2007143352A (ja) | インバータの電源電圧検出装置 | |
CN108321834B (zh) | 一种并网逆变器的控制方法及控制器 | |
JP2017131081A (ja) | 無効電力補償装置 | |
JP2017158281A (ja) | 制御回路、インバータ装置、および、電源装置 |