JP2022177970A - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP2022177970A JP2022177970A JP2021084419A JP2021084419A JP2022177970A JP 2022177970 A JP2022177970 A JP 2022177970A JP 2021084419 A JP2021084419 A JP 2021084419A JP 2021084419 A JP2021084419 A JP 2021084419A JP 2022177970 A JP2022177970 A JP 2022177970A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- drive signal
- pulse width
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003466 welding Methods 0.000 claims description 25
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 11
- 238000004804 winding Methods 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる電源装置を提供する。【解決手段】電源装置A1において、スイッチング素子TR1~TR4を有するインバータ回路2と、制御回路5とを備えた。スイッチング素子TR1,TR3が直列接続され、スイッチング素子TR2,TR4が直列接続され、スイッチング素子TR1,TR2が同じ極性側に接続されている。制御回路5は、周期Tでパルス幅Tonの駆動信号P1と、駆動信号P1を半周期ずらした駆動信号P3と、パルス幅が変化し、駆動信号P2のパルスの立ち下がりからデッドタイムtd経過後にパルスが立ち上がる駆動信号P4と、パルス幅Tonを有し、駆動信号P4のパルスの立ち下りからデッドタイムtd経過後にパルスが立ち上がる駆動信号P2とを生成する。駆動信号P1~P4は、それぞれスイッチング素子TR1~TR4に入力される。【選択図】図2
Description
本発明は、電源装置に関する。
インバータ回路が直流電源から入力される直流電圧を高周波電圧に変換し、トランスが高周波電圧を変圧し、整流回路が整流して出力する電源装置が知られている。また、単相フルブリッジ型のインバータ回路の制御方法として、位相シフト制御が知られている。特許文献1には、位相シフト制御を行うアーク加工用電源装置が開示されている。一般的な位相シフト制御では、インバータ回路の各スイッチング素子のオン期間の長さを固定したまま、一方のアームのスイッチング素子のオン期間の開始タイミングを調整することで、出力電流を制御する。
図5は、一般的な位相シフト制御を説明するための図である。同図(a)は、電源装置A10の全体構成を示す図である。同図(b)は、各スイッチング素子に入力される駆動信号の一例を示す波形図である。同図(a)に示すように、インバータ回路20は、スイッチング素子TR1とスイッチング素子TR3とからなる第1アームと、スイッチング素子TR2とスイッチング素子TR4とからなる第2アームとを備えている。制御回路50で生成された駆動信号P1~P4は、ドライブ回路60で増幅されて、スイッチング素子TR1~TR4にそれぞれ入力される。
同図(b)に示すように、各駆動信号P1~P4は、周期がTで、パルス幅がTonのパルス信号である。駆動信号P3のパルスの立ち上がりタイミングは、駆動信号P1より半周期(T/2)遅れている。駆動信号P1および駆動信号P3は、波形が固定されている。一方、駆動信号P2および駆動信号P4は、波形が固定されておらず、出力電流と目標電流値との偏差に応じて、パルスの立ち上がりタイミングが調整される。図4(b)では、調整されなかった場合(図4(b)において破線で示している)より、出力電流と目標電流値との偏差に応じた調整値tadjだけ、パルスの立ち上がりタイミングが進められている。調整値tadjに応じて、駆動信号P1と駆動信号P4(駆動信号P2と駆動信号P3)とで、パルスの重なる時間が調整され、電源装置A10の出力電流が制御される。
出力電流は変化するので、調整値tadjは、算出タイミングによって異なる値になる。図4(b)に示すように、駆動信号P4のための調整値tadj(t1)が算出された後、駆動信号P2のための調整値tadj(t2)が算出されるとする。調整値tadj(t2)が調整値tadj(t1)より大きすぎると、駆動信号P4のパルスが立ち下がる前に、駆動信号P2のパルスが立ち上がる。この場合、駆動信号P4のパルスと駆動信号P2のパルスとが重なるので、スイッチング素子TR4とスイッチング素子TR2とが同時にオンになって、直流電源10が短絡されてしまう。これを防ぐために、tadj(t2)には、
tadj(t2)<T/2-Ton+tadj(t1)
の制限が設けられている。このため、負荷の急変に対して、出力電流の制御が追従できない場合がある。
tadj(t2)<T/2-Ton+tadj(t1)
の制限が設けられている。このため、負荷の急変に対して、出力電流の制御が追従できない場合がある。
なお、駆動信号P4および駆動信号P2のパルスの立ち上がりタイミングを調整値tadjだけ遅らせる場合も同様である。スイッチング素子TR4とスイッチング素子TR2とが同時にオンになることを防ぐためには、
tadj(t2)>-T/2+Ton+tadj(t1)
の制限を設ける必要がある。したがって、この場合も、負荷の急変に対して、出力電流の制御が追従できない場合がある。
tadj(t2)>-T/2+Ton+tadj(t1)
の制限を設ける必要がある。したがって、この場合も、負荷の急変に対して、出力電流の制御が追従できない場合がある。
本発明は上記した事情のもとで考え出されたものであって、短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる電源装置を提供することをその目的としている。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第1の側面によって提供される電源装置は、それぞれ2個のスイッチング素子が直列接続された第1アームおよび第2アームを有するインバータ回路と、前記第1アームの第1スイッチング素子に入力される第1駆動信号と、前記第2アームにおいて前記第1スイッチング素子と同じ極性側に接続された第2スイッチング素子に入力される第2駆動信号と、前記第1アームの第3スイッチング素子に入力される第3駆動信号と、前記第2アームにおいて前記第3スイッチング素子と同じ極性側に接続された第4スイッチング素子に入力される第4駆動信号とを生成する制御回路とを備え、前記制御回路は、所定の周期で所定の第1パルス幅を有するパルス信号を前記第1駆動信号として生成し、前記第1駆動信号を半周期ずらしたパルス信号を前記第3駆動信号として生成し、変化する第2パルス幅を有し、かつ、前記第2駆動信号のパルスの立ち下がりから所定のデッドタイム経過後にパルスが立ち上がるパルス信号を前記第4駆動信号として生成し、前記第1パルス幅を有し、かつ、前記第4駆動信号のパルスの立ち下りから前記デッドタイム経過後にパルスが立ち上がるパルス信号を前記第2駆動信号として生成する。
本発明の好ましい実施の形態においては、前記制御回路は、前記電源装置の出力電流と目標電流値との偏差に基づいて調整値を算出する調整値算出部と、前記所定の周期を設定する周期設定部と、前記第1パルス幅を設定するパルス幅設定部と、前記所定の周期と前記第1パルス幅とに基づいて前記デッドタイムを設定するデッドタイム設定部と、前記パルス幅設定部から入力される前記第1パルス幅に、前記調整値算出部から入力される前記調整値を加算して、前記第2パルス幅を算出する加算部と、前記所定の周期ごとにパルスを立ち上げ、当該パルスの立ち上がりから前記第1パルス幅の経過後にパルスを立ち下げることで、前記第1駆動信号を生成する第1駆動信号生成部と、前記第1駆動信号の立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第1パルス幅の経過後にパルスを立ち下げることで、前記第3駆動信号を生成する第3駆動信号生成部と、前記第4駆動信号のパルスの立ち下がりから前記半周期と前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第2パルス幅の経過後にパルスを立ち下げることで、前記第4駆動信号を生成する第4駆動信号生成部と、前記第4駆動信号のパルスの立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第1パルス幅の経過後にパルスを立ち下げることで、前記第2駆動信号を生成する第2駆動信号生成部とを備えている。
本発明の好ましい実施の形態においては、前記電源装置は、前記インバータ回路に直流電圧を供給する直流電源と、前記インバータ回路が出力する高周波電圧を変圧するトランスと、前記トランスによって変圧された高周波電圧を整流する整流回路とをさらに備え、前記インバータ回路によって制御された直流電流を溶接トーチに出力する。
本発明によると、制御回路は、第4駆動信号のパルス幅を変化させる。第4駆動信号は、第2駆動信号のパルスの立ち下がりからデッドタイム経過後にパルスが立ち上がる。また、第2駆動信号は、第4駆動信号のパルスの立ち下がりからデッドタイム経過後にパルスが立ち上がる。したがって、制御回路は、第4駆動信号のパルスと第2駆動信号のパルスとが重なることを防止できる。よって、制御回路は、調整値を制限することなく、第4スイッチング素子と第2スイッチング素子とが同時にオンになる短絡を防止できる。これにより、本発明に係る電源装置は、短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の実施の形態を、本発明に係る電源装置を溶接電源装置として用いた場合を例として、図面を参照して具体的に説明する。
〔第1実施形態〕
図1は、第1実施形態に係る溶接電源装置A1を説明するための図であり、溶接電源装置A1の全体構成を示す図である。
図1は、第1実施形態に係る溶接電源装置A1を説明するための図であり、溶接電源装置A1の全体構成を示す図である。
溶接電源装置A1は、溶接トーチBの電極の先端と、被加工物Wとの間にアークを発生させ、アークに電力を供給するものである。図1に示すように、溶接電源装置A1は、直流電源1、インバータ回路2、トランス3、整流回路4、制御回路5、ドライブ回路6、および、電流センサ7を備えている。
直流電源1は、直流電圧を出力するものであり、例えば、電力系統から入力される交流電圧を整流する整流回路と、平滑する平滑コンデンサとを備えている。なお、直流電源1の構成は限定されず、インバータ回路2に直流電圧を出力するものであればよい。
インバータ回路2は、直流電源1から入力される直流電圧を高周波電圧に変換して、トランス3に出力する。インバータ回路2は、単相フルブリッジ型のインバータであり、4個のスイッチング素子TR1~TR4を備えている。本実施形態では、スイッチング素子TR1~TR4としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を使用している。なお、スイッチング素子TR1~TR4はMOSFETに限定されず、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)などであってもよい。
スイッチング素子TR1とスイッチング素子TR3とは、スイッチング素子TR1のソース端子とスイッチング素子TR3のドレイン端子とが接続されて、直列接続されている。スイッチング素子TR1のドレイン端子は直流電源1の正極側に接続され、スイッチング素子TR3のソース端子は直流電源1の負極側に接続されて、ブリッジ構造を形成している。スイッチング素子TR2とスイッチング素子TR4とは、スイッチング素子TR2のソース端子とスイッチング素子TR4のドレイン端子とが接続されて、直列接続されている。スイッチング素子TR2のドレイン端子は直流電源1の正極側に接続され、スイッチング素子TR4のソース端子は直流電源1の負極側に接続されて、ブリッジ構造を形成している。スイッチング素子TR1とスイッチング素子TR3とで形成されているブリッジ構造を第1アーム21とし、スイッチング素子TR2とスイッチング素子TR4とで形成されているブリッジ構造を第2アーム22とする。第1アーム21のスイッチング素子TR1とスイッチング素子TR3との接続点には出力ラインC1が接続され、第2アーム22のスイッチング素子TR2とスイッチング素子TR4との接続点には出力ラインC2が接続されている。
各スイッチング素子TR1~TR4には、それぞれ逆並列に還流ダイオードが接続されている。また、各スイッチング素子TR1~TR4のドレイン端子とソース端子との間には、それぞれスナバコンデンサが接続されている。各スイッチング素子TR1~TR4のゲート端子には、ドライブ回路6から出力される駆動信号P1~P4(後述)がそれぞれ入力される。各スイッチング素子TR1~TR4は、それぞれ駆動信号P1~P4に基づいて、オンとオフとを切り替えられる。これにより、直流電圧が高周波電圧に変換される。なお、インバータ回路2の構成は限定されない。
トランス3は、インバータ回路2が出力する高周波電圧を変圧して、整流回路4に出力する。トランス3は、一次巻線31および二次巻線32を備えている。一次巻線31の一方の入力端子は出力ラインC1に接続され、他方の入力端子は出力ラインC2に接続されている。また、二次巻線32の一方の出力端子は整流回路4の一方の入力端子に接続され、他方の出力端子は整流回路4の他方の入力端子に接続されている。二次巻線32には、2つの出力端子とは別にセンタタップが設けられている。一次巻線31および二次巻線32は、それぞれ図示しないコアに巻回されており、互いに磁気結合可能である。
整流回路4は、トランス3のセンタタップを用いた両波整流回路であり、トランス3が出力する高周波電流を整流して、直流電流として出力する。整流回路4は、2個の整流用ダイオード41,42と、直流リアクトル43とを備えている。整流用ダイオード41,42は、トランス3の二次巻線32の各出力端子に、それぞれアノード端子が接続されて、それぞれのカソード端子が互いに接続されている。直流リアクトル43は、整流用ダイオード41,42のカソード端子側での接続点と、溶接電源装置A1の出力端子aとの間に直列接続されており、出力電流を安定させる。トランス3のセンタタップは、溶接電源装置A1の出力端子bに接続されている。整流回路4が出力する直流電流が、溶接電流として溶接トーチBに流れる。なお、整流回路4の構成は限定されない。
電流センサ7は、トランス3のセンタタップと出力端子bとの間の接続線に配置されており、溶接電源装置A1の出力電流を検出して、電流信号Iとして制御回路5に出力する。なお、電流センサ7の配置位置は限定されず、整流回路4の出力電流を検出できればよい。
制御回路5は、インバータ回路2を制御する構成であり、例えばマイクロコンピュータなどによって実現されている。制御回路5は、インバータ回路2を制御するための駆動信号P1~P4を生成して、ドライブ回路6に出力する。制御回路5は、出力電流制御を行っており、電流センサ7より入力される電流信号Iに基づいて、溶接電源装置A1の出力電流をフィードバック制御する。また、制御回路5は、位相シフト制御に類似する制御を行う。制御回路5は、機能構成として、目標設定部51、減算部52、調整値算出部53、および駆動信号生成部54を備えている。
目標設定部51は、溶接電源装置A1の出力電流の目標値である目標電流値I*を設定する。目標設定部51は、設定された目標電流値I*を、減算部52に出力する。目標設定部51は、作業者によって入力されたり、あらかじめプログラミングされている溶接条件に基づいて、目標電流値I*を設定する。減算部52は、電流センサ7より入力される電流信号Iと、目標設定部51より入力される目標電流値I*との偏差ΔI(=I*-I)を算出して、調整値算出部53に出力する。調整値算出部53は、入力される偏差ΔIに基づいて、偏差ΔIを「0」にするための調整値tadjを算出して、駆動信号生成部54に出力する。なお、調整値tadjの算出方法は限定されない。偏差ΔIが正の値の場合、調整値tadjは正の値になり、偏差ΔIが負の値の場合、調整値tadjは負の値になる。
駆動信号生成部54は、調整値算出部53より入力される調整値tadjに基づいて駆動信号P1~P4を生成して、ドライブ回路6に出力する。駆動信号P1~P4は、ドライブ回路6で増幅されて、スイッチング素子TR1~TR4にそれぞれ入力される。
図2は、各駆動信号P1~P4の一例を示す波形図である。駆動信号P1および駆動信号P3は、所定の周期Tで所定のパルス幅Tonを有するパルス信号である。駆動信号P1と駆動信号P3とは、位相が半周期(T/2)ずれている。周期Tおよびパルス幅Tonはあらかじめ固定された値が設定されている。したがって、駆動信号P1および駆動信号P3は、波形が変化せず固定されている。半周期(T/2)からパルス幅Tonを減じた期間は、デッドタイムtdであり、駆動信号P1のパルスと駆動信号P3のパルスとが重なることを防止するために設けられている。
一方、駆動信号P2および駆動信号P4は、波形が固定されておらず、調整値tadjに応じて変化する。駆動信号P2は、パルス幅Tonが固定されたパルス信号であるが、パルスの立ち上がりタイミングは駆動信号P4に応じて変化する。また、駆動信号P4は、パルス幅が変化するパルス信号である。駆動信号P4のパルス幅は、調整値tadjに応じて変化し、パルス幅Tonに調整値tadjを加算したパルス幅になる。調整値tadjが正の値の場合、駆動信号P4のパルス幅は、パルス幅Tonより大きくなる。一方、調整値tadjが負の値の場合、駆動信号P4のパルス幅は、パルス幅Tonより小さくなる。駆動信号P4のパルス幅が固定されていないので、制御回路5が行う制御は、通常の位相シフト制御とは異なる。また、駆動信号P4は調整値tadjに応じてパルス幅が変化するが、駆動信号P1,P2,P3のパルス幅は固定されているので、制御回路5が行う制御は、通常のPWM制御とも異なる。駆動信号P2は、駆動信号P4のパルスの立ち下がりからデッドタイムtdが経過したときにパルスが立ち上がる。駆動信号P4は、駆動信号P2のパルスの立ち下がりからデッドタイムtdが経過したときにパルスが立ち上がる。
図2において、駆動信号P4の最も左側のパルスのパルス幅は、tadj(t0)=0でパルス幅Tonになっている。駆動信号P4の次のパルスのパルス幅は、Ton+tadj(t1)になっている。駆動信号P4のさらに次のパルスのパルス幅は、Ton+tadj(t2)になっている。パルス幅が変化することで、駆動信号P4のパルスと駆動信号P1のパルスとの重なり期間(図2においてハッチングを付している)が変化している。駆動信号P2の各パルスは、駆動信号P4の各パルスの間に配置されている。これにより、駆動信号P2のパルスと駆動信号P3のパルスとの重なり期間(図2においてハッチングを付している)が同様に変化している。なお、図2では、調整値tadjが「0」であった場合の波形を破線で示している。このように、制御回路5は、調整値tadjに応じて、駆動信号P4のパルスと駆動信号P1のパルスとの重なり期間の長さ、および、駆動信号P2のパルスと駆動信号P3のパルスとの重なり期間の長さを調整することで、電源装置A10の出力電流を制御する。
図3は、駆動信号生成部54の内部構成の一例を示す機能ブロック図である。図3に示すように、駆動信号生成部54は、機能構成として、P1生成部541、P2生成部542、P3生成部543、P4生成部544、周期設定部545、パルス幅設定部546、デッドタイム設定部547、および加算部548を備えている。
周期設定部545は、所定の周期Tを設定する。周期設定部545は、設定された周期TをP1生成部541に出力する。また、周期設定部545は、周期Tの半周期(T/2)をP3生成部543、P4生成部544、およびデッドタイム設定部547に出力する。パルス幅設定部546は、所定のパルス幅Tonを設定する。パルス幅設定部546は、設定されたパルス幅Tonを、P1生成部541、P2生成部542、P3生成部543、加算部548、およびデッドタイム設定部547に出力する。デッドタイム設定部547は、周期設定部545から入力される半周期(T/2)と、パルス幅設定部546から入力されるパルス幅Tonとに基づいて、デッドタイムtd(=T/2-Ton)を設定する。デッドタイム設定部547は、設定されたデッドタイムtdをP2生成部542、P3生成部543、およびP4生成部544に出力する。加算部548は、パルス幅設定部546から入力されるパルス幅Tonに、調整値算出部53から入力される調整値tadjを加算して、駆動信号P4のパルス幅(Ton+tadj)として、P4生成部544に出力する。
P1生成部541は、周期設定部545から入力される周期Tと、パルス幅設定部546から入力されるパルス幅Tonとに基づいて、駆動信号P1を生成する。P1生成部541は、周期Tごとにパルスを立ち上げ、当該パルスの立ち上がりからパルス幅Tonの経過後にパルスを立ち下げることで、駆動信号P1を生成する。
P3生成部543は、周期設定部545から入力される半周期(T/2)と、パルス幅設定部546から入力されるパルス幅Tonと、デッドタイム設定部547から入力されるデッドタイムtdと、P1生成部541から入力される駆動信号P1とに基づいて、駆動信号P3を生成する。P3生成部543は、駆動信号P1の立ち下がりからデッドタイムtd経過後にパルスを立ち上げ、当該パルスの立ち上がりからパルス幅Tonの経過後にパルスを立ち下げることで、駆動信号P3を生成する。なお、P3生成部543は、駆動信号P1の立ち上がりから半周期(T/2)経過後にパルスを立ち上げてもよい。また、P3生成部543は、駆動信号P3のパルスの立ち下がりから、半周期(T/2)とデッドタイムtdの経過後にパルスを立ち上げてもよい。
P4生成部544は、周期設定部545から入力される半周期(T/2)と、加算部548から入力されるパルス幅(Ton+tadj)と、デッドタイム設定部547から入力されるデッドタイムtdと、P4生成部544から入力される駆動信号P4とに基づいて、駆動信号P4を生成する。P4生成部544は、駆動信号P4のパルスの立ち下がりから、半周期(T/2)とデッドタイムtdの経過後にパルスを立ち上げ、当該パルスの立ち上がりからパルス幅(Ton+tadj)の経過後にパルスを立ち下げることで、駆動信号P4を生成する。なお、P4生成部544は、駆動信号P2のパルスの立ち下がりからデッドタイムtd経過後にパルスを立ち上げてもよい。
P2生成部542は、パルス幅設定部546から入力されるパルス幅Tonと、デッドタイム設定部547から入力されるデッドタイムtdと、P4生成部544から入力される駆動信号P4とに基づいて、駆動信号P2を生成する。P2生成部542は、駆動信号P4のパルスの立ち下がりからデッドタイムtd経過後にパルスを立ち上げ、当該パルスの立ち上がりからパルス幅Tonの経過後にパルスを立ち下げることで、駆動信号P2を生成する。
P1生成部541が生成した駆動信号P1と、P2生成部542が生成した駆動信号P2と、P3生成部543が生成した駆動信号P3と、P4生成部544が生成した駆動信号P4とは、ドライブ回路6で増幅されて、インバータ回路2のスイッチング素子TR1~TR4にそれぞれ入力される。なお、駆動信号生成部54の内部構成は上記に限定されない。駆動信号生成部54は、図2に示す駆動信号P1~P4を生成できればよい。
なお、制御回路5の各部はディジタル回路として実現してもよいし、アナログ回路として実現してもよい。
次に、溶接電源装置A1の作用効果について説明する。
本実施形態によると、制御回路5は、駆動信号P1~P4を生成して、インバータ回路2の各スイッチング素子TR1~TR4にそれぞれ入力することで、インバータ回路2を制御する。また、制御回路5は、調整値tadjに応じて駆動信号P4のパルス幅を変化させることで、出力電流を制御する。駆動信号P2は、駆動信号P4のパルスの立ち下がりからデッドタイムtdが経過したときにパルスが立ち上がる。また、駆動信号P4は、駆動信号P2のパルスの立ち下がりからデッドタイムtdが経過したときにパルスが立ち上がる。したがって、制御回路5は、駆動信号P4のパルスと駆動信号P2のパルスとが重なることを防止できる。よって、制御回路5は、調整値tadjを制限することなく、スイッチング素子TR4とスイッチング素子TR2とが同時にオンになる短絡を防止できる。これにより、溶接電源装置A1は、短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる。
また、本実施形態によると、駆動信号P4のパルス幅が調整値tadjに応じて変化した場合、駆動信号P4のパルスと駆動信号P1のパルスとの重なり期間が変化する。駆動信号P2のパルスと駆動信号P3のパルスとの重なり期間も同様に変化する。したがって、正極側の通電時間と負極側の通電時間とが等しくなるので、溶接電源装置A1は、トランス3の偏磁を抑制できる。
また、本実施形態によると、スイッチング素子TR1とスイッチング素子TR2とが同時にオンになる期間、および、スイッチング素子TR3とスイッチング素子TR4とが同時にオンになる期間を有する。漏れインダクタンスに蓄えられたエネルギーによって、これらの期間に電流が循環されることで、インバータ回路2は、スイッチング素子TR1~TR4のゼロボルトスイッチングを実現できる。
なお、本実施形態においては、駆動信号P1がスイッチング素子TR1に入力され、駆動信号P2がスイッチング素子TR2に入力され、駆動信号P3がスイッチング素子TR3に入力され、駆動信号P4がスイッチング素子TR4に入力される場合について説明したが、これに限られない。例えば、図4(a)に示すように、駆動信号P1がスイッチング素子TR2に入力され、駆動信号P2がスイッチング素子TR1に入力され、駆動信号P3がスイッチング素子TR4に入力され、駆動信号P4がスイッチング素子TR3に入力されてもよい。すなわち、第1アーム21が、基準になるアームであってもよいし、制御の対象になるアームであってもよい。また、図4(b)に示すように、駆動信号P1がスイッチング素子TR3に入力され、駆動信号P2がスイッチング素子TR4に入力され、駆動信号P3がスイッチング素子TR1に入力され、駆動信号P4がスイッチング素子TR2に入力されてもよい。すなわち、調整値tadjに応じてオン期間を調整するスイッチング素子は、正極側のスイッチング素子であってもよいし、負極側のスイッチング素子であってもよい。
また、本実施形態においては、制御回路5が各駆動信号P1~P4を、スイッチング素子TR1~TR4のいずれかに固定して出力する場合について説明したが、これに限られない。制御回路5は、各駆動信号P1~P4の出力先を、スイッチング素子TR1~TR4で定期的に切り替えてもよい。この場合、駆動信号P4が入力されて、オン期間が変動するスイッチング素子が固定されないので、同じスイッチング素子だけに負担がかかることを防止できる。
また、本実施形態においては、本発明を溶接電源装置に適用した場合について説明したが、これに限られない。本発明は、インバータ回路で直流電圧を高周波電圧に変換するすべての電源装置に適用可能である。
本発明に係る電源装置は、上記した実施形態に限定されるものではない。本発明に係る電源装置の各部の具体的な構成は、種々に設計変更自在である。
A1:溶接電源装置、1:直流電源、2:インバータ回路、TR1~TR4:スイッチング素子、3:トランス、4:整流回路、5:制御回路、53:調整値算出部、541:P1生成部、542:P2生成部、543:P3生成部、544:P4生成部、545:周期設定部、546:パルス幅設定部、547:デッドタイム設定部、548:加算部、B:溶接トーチ
Claims (3)
- それぞれ2個のスイッチング素子が直列接続された第1アームおよび第2アームを有するインバータ回路と、
前記第1アームの第1スイッチング素子に入力される第1駆動信号と、前記第2アームにおいて前記第1スイッチング素子と同じ極性側に接続された第2スイッチング素子に入力される第2駆動信号と、前記第1アームの第3スイッチング素子に入力される第3駆動信号と、前記第2アームにおいて前記第3スイッチング素子と同じ極性側に接続された第4スイッチング素子に入力される第4駆動信号とを生成する制御回路と、
を備え、
前記制御回路は、
所定の周期で所定の第1パルス幅を有するパルス信号を前記第1駆動信号として生成し、
前記第1駆動信号を半周期ずらしたパルス信号を前記第3駆動信号として生成し、
変化する第2パルス幅を有し、かつ、前記第2駆動信号のパルスの立ち下がりから所定のデッドタイム経過後にパルスが立ち上がるパルス信号を前記第4駆動信号として生成し、
前記第1パルス幅を有し、かつ、前記第4駆動信号のパルスの立ち下りから前記デッドタイム経過後にパルスが立ち上がるパルス信号を前記第2駆動信号として生成する、
電源装置。 - 前記制御回路は、
前記電源装置の出力電流と目標電流値との偏差に基づいて調整値を算出する調整値算出部と、
前記所定の周期を設定する周期設定部と、
前記第1パルス幅を設定するパルス幅設定部と、
前記所定の周期と前記第1パルス幅とに基づいて前記デッドタイムを設定するデッドタイム設定部と、
前記パルス幅設定部から入力される前記第1パルス幅に、前記調整値算出部から入力される前記調整値を加算して、前記第2パルス幅を算出する加算部と、
前記所定の周期ごとにパルスを立ち上げ、当該パルスの立ち上がりから前記第1パルス幅の経過後にパルスを立ち下げることで、前記第1駆動信号を生成する第1駆動信号生成部と、
前記第1駆動信号の立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第1パルス幅の経過後にパルスを立ち下げることで、前記第3駆動信号を生成する第3駆動信号生成部と、
前記第4駆動信号のパルスの立ち下がりから前記半周期と前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第2パルス幅の経過後にパルスを立ち下げることで、前記第4駆動信号を生成する第4駆動信号生成部と、
前記第4駆動信号のパルスの立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第1パルス幅の経過後にパルスを立ち下げることで、前記第2駆動信号を生成する第2駆動信号生成部と、
を備えている、
請求項1に記載の電源装置。 - 前記インバータ回路に直流電圧を供給する直流電源と、
前記インバータ回路が出力する高周波電圧を変圧するトランスと、
前記トランスによって変圧された高周波電圧を整流する整流回路と、
をさらに備え、
前記インバータ回路によって制御された直流電流を溶接トーチに出力する、
請求項1または2に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021084419A JP2022177970A (ja) | 2021-05-19 | 2021-05-19 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021084419A JP2022177970A (ja) | 2021-05-19 | 2021-05-19 | 電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022177970A true JP2022177970A (ja) | 2022-12-02 |
Family
ID=84239558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021084419A Pending JP2022177970A (ja) | 2021-05-19 | 2021-05-19 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022177970A (ja) |
-
2021
- 2021-05-19 JP JP2021084419A patent/JP2022177970A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5762241B2 (ja) | 電源装置及びアーク加工用電源装置 | |
US8581147B2 (en) | Three stage power source for electric ARC welding | |
US20160197562A1 (en) | Electric power conversion device | |
JP6366543B2 (ja) | Dc/dcコンバータ | |
KR20140115951A (ko) | 전원 장치 및 아크 가공용 전원 장치 | |
JP5063731B2 (ja) | 電源装置 | |
KR102099988B1 (ko) | 전원 장치 및 아크 가공용 전원 장치 | |
JP2022177970A (ja) | 電源装置 | |
JP2019217544A (ja) | 溶接電源装置 | |
JP2015228760A (ja) | スイッチング電源装置 | |
CN110605459B (zh) | 焊接电源装置 | |
JP2008048484A (ja) | 直流交流変換装置の駆動方法 | |
JP5917097B2 (ja) | 電源装置及びアーク加工用電源装置 | |
JP2022190981A (ja) | 電源装置 | |
JP2014093886A (ja) | 電源装置及びアーク加工用電源装置 | |
JP6510972B2 (ja) | インバータ制御回路、および、電源装置 | |
JP2017046403A (ja) | インバータ制御回路、インバータ制御方法、および、電源装置 | |
JP2024060638A (ja) | 電源装置 | |
JP6084436B2 (ja) | アーク加工用電源装置 | |
JP6665390B2 (ja) | 制御回路、インバータ装置、および、電源装置 | |
JP2019103200A (ja) | 電力変換装置 | |
JP2022131146A (ja) | 電源装置 | |
JP2018038230A (ja) | 電力変換装置 | |
JP2017158281A (ja) | 制御回路、インバータ装置、および、電源装置 | |
JP2021193857A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240419 |