JP2014090006A - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP2014090006A
JP2014090006A JP2012237639A JP2012237639A JP2014090006A JP 2014090006 A JP2014090006 A JP 2014090006A JP 2012237639 A JP2012237639 A JP 2012237639A JP 2012237639 A JP2012237639 A JP 2012237639A JP 2014090006 A JP2014090006 A JP 2014090006A
Authority
JP
Japan
Prior art keywords
circuit
voltage side
power module
low
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012237639A
Other languages
Japanese (ja)
Inventor
Hongbo Zhang
洪波 張
Akira Sho
明 商
Ya-Zhe Wang
亞哲 王
Kazuhiro Kuriaki
和広 栗秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012237639A priority Critical patent/JP2014090006A/en
Publication of JP2014090006A publication Critical patent/JP2014090006A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power module configured to allow cooperation between a high-voltage-side control circuit and a low-voltage-side control circuit.SOLUTION: A power module 1A comprises: a package 30 composed of an insulator; a high-voltage-side power terminal, a driven terminal, and a low-voltage-side power terminal fixed to the package 30; high-voltage-side drive elements T1 to T3 connected between the high-voltage-side power terminal and the driven terminal; low-voltage-side drive elements T4 to T6 connected between the low-voltage-side power terminal and the driven terminal; an HVIC2 which is integrated on a first semiconductor chip and controls switching of the high-voltage-side drive element; an LVIC4 which is integrated on a second semiconductor chip and controls switching of the low-voltage-side drive element; and a conductive member which directly connects the HVIC2 and the LVIC4 inside the package.

Description

この発明は、パワーモジュールに関し、特に、パッケージに固定された高圧側電源端子、被駆動端子および低圧側電源端子を備えた、パワーモジュールに関する。   The present invention relates to a power module, and more particularly to a power module including a high-voltage power supply terminal, a driven terminal, and a low-voltage power supply terminal fixed to a package.

インテリジェントパワーモジュール（ＩＰＭ）には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのパワースイッチング素子が搭載されている。特開２００５−１８３４６３号公報には、このようなＩＰＭの一例として、３相ブリッジ回路を有するインバータモジュールが開示されている。   An intelligent power module (IPM) is equipped with a power switching element such as an insulated gate bipolar transistor (IGBT). Japanese Patent Application Laid-Open No. 2005-183463 discloses an inverter module having a three-phase bridge circuit as an example of such an IPM.

特開２００５−１８３４６３号公報JP 2005-183463 A

インバータモジュールなどのＩＰＭでは、高圧側パワースイッチング素子を駆動する制御用集積回路（ＨＶＩＣ）と、低圧側パワースイッチング素子を駆動する制御用集積回路（ＬＶＩＣ）が別々に搭載されていた。ＨＶＩＣ，ＬＶＩＣは、各々外部コントローラから受けた制御駆動信号に従って、それぞれ高圧側パワースイッチング素子、低圧側パワースイッチング素子をオン、オフさせる。   In an IPM such as an inverter module, a control integrated circuit (HVIC) for driving a high-voltage side power switching element and a control integrated circuit (LVIC) for driving a low-voltage side power switching element are separately mounted. The HVIC and LVIC turn on and off the high-voltage side power switching element and the low-voltage side power switching element, respectively, according to the control drive signal received from the external controller.

しかしながら、このような構成では、ＨＶＩＣとＬＶＩＣの情報共有や連携動作が困難である。   However, with such a configuration, it is difficult to share information and cooperate with HVIC and LVIC.

本発明は、上記の課題を解決するためになされたものであって、その目的は、高圧側半導体スイッチング素子を駆動する高圧側制御用回路と低圧側半導体スイッチング素子を駆動する低圧側制御用回路との連携を可能とするように構成されたパワーモジュールを提供することである。   The present invention has been made to solve the above-described problems, and its object is to provide a high voltage side control circuit for driving a high voltage side semiconductor switching element and a low voltage side control circuit for driving a low voltage side semiconductor switching element. It is providing the power module comprised so that cooperation with can be performed.

この発明は、要約すると、パワーモジュールであって、絶縁体で構成されたパッケージと、パッケージに固定された高圧側電源端子、被駆動端子および低圧側電源端子と、高圧側電源端子と被駆動端子との間に接続される高圧側駆動素子と、低圧側電源端子と被駆動端子との間に接続される低圧側駆動素子と、第１の半導体チップ上に集積化され、高圧側駆動素子のスイッチング制御を行なう第１回路と、第２の半導体チップ上に集積化され、低圧側駆動素子のスイッチング制御を行なう第２回路とを備える。高圧側駆動素子、低圧側駆動素子、第１回路および第２回路は、パッケージに収容される。パワーモジュールは、第１回路と第２回路とをパッケージの内部で直接的に接続する導電部材をさらに備える。   In summary, the present invention is a power module comprising an insulator, a high-voltage power supply terminal, a driven terminal and a low-voltage power supply terminal fixed to the package, a high-voltage power supply terminal and a driven terminal. A high voltage side driving element connected between the low voltage side power supply terminal and the driven terminal, and a high voltage side driving element integrated on the first semiconductor chip. A first circuit that performs switching control and a second circuit that is integrated on the second semiconductor chip and performs switching control of the low-voltage side driving element are provided. The high-voltage side drive element, the low-voltage side drive element, the first circuit, and the second circuit are accommodated in a package. The power module further includes a conductive member that directly connects the first circuit and the second circuit inside the package.

この発明は、他の局面では、パワーモジュールであって、絶縁体で構成されたパッケージと、パッケージに固定された高圧側電源端子、被駆動端子および低圧側電源端子と、パッケージに収容され、高圧側電源端子と被駆動端子との間に接続される高圧側駆動素子と、パッケージに収容され、低圧側電源端子と被駆動端子との間に接続される低圧側駆動素子と、パッケージに収容され、高圧側駆動素子のスイッチング制御を行なう第１回路と、低圧側駆動素子のスイッチング制御を行なう第２回路とが１つの半導体チップに集積化された集積回路とを備える。   In another aspect, the present invention is a power module, which is a package composed of an insulator, a high-voltage power supply terminal, a driven terminal, and a low-voltage power supply terminal fixed to the package; A high-voltage side drive element connected between the side power supply terminal and the driven terminal and a low-voltage side drive element connected between the low-voltage side power supply terminal and the driven terminal; A first circuit that performs switching control of the high-voltage side driving element and an integrated circuit in which a second circuit that performs switching control of the low-voltage side driving element is integrated on one semiconductor chip.

本発明によれば、高圧側半導体スイッチング素子を駆動する高圧側制御用回路と低圧側半導体スイッチング素子を駆動する低圧側制御用回路との連携が可能となり、端子数を増加させずに種々の機能が実現できる。   According to the present invention, it is possible to link a high voltage side control circuit for driving a high voltage side semiconductor switching element and a low voltage side control circuit for driving a low voltage side semiconductor switching element, and various functions can be achieved without increasing the number of terminals. Can be realized.

実施の形態のパワーモジュールに共通する構成を示した回路図である。It is the circuit diagram which showed the structure common to the power module of embodiment. 本発明の実施の形態１に係るトランスファーモールド型パワーモジュールの内部構造を示す平面図である。It is a top view which shows the internal structure of the transfer mold type power module which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係るトランスファーモールド型パワーモジュールの内部構造を示す側面図である。It is a side view which shows the internal structure of the transfer mold type power module which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係るトランスファーモールド型パワーモジュールの内部構造を示す平面図である。It is a top view which shows the internal structure of the transfer mold type power module which concerns on Embodiment 2 of this invention. 本発明の実施の形態２に係るトランスファーモールド型パワーモジュールの内部構造を示す側面図である。It is a side view which shows the internal structure of the transfer mold type power module which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係るトランスファーモールド型パワーモジュールの内部構造を示す平面図である。It is a top view which shows the internal structure of the transfer mold type power module which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係るトランスファーモールド型パワーモジュールの内部構造を示す側面図である。It is a side view which shows the internal structure of the transfer mold type power module which concerns on Embodiment 3 of this invention. 実施の形態４のパワーモジュールの主要部の構成を示す回路図である。FIG. 6 is a circuit diagram illustrating a configuration of a main part of a power module according to a fourth embodiment. インターロック回路の動作を説明するための動作波形図である。It is an operation | movement waveform diagram for demonstrating operation | movement of an interlock circuit. インターロック回路をＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating an interlock circuit in HVIC. インターロック回路をＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating an interlock circuit in LVIC. 実施の形態５のパワーモジュールの主要部の構成を示す回路図である。FIG. 9 is a circuit diagram showing a configuration of a main part of a power module according to a fifth embodiment. 逆信号生成回路の動作を説明するための動作波形図である。It is an operation waveform diagram for explaining the operation of the reverse signal generation circuit. 逆信号生成回路をＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating a reverse signal generation circuit in LVIC. 逆信号生成回路をＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating a reverse signal generation circuit in HVIC. 実施の形態６のパワーモジュールの主要部の構成を示す回路図である。FIG. 10 is a circuit diagram illustrating a configuration of a main part of a power module according to a sixth embodiment. デッドタイム変更機能付きの逆信号生成回路をＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating the reverse signal generation circuit with a dead time change function in LVIC. デッドタイム変更機能付きの逆信号生成回路をＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating the reverse signal generation circuit with a dead time change function in HVIC. 実施の形態７のパワーモジュールの主要部の構成を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a main part of a power module according to a seventh embodiment. 実施の形態８のパワーモジュールの主要部の構成を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a main part of a power module according to an eighth embodiment. 三相ＰＷＭ生成回路とデッドタイム変更機能付きの逆信号生成回路とをＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating a three-phase PWM generation circuit and the reverse signal generation circuit with a dead time change function in LVIC. 三相ＰＷＭ生成回路とデッドタイム変更機能付きの逆信号生成回路とをＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。It is a figure for demonstrating the connection of HVIC and LVIC at the time of incorporating a three-phase PWM generation circuit and the reverse signal generation circuit with a dead time change function in HVIC.

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一または相当する部品には同一の符号を付し、それらについての詳細な説明は繰返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same or corresponding parts are denoted by the same reference numerals, and detailed description thereof will not be repeated.

［基本回路構成］
図１は、以下の実施の形態のパワーモジュールに共通する構成を示した回路図である。図１を参照して、パワーモジュール１は、制御用電源端子ＶＰ１，ＶＮ１と、制御用接地端子ＶＮＣと、制御用主信号入力端子ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮと、制御用検知信号入力端子ＶＵＦＢ，ＶＶＦＢ，ＶＷＦＢと、出力用電源端子Ｐと、出力端子Ｕ，Ｖ，Ｗと、出力用接地端子ＮＵ，ＮＶ，ＮＷと、エラー信号出力端子ＦＯと、保護回路用入力端子ＣＩＮとを含む。 [Basic circuit configuration]
FIG. 1 is a circuit diagram showing a configuration common to the power modules of the following embodiments. Referring to FIG. 1, power module 1 includes control power supply terminals VP1, VN1, control ground terminal VNC, control main signal input terminals UP, VP, WP, UN, VN, WN, and control detection. Signal input terminals VUFB, VVFB, VWFB, output power supply terminal P, output terminals U, V, W, output ground terminals NU, NV, NW, error signal output terminal FO, and protection circuit input terminal CIN Including.

パワーモジュール１は、さらに、高圧側パワースイッチング素子であるトランジスタＴ１〜Ｔ３と、トランジスタＴ１〜Ｔ３にそれぞれ逆並列に接続された還流ダイオードＤ１〜Ｄ３と、トランジスタＴ１〜Ｔ３を駆動する制御用集積回路（ＨＶＩＣ）２とを含む。   The power module 1 further includes transistors T1 to T3 which are high-voltage side power switching elements, freewheeling diodes D1 to D3 connected in antiparallel to the transistors T1 to T3, and a control integrated circuit for driving the transistors T1 to T3. (HVIC) 2.

パワーモジュール１は、さらに、低圧側パワースイッチング素子であるトランジスタＴ４〜Ｔ６と、トランジスタＴ４〜Ｔ６にそれぞれ逆並列に接続された還流ダイオードＤ４〜Ｄ６と、トランジスタＴ４〜Ｔ６を駆動する制御用集積回路（ＬＶＩＣ）４とを含む。   The power module 1 further includes transistors T4 to T6, which are low-voltage side power switching elements, freewheeling diodes D4 to D6 connected in antiparallel to the transistors T4 to T6, and a control integrated circuit that drives the transistors T4 to T6. (LVIC) 4.

トランジスタＴ１〜Ｔ６は、たとえば、ＩＧＢＴ素子を用いることができるが、他のパワー半導体素子であっても良い。   For example, IGBT elements can be used as the transistors T1 to T6, but other power semiconductor elements may be used.

トランジスタＴ１は、ＨＶＩＣ２からの制御信号ＵＯＨをゲートに受け、コレクタが電源端子Ｐに接続され、エミッタが出力端子Ｕに接続される。トランジスタＴ２は、ＨＶＩＣ２からの制御信号ＶＯＨをゲートに受け、コレクタが電源端子Ｐに接続され、エミッタが出力端子Ｖに接続される。トランジスタＴ３は、ＨＶＩＣ２からの制御信号ＷＯＨをゲートに受け、コレクタが電源端子Ｐに接続され、エミッタが出力端子Ｗに接続される。   The transistor T1 receives a control signal UOH from the HVIC2 at its gate, has a collector connected to the power supply terminal P, and an emitter connected to the output terminal U. The transistor T2 receives a control signal VOH from the HVIC2 at its gate, has a collector connected to the power supply terminal P, and an emitter connected to the output terminal V. The transistor T3 receives a control signal WOH from the HVIC 2 at its gate, has a collector connected to the power supply terminal P, and an emitter connected to the output terminal W.

トランジスタＴ４は、ＬＶＩＣ４からの制御信号ＵＯＬをゲートに受け、コレクタが出力端子Ｕに接続され、エミッタが端子ＮＵに接続される。トランジスタＴ５は、ＬＶＩＣ４からの制御信号ＶＯＬをゲートに受け、コレクタが出力端子Ｖに接続され、エミッタが端子ＮＶに接続される。トランジスタＴ６は、ＬＶＩＣ４からの制御信号ＷＯＬをゲートに受け、コレクタが出力端子Ｗに接続され、エミッタが端子ＮＷに接続される。   The transistor T4 receives the control signal UOL from the LVIC 4 at its gate, the collector is connected to the output terminal U, and the emitter is connected to the terminal NU. The transistor T5 receives a control signal VOL from the LVIC 4 at its gate, has a collector connected to the output terminal V, and an emitter connected to the terminal NV. The transistor T6 receives a control signal WOL from the LVIC 4 at its gate, has a collector connected to the output terminal W, and an emitter connected to the terminal NW.

パワーモジュール１は、さらに、抵抗素子１２，１４，１６と、ブートストラップダイオード（ＢｏｏｔＳｔｒａｐ Ｄｉｏｄｅ：ＢＳＤ）６，８，１０とを含む。抵抗素子１２とＢＳＤ６とは端子ＶＰ１と端子ＶＷＦＢとの間に直列接続される。抵抗素子１４とＢＳＤ８とは端子ＶＰ１と端子ＶＶＦＢとの間に直列接続される。抵抗素子１６とＢＳＤ１０とは端子ＶＰ１と端子ＶＵＦＢとの間に直列接続される。   The power module 1 further includes resistance elements 12, 14, and 16 and bootstrap diodes (BSD) 6, 8, and 10. The resistance element 12 and the BSD 6 are connected in series between the terminal VP1 and the terminal VWFB. The resistance element 14 and the BSD 8 are connected in series between the terminal VP1 and the terminal VVFB. The resistive element 16 and the BSD 10 are connected in series between the terminal VP1 and the terminal VUFB.

ＨＶＩＣ２は、図示しない外部コントローラから与えられる制御用信号ＵＰ，ＶＰ，ＷＰに基づいて、それぞれトランジスタＴ１〜Ｔ３をオン・オフ制御する。ＬＶＩＣ４は、図示しない外部コントローラから与えられる制御用信号ＵＮ，ＶＮ，ＷＮに基づいて、それぞれトランジスタＴ４〜Ｔ６をオン・オフ制御する。   The HVIC 2 controls the transistors T1 to T3 on and off based on control signals UP, VP, and WP supplied from an external controller (not shown). The LVIC 4 controls the transistors T4 to T6 on and off based on control signals UN, VN, and WN supplied from an external controller (not shown).

［実施の形態１］
図２は、本発明の実施の形態１に係るトランスファーモールド型パワーモジュールの内部構造を示す平面図である。図３は、本発明の実施の形態１に係るトランスファーモールド型パワーモジュールの内部構造を示す側面図である。 [Embodiment 1]
FIG. 2 is a plan view showing the internal structure of the transfer mold type power module according to Embodiment 1 of the present invention. FIG. 3 is a side view showing the internal structure of the transfer mold type power module according to Embodiment 1 of the present invention.

図２、図３を参照して、パワーモジュール１Ａは、トランスファーモールドによって樹脂封止されたパッケージ３０を含む。パッケージ３０によって、端子Ｐ１Ａ，Ｐ１Ｂ，Ｐ２〜Ｐ２５、ＨＶＩＣ２，ＬＶＩＣ４，トランジスタＴ１〜Ｔ６、ダイオードＤ１〜Ｄ６、ＢＳＤ６，８，１０が固定され支持されている。放熱面３２には、ヒートシンクを取り付けることが好ましい。なお、各端子に添えたカッコ内の文字は、図１の対応する端子を示す。   2 and 3, power module 1 </ b> A includes a package 30 that is resin-sealed by transfer molding. The package 30 fixes and supports terminals P1A, P1B, P2 to P25, HVIC2 and LVIC4, transistors T1 to T6, diodes D1 to D6, and BSD6, 8, and 10. A heat sink is preferably attached to the heat radiation surface 32. The characters in parentheses attached to each terminal indicate the corresponding terminal in FIG.

パッケージ内部において、ＨＶＩＣ２，ＬＶＩＣ４，トランジスタＴ１〜Ｔ６、ダイオードＤ１〜Ｄ６、ＢＳＤ６，８，１０は、ワイヤボンディングによって相互に接続されている。   In the package, HVIC2, LVIC4, transistors T1 to T6, diodes D1 to D6, and BSD6, 8, and 10 are connected to each other by wire bonding.

特に、パワーモジュール１Ａは、ＨＶＩＣ２とＬＶＩＣ４とをパッケージの内部で直接的に接続するダイレクトワイヤ４０を含む。これにより、ＨＶＩＣ２とＬＶＩＣ４とがパッケージ３０の内部で一体化される。ダイレクトワイヤ４０によって、ＨＶＩＣ２とＬＶＩＣ４とが、互いに情報を通信することが可能となる。   In particular, the power module 1A includes a direct wire 40 that directly connects the HVIC 2 and the LVIC 4 inside the package. As a result, the HVIC 2 and the LVIC 4 are integrated within the package 30. The direct wire 40 enables the HVIC 2 and the LVIC 4 to communicate information with each other.

ＨＶＩＣ２とＬＶＩＣ４の少なくとも一方、または両方に、カスタム設計した回路を追加して内蔵すれば、高性能、高信頼性、高集積なパワーモジュールを実現することができる。   If a custom designed circuit is additionally incorporated in at least one or both of the HVIC 2 and the LVIC 4, a high-performance, highly reliable, highly integrated power module can be realized.

実施の形態１について総括する。図２を参照して、実施の形態１に係るパワーモジュール１Ａは、エポキシ樹脂等の絶縁体で構成されたパッケージ３０と、パッケージ３０に固定された高圧側電源端子Ｐ２４（Ｐ）、被駆動端子Ｐ２１（Ｗ）、Ｐ２２（Ｖ）、Ｐ２３（Ｗ）および低圧側電源端子Ｐ１８（ＮＷ）、Ｐ１８（ＮＶ）、Ｐ２０（ＮＵ）と、高圧側電源端子と被駆動端子との間に接続される高圧側駆動素子Ｔ１〜Ｔ３と、低圧側電源端子と被駆動端子との間に接続される低圧側駆動素子Ｔ４〜Ｔ６と、第１の半導体チップ上に集積化され、高圧側駆動素子のスイッチング制御を行なうＨＶＩＣ２と、第２の半導体チップ上に集積化され、低圧側駆動素子のスイッチング制御を行なうＬＶＩＣ４とを備える。高圧側駆動素子、低圧側駆動素子、ＨＶＩＣ２およびＬＶＩＣ４は、パッケージ３０に収容される。パワーモジュール１Ａは、ＨＶＩＣ２とＬＶＩＣ４とをパッケージの内部で直接的に接続する導電部材をさらに備える。   The first embodiment will be summarized. Referring to FIG. 2, a power module 1A according to the first embodiment includes a package 30 made of an insulator such as an epoxy resin, a high-voltage power supply terminal P24 (P) fixed to the package 30, and a driven terminal. P21 (W), P22 (V), P23 (W) and low-voltage side power supply terminals P18 (NW), P18 (NV), P20 (NU) are connected between the high-voltage side power supply terminal and the driven terminal. High-voltage side drive elements T1 to T3, low-voltage side drive elements T4 to T6 connected between the low-voltage side power supply terminal and the driven terminal, and switching of the high-voltage side drive element are integrated on the first semiconductor chip. The HVIC 2 that performs control and the LVIC 4 that is integrated on the second semiconductor chip and performs switching control of the low-voltage side drive element are provided. The high voltage side drive element, the low voltage side drive element, the HVIC 2 and the LVIC 4 are accommodated in the package 30. The power module 1A further includes a conductive member that directly connects the HVIC 2 and the LVIC 4 inside the package.

好ましくは、導電部材は、パッケージ３０の内部でＨＶＩＣ２とＬＶＩＣ４とを直接的に接続するダイレクトワイヤ４０を含む。   Preferably, the conductive member includes a direct wire 40 that directly connects the HVIC 2 and the LVIC 4 inside the package 30.

［実施の形態２］
図４は、本発明の実施の形態２に係るトランスファーモールド型パワーモジュールの内部構造を示す平面図である。図５は、本発明の実施の形態２に係るトランスファーモールド型パワーモジュールの内部構造を示す側面図である。 [Embodiment 2]
FIG. 4 is a plan view showing the internal structure of the transfer mold type power module according to Embodiment 2 of the present invention. FIG. 5 is a side view showing the internal structure of the transfer mold type power module according to Embodiment 2 of the present invention.

図４、図５を参照して、パワーモジュール１Ｂは、図２のダイレクトワイヤ４０に代えて、リード５２と、ＬＶＩＣ４とリード５２とを接続するワイヤ５４と、ＨＶＩＣ２とリード５２とを接続するワイヤ５０とを含む。他の構成は、図２，図３で説明したパワーモジュール１Ａと同様であるので説明は繰返さない。   Referring to FIGS. 4 and 5, power module 1 </ b> B replaces direct wire 40 in FIG. 2 with wire 52 connecting lead 52, LVIC 4 and lead 52, and wire connecting HVIC 2 and lead 52. 50. The other configuration is similar to that of power module 1A described with reference to FIGS. 2 and 3, and therefore description thereof will not be repeated.

実施の形態２に係るパワーモジュール１Ｂは、従来はパッケージ内では独立配置されていたＨＶＩＣ２とＬＶＩＣ４との間が、中継リードおよびワイヤによってパッケージ内で接続され、ＨＶＩＣ２とＬＶＩＣ４とが一体化されている。   In the power module 1B according to the second embodiment, the HVIC2 and the LVIC4, which are conventionally arranged independently in the package, are connected in the package by relay leads and wires, and the HVIC2 and the LVIC4 are integrated. .

これにより、実施の形態１と同様にＨＶＩＣ２とＬＶＩＣ４との間で情報の通信が可能となり、実施の形態１と同様な効果が得られる。また、実施の形態１と比べて中継フレームがあるためワイヤ長が短くできるので、アセンブリ工程での封止樹脂によるワイヤの流れなどの懸念が低減できる。   As a result, information can be communicated between the HVIC 2 and the LVIC 4 as in the first embodiment, and the same effects as in the first embodiment can be obtained. In addition, since there is a relay frame as compared with the first embodiment, the wire length can be shortened, so that concerns such as the flow of the wire due to the sealing resin in the assembly process can be reduced.

実施の形態２について総括する。図４を参照して、実施の形態１に係るパワーモジュール１Ｂは、エポキシ樹脂等の絶縁体で構成されたパッケージ３０と、パッケージ３０に固定された高圧側電源端子Ｐ２４（Ｐ）、被駆動端子Ｐ２１（Ｗ）、Ｐ２２（Ｖ）、Ｐ２３（Ｗ）および低圧側電源端子Ｐ１８（ＮＷ）、Ｐ１８（ＮＶ）、Ｐ２０（ＮＵ）と、高圧側電源端子と被駆動端子との間に接続される高圧側駆動素子Ｔ１〜Ｔ３と、低圧側電源端子と被駆動端子との間に接続される低圧側駆動素子Ｔ４〜Ｔ６と、第１の半導体チップ上に集積化され、高圧側駆動素子のスイッチング制御を行なうＨＶＩＣ２と、第２の半導体チップ上に集積化され、低圧側駆動素子のスイッチング制御を行なうＬＶＩＣ４とを備える。高圧側駆動素子、低圧側駆動素子、ＨＶＩＣ２およびＬＶＩＣ４は、パッケージ３０に収容される。パワーモジュール１Ｂは、ＨＶＩＣ２とＬＶＩＣ４とをパッケージの内部で直接的に接続する導電部材をさらに備える。   The second embodiment will be summarized. Referring to FIG. 4, power module 1B according to the first embodiment includes a package 30 made of an insulator such as an epoxy resin, a high-voltage power supply terminal P24 (P) fixed to package 30, and a driven terminal. P21 (W), P22 (V), P23 (W) and low-voltage side power supply terminals P18 (NW), P18 (NV), P20 (NU) are connected between the high-voltage side power supply terminal and the driven terminal. High-voltage side drive elements T1 to T3, low-voltage side drive elements T4 to T6 connected between the low-voltage side power supply terminal and the driven terminal, and switching of the high-voltage side drive element are integrated on the first semiconductor chip. The HVIC 2 that performs control and the LVIC 4 that is integrated on the second semiconductor chip and performs switching control of the low-voltage side drive element are provided. The high voltage side drive element, the low voltage side drive element, the HVIC 2 and the LVIC 4 are accommodated in the package 30. The power module 1B further includes a conductive member that directly connects the HVIC 2 and the LVIC 4 inside the package.

好ましくは、導電部材は、リード５２と、ＨＶＩＣ２とリード５２とを接続する第１ワイヤ５０と、ＬＶＩＣ４とリード５２とを接続する第２ワイヤ５４とを含む。   Preferably, the conductive member includes a lead 52, a first wire 50 that connects the HVIC 2 and the lead 52, and a second wire 54 that connects the LVIC 4 and the lead 52.

［実施の形態３］
図６は、本発明の実施の形態３に係るトランスファーモールド型パワーモジュールの内部構造を示す平面図である。図７は、本発明の実施の形態３に係るトランスファーモールド型パワーモジュールの内部構造を示す側面図である。 [Embodiment 3]
FIG. 6 is a plan view showing an internal structure of a transfer mold type power module according to Embodiment 3 of the present invention. FIG. 7 is a side view showing the internal structure of the transfer mold type power module according to Embodiment 3 of the present invention.

図６、図７を参照して、パワーモジュール１Ｃは、図２で２チップ構成であったＨＶＩＣ２とＬＶＩＣ４とが、１チップ構成であるドライバＩＣ６０に置き換えられている。他の構成は、図２，図３で説明したパワーモジュール１Ａと同様であるので説明は繰返さない。   Referring to FIGS. 6 and 7, in the power module 1C, the HVIC2 and the LVIC4 that are configured in two chips in FIG. 2 are replaced with a driver IC 60 that is configured in one chip. The other configuration is similar to that of power module 1A described with reference to FIGS. 2 and 3, and therefore description thereof will not be repeated.

実施の形態３に係るパワーモジュール１Ｃは、従来はパッケージ内では独立配置されていたＨＶＩＣ２とＬＶＩＣ４が、ワンチップのドライバＩＣ６０となって一体化されている。   In the power module 1C according to the third embodiment, the HVIC 2 and the LVIC 4 that are conventionally independently arranged in the package are integrated as a one-chip driver IC 60.

これにより、実施の形態１と同様にＨＶＩＣ２とＬＶＩＣ４との間で情報の通信が可能となり、実施の形態１と同様な効果が得られる。また、ワンチップ化により部品点数が削減されアセンブリ時の工程数も削減され生産効率の向上が期待できる。   As a result, information can be communicated between the HVIC 2 and the LVIC 4 as in the first embodiment, and the same effects as in the first embodiment can be obtained. In addition, the number of parts can be reduced by using one chip and the number of processes during assembly can be reduced, so that the production efficiency can be improved.

実施の形態３について総括する。図６を参照して、実施の形態３に係るパワーモジュール１Ｃは、絶縁体で構成されたパッケージ３０と、パッケージ３０に固定された高圧側電源端子Ｐ２４（Ｐ）、被駆動端子Ｐ２１（Ｗ）、Ｐ２２（Ｖ）、Ｐ２３（Ｗ）および低圧側電源端子Ｐ１８（ＮＷ）、Ｐ１８（ＮＶ）、Ｐ２０（ＮＵ）と、パッケージ３０に収容され、高圧側電源端子と被駆動端子との間に接続される高圧側駆動素子Ｔ１〜Ｔ３と、パッケージ３０に収容され、低圧側電源端子と被駆動端子との間に接続される低圧側駆動素子Ｔ４〜Ｔ６と、パッケージ３０に収容され、高圧側駆動素子のスイッチング制御を行なうＨＶＩＣ２と、低圧側駆動素子のスイッチング制御を行なうＬＶＩＣ４とが１つの半導体チップに集積化されたドライバＩＣ６０とを備える。   The third embodiment will be summarized. Referring to FIG. 6, a power module 1C according to the third embodiment includes a package 30 made of an insulator, a high-voltage power supply terminal P24 (P) fixed to the package 30, and a driven terminal P21 (W). , P22 (V), P23 (W) and low-voltage side power supply terminals P18 (NW), P18 (NV), P20 (NU), and housed in the package 30 and connected between the high-voltage side power supply terminals and the driven terminals High-voltage side driving elements T1 to T3, which are accommodated in the package 30 and connected between the low-voltage side power supply terminal and the driven terminal, and the high-voltage side driving elements T4 to T6 which are accommodated in the package 30 An HVIC 2 that controls switching of elements and an LVIC 4 that controls switching of low-voltage side driving elements are provided with a driver IC 60 integrated on one semiconductor chip.

［実施の形態４］
図８は、実施の形態４のパワーモジュールの主要部の構成を示す回路図である。図８を参照して、実施の形態４のパワーモジュールは、ＨＶＩＣ２の中にインターロック回路１０２と駆動回路１０４とを含み、ＬＶＩＣ４の中にインターロック回路１０６と駆動回路１０８とを含む。理解の容易のため、図８では、代表的にＵ相に関する１系統について代表的に示すが、Ｖ相、Ｗ相についても同様な構成となっている。 [Embodiment 4]
FIG. 8 is a circuit diagram showing a configuration of a main part of the power module according to the fourth embodiment. Referring to FIG. 8, the power module of the fourth embodiment includes an interlock circuit 102 and a drive circuit 104 in HVIC2, and includes an interlock circuit 106 and a drive circuit 108 in LVIC4. For ease of understanding, FIG. 8 typically shows one system related to the U phase, but the V phase and the W phase have the same configuration.

インターロック回路１０２は、制御用信号ＵＰおよびＵＮを受け、駆動回路１０４を駆動してトランジスタＴ１をオン・オフ制御する。インターロック回路１０６は、制御用信号ＵＰおよびＵＮを受け、駆動回路１０８を駆動してトランジスタＴ４をオン・オフ制御する。   The interlock circuit 102 receives the control signals UP and UN and drives the drive circuit 104 to turn on / off the transistor T1. The interlock circuit 106 receives the control signals UP and UN, drives the drive circuit 108, and controls on / off of the transistor T4.

なお、後に図１０、図１１に示すように、インターロック回路１０２，１０６は必ず両方必要というわけではなく、いずれか一方のみとしても良い。   As shown later in FIGS. 10 and 11, both the interlock circuits 102 and 106 are not necessarily required, and only one of them may be provided.

図９は、インターロック回路の動作を説明するための動作波形図である。図９では、上から順に制御用信号ＵＰ、制御用信号ＵＮ、ＨＶＩＣ２の出力信号ＵＯＨ、ＬＶＩＣ４の出力信号ＵＯＬが示される。なお、Ｖ相の各信号ＶＰ，ＶＮ，ＶＯＨ，ＶＯＬおよびＷ相の各信号ＷＰ，ＷＮ，ＷＯＨ，ＷＯＬについても同様な挙動を示すので、対応する信号名の横にカッコ内に信号名を示している。   FIG. 9 is an operation waveform diagram for explaining the operation of the interlock circuit. In FIG. 9, the control signal UP, the control signal UN, the output signal UOH of the HVIC2, and the output signal UOL of the LVIC4 are shown in order from the top. Since the V-phase signals VP, VN, VOH, and VOL and the W-phase signals WP, WN, WOH, and WOL exhibit similar behavior, the signal names are shown in parentheses next to the corresponding signal names. ing.

信号ＵＰ、ＵＮは、図示しない外部のマイクロコンピュータからパワーモジュールの主制御信号入力端子に与えられる。図９の破線部に示すように、信号ＵＰ、ＵＮが誤って同時にオン（ハイレベル）に活性化された場合に、インターロック回路１０２は、出力信号ＵＯＨをローレベルに非活性化する。また、信号ＵＰ、ＵＮが誤って同時にオン（ハイレベル）に活性化された場合に、インターロック回路１０６も、出力信号ＵＯＬをローレベルに非活性化する。   The signals UP and UN are given to the main control signal input terminal of the power module from an external microcomputer (not shown). As indicated by the broken line portion in FIG. 9, when the signals UP and UN are erroneously activated simultaneously (on to high level), the interlock circuit 102 deactivates the output signal UOH to low level. Further, when the signals UP and UN are erroneously activated at the same time (on high level), the interlock circuit 106 also deactivates the output signal UOL to low level.

これによって、Ｕ相の上アームであるトランジスタＴ１とＵ相の下アームであるトランジスタＴ４が同時にオンすることが避けられ、アーム短絡を防ぐことができる。   As a result, the transistor T1 that is the upper arm of the U phase and the transistor T4 that is the lower arm of the U phase are prevented from being turned on simultaneously, and an arm short circuit can be prevented.

実施の形態１〜３で説明したいずれかの通信機能を使用して、ＨＶＩＣ２に内蔵しているインターロック回路１０２がＵＰ相、ＵＮ相の信号が同時オンであることを検知しＵＰ相のパワースイッチング素子の駆動信号を強制的にオフ（非活性化）させる。同様に、ＬＶＩＣ４に内蔵しているインターロック回路１０６がＵＰ相、ＵＮ相の信号が同時オンであることを検知しＵＮ相のパワースイッチング素子の駆動信号を強制的にオフ（非活性化）させる。   Using any of the communication functions described in the first to third embodiments, the interlock circuit 102 built in the HVIC 2 detects that the UP phase signal and the UN phase signal are simultaneously ON, and the UP phase power is detected. The drive signal of the switching element is forcibly turned off (inactivated). Similarly, the interlock circuit 106 built in the LVIC 4 detects that the UP-phase and UN-phase signals are simultaneously on, and forcibly turns off (deactivates) the drive signal for the UN-phase power switching element. .

図１０は、インターロック回路をＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。図１０に示すパワーモジュール１００Ａでは、信号ＵＮ，ＶＮ，ＷＮがＬＶＩＣ４だけでなく、ＨＶＩＣ２のインターロック回路１０２にも入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 10 is a diagram for explaining the connection between the HVIC and the LVIC when the interlock circuit is built in the HVIC. In the power module 100A shown in FIG. 10, the signals UN, VN, and WN are input not only to the LVIC4 but also to the interlock circuit 102 of the HVIC2. This portion may be connected using any one of the methods of the first to third embodiments.

なお、図１０では、インターロック回路はＬＶＩＣ４には含まれていないが、ＨＶＩＣ２において、信号ＵＰ，ＵＮが競合した時にトランジスタＴ１を強制的にオフとすれば、ＬＶＩＣ４がトランジスタＴ４をオンさせたとしてもＵ相アームの短絡は避けることができる。   In FIG. 10, the interlock circuit is not included in the LVIC4. However, if the transistor T1 is forcibly turned off when the signals UP and UN compete in the HVIC2, the LVIC4 turns on the transistor T4. Also, a short circuit of the U-phase arm can be avoided.

図１１は、インターロック回路をＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。図１１に示すパワーモジュール１００Ｂでは、信号ＵＰ，ＶＰ，ＷＰがＨＶＩＣ２だけでなく、ＬＶＩＣ４のインターロック回路１０６にも入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 11 is a diagram for explaining the connection between the HVIC and the LVIC when the interlock circuit is built in the LVIC. In the power module 100B shown in FIG. 11, the signals UP, VP, and WP are input not only to the HVIC2 but also to the interlock circuit 106 of the LVIC4. This portion may be connected using any one of the methods of the first to third embodiments.

なお、図１１では、インターロック回路はＨＶＩＣ２には含まれていないが、ＬＶＩＣ２において、信号ＵＰ，ＵＮが競合した時にトランジスタＴ４を強制的にオフとすれば、ＬＶＩＣ２がトランジスタＴ１をオンさせたとしてもＵ相アームの短絡は避けることができる。   In FIG. 11, the interlock circuit is not included in the HVIC2, but if the transistor T4 is forcibly turned off when the signals UP and UN compete in the LVIC2, the LVIC2 turns on the transistor T1. Also, a short circuit of the U-phase arm can be avoided.

図１０、図１１では、インターロック回路をＨＶＩＣまたはＬＶＩＣの一方に内蔵した例を示したが、図９に示した通り、インターロック回路をＨＶＩＣとＬＶＩＣの両方に内蔵してもよい。その場合でも、ＨＶＩＣとＬＶＩＣの両方に入力される信号ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮについて、実施の形態１〜３で示したパッケージ内部でＨＶＩＣとＬＶＩＣを接続する方法を適用することができる。   10 and 11, the example in which the interlock circuit is built in one of the HVIC and the LVIC is shown. However, as shown in FIG. 9, the interlock circuit may be built in both the HVIC and the LVIC. Even in that case, the method of connecting the HVIC and the LVIC in the package shown in the first to third embodiments is applied to the signals UP, UN, VP, VN, WP, and WN input to both the HVIC and the LVIC. Can do.

実施の形態４について総括する、実施の形態４に係るパワーモジュールは、実施の形態１〜３のいずれか１つのパワーモジュールにおいて以下の動作を行なう。ＨＶＩＣ２は、高圧側駆動素子Ｔ１〜Ｔ３の導通を指令する第１制御信号ＵＰ，ＶＰ，ＷＰを受け、ＬＶＩＣ４は、低圧側駆動素子Ｔ４〜Ｔ６の導通を指令する第２制御信号ＵＮ，ＶＮ，ＷＮを受ける。ＨＶＩＣ２およびＬＶＩＣ４は、第１制御信号ＵＰ，ＶＰ，ＷＰと第２制御信号ＵＮ，ＶＮ，ＷＮとが同時に高圧側駆動素子Ｔ１〜Ｔ３の導通とそれに対応する低圧側駆動素子Ｔ４〜Ｔ６の導通を指示する場合には、ＨＶＩＣ２とＬＶＩＣ４との間で通信を行なうことにより、高圧側駆動素子Ｔ１〜Ｔ３とそれに対応する低圧側駆動素子Ｔ４〜Ｔ６の少なくともいずれか一方を非導通とするように制御する。   The power module according to the fourth embodiment, which is summarized with respect to the fourth embodiment, performs the following operation in any one of the power modules according to the first to third embodiments. The HVIC2 receives the first control signals UP, VP, WP that command the conduction of the high-voltage side drive elements T1 to T3, and the LVIC4 receives the second control signals UN, VN, Receive WN. In HVIC2 and LVIC4, the first control signals UP, VP, and WP and the second control signals UN, VN, and WN simultaneously conduct the high-voltage side drive elements T1 to T3 and the corresponding low-voltage side drive elements T4 to T6. When instructing, by performing communication between the HVIC 2 and the LVIC 4, control is performed so that at least one of the high-voltage side driving elements T 1 to T 3 and the corresponding low-voltage side driving elements T 4 to T 6 is turned off. To do.

［実施の形態５］
図１２は、実施の形態５のパワーモジュールの主要部の構成を示す回路図である。図１２を参照して、実施の形態５のパワーモジュールは、ＬＶＩＣ４の中に逆信号生成回路１５２と遅延回路１５６と駆動回路１５８とを含み、ＨＶＩＣ２の中に駆動回路１５４を含む。理解の容易のため、図１２では、代表的にＵ相に関する１系統について代表的に示すが、Ｖ相、Ｗ相についても同様な構成となっている。また、図１２では、ＬＶＩＣ４に逆信号生成回路を内蔵した場合の例を示したが、後に図１５に示すように、ＨＶＩＣ２に逆信号生成回路を内蔵してもよい。 [Embodiment 5]
FIG. 12 is a circuit diagram showing a configuration of a main part of the power module according to the fifth embodiment. Referring to FIG. 12, the power module of the fifth embodiment includes reverse signal generation circuit 152, delay circuit 156, and drive circuit 158 in LVIC 4, and drive circuit 154 in HVIC 2. For ease of understanding, FIG. 12 typically shows one system related to the U phase, but the V phase and the W phase have the same configuration. 12 shows an example in which the reverse signal generation circuit is built in the LVIC 4, but the reverse signal generation circuit may be built in the HVIC 2 as shown in FIG. 15 later.

図１３は、逆信号生成回路の動作を説明するための動作波形図である。図１３では、上から順に制御用信号ＵＮ、ＬＶＩＣ４の出力信号ＵＯＬ、ＨＶＩＣ２の出力信号ＵＯＨが示される。なお、Ｖ相の各信号ＶＮ，ＶＯＬ，ＶＯＨおよびＷ相の各信号ＷＮ，ＷＯＬ，ＷＯＨについても同様な挙動を示すので、対応する信号名の横にカッコ内に信号名を示している。   FIG. 13 is an operation waveform diagram for explaining the operation of the reverse signal generation circuit. In FIG. 13, the control signal UN, the output signal UOL of the LVIC4, and the output signal UOH of the HVIC2 are shown in order from the top. Since the V-phase signals VN, VOL, and VOH and the W-phase signals WN, WOL, and WOH exhibit the same behavior, the signal names are shown in parentheses next to the corresponding signal names.

図１２、図１３を参照して、逆信号生成回路１５２は、図示しない外部のマイクロコンピュータから与えられるＰＷＭ変調後の信号ＵＮを受けて反転して駆動回路１５４を駆動する信号ＵＰを発生する。信号ＵＰは駆動回路１５４を経由して出力信号ＵＯＨを変化させる。また信号ＵＮは、遅延回路１５６、駆動回路１５８を経由して出力信号ＵＯＬを変化させる。   Referring to FIGS. 12 and 13, reverse signal generation circuit 152 receives and inverts signal UN after PWM modulation given from an external microcomputer (not shown) to generate signal UP for driving drive circuit 154. The signal UP changes the output signal UOH via the drive circuit 154. The signal UN changes the output signal UOL via the delay circuit 156 and the drive circuit 158.

信号ＵＮの立ち下がりエッジの伝搬遅延は信号ＵＯＬよりも信号ＵＯＨに大きく生じる。信号ＵＮの立ち上がりエッジの伝搬遅延は信号ＵＯＨよりも信号ＵＯＬに大きく生じる。このように、逆信号生成回路１５２、駆動回路１５４の遅延時間と、遅延回路１５６、駆動回路１５８の遅延時間が調整されている。このために、信号ＵＯＬのハイレベルパルスと信号ＵＯＨのハイレベルパルスとの間には、適切なデッドタイムＤＴＡ，ＤＴＢが生じる。なお、立ち上がりエッジの遅延と立下りエッジの遅延を別々に調整する回路については、公知の種々の回路を用いることができる。   The propagation delay of the falling edge of the signal UN is greater in the signal UOH than in the signal UOL. The propagation delay of the rising edge of the signal UN is greater in the signal UOL than in the signal UOH. As described above, the delay times of the reverse signal generation circuit 152 and the drive circuit 154 and the delay times of the delay circuit 156 and the drive circuit 158 are adjusted. Therefore, appropriate dead times DTA and DTB occur between the high level pulse of the signal UOL and the high level pulse of the signal UOH. Note that various known circuits can be used as a circuit for separately adjusting the rising edge delay and the falling edge delay.

また、実施の形態１〜３で説明したいずれかの通信機能を使用して、逆信号生成回路１５２の出力をＨＶＩＣ２に送信することができる。   Moreover, the output of the reverse signal generation circuit 152 can be transmitted to the HVIC 2 using any of the communication functions described in the first to third embodiments.

図１２の回路構成とすれば、信号ＵＰ，ＶＰ，ＷＰはパワーモジュールの内部で生成されるので、パワーモジュールに与えるのは信号ＵＮ，ＶＮ，ＷＮの３相ＰＭＷ信号のみで良くなる。従来必要であった６相ＰＷＭ信号を３相に削減できるので、パワーモジュール外部の制御回路を簡易化し、全体としてコストダウンも実現できる。   With the circuit configuration of FIG. 12, since the signals UP, VP, and WP are generated inside the power module, only the three-phase PMW signals of the signals UN, VN, and WN need be given to the power module. Since the 6-phase PWM signal that has been conventionally required can be reduced to three phases, the control circuit outside the power module can be simplified, and the cost can be reduced as a whole.

図１４は、逆信号生成回路をＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。図１４に示すパワーモジュール１００Ｃでは、信号ＵＰ，ＶＰ，ＷＰがＬＶＩＣ４の逆信号生成回路１５２から、ＨＶＩＣ２に入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 14 is a diagram for explaining the connection between the HVIC and the LVIC when the reverse signal generation circuit is built in the LVIC. In the power module 100C shown in FIG. 14, the signals UP, VP, and WP are input to the HVIC2 from the reverse signal generation circuit 152 of the LVIC4. This portion may be connected using any one of the methods of the first to third embodiments.

図１５は、逆信号生成回路をＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。図１５に示すパワーモジュール１００Ｄでは、信号ＵＮ，ＶＮ，ＷＮがＨＶＩＣ２の逆信号生成回路１５２Ａから、ＬＶＩＣ４に入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 15 is a diagram for explaining the connection between the HVIC and the LVIC when the reverse signal generation circuit is built in the HVIC. In the power module 100D shown in FIG. 15, the signals UN, VN, and WN are input to the LVIC 4 from the inverse signal generation circuit 152A of the HVIC 2. This portion may be connected using any one of the methods of the first to third embodiments.

実施の形態５について総括する、実施の形態５に係るパワーモジュールは、実施の形態１〜４のいずれか１つのパワーモジュールにおいて以下の動作を行なう。図１２〜図１４に示すように、ＬＶＩＣ４は、低圧側駆動素子Ｔ４〜Ｔ６の導通状態を制御するための第１制御信号ＵＮ，ＶＮ，ＷＮに応じて低圧側駆動素子Ｔ４〜Ｔ６を駆動する信号ＵＯＬ（ＶＯＬ，ＷＯＬ）を出力するとともにデッドタイムＤＴＡ，ＤＴＢが生じるように調整した第２の制御信号ＵＰ（ＶＰ，ＷＰ）を出力し、ＨＶＩＣ２は、第２の制御信号ＵＰ（ＶＰ，ＷＰ）を受けて高圧側駆動素子Ｔ１〜Ｔ３を駆動する信号ＵＯＨ（ＶＯＨ，ＷＯＨ）を出力する。   The power module according to the fifth embodiment, which summarizes the fifth embodiment, performs the following operation in any one of the power modules according to the first to fourth embodiments. As shown in FIGS. 12 to 14, the LVIC 4 drives the low-voltage side drive elements T4 to T6 according to the first control signals UN, VN, WN for controlling the conduction state of the low-voltage side drive elements T4 to T6. The signal UOL (VOL, WOL) is output and the second control signal UP (VP, WP) adjusted so that the dead times DTA, DTB are generated is output. The HVIC 2 outputs the second control signal UP (VP, WP). ) And outputs a signal UOH (VOH, WOH) for driving the high-voltage side drive elements T1 to T3.

図１５に示すように、ＨＶＩＣ２が、高圧側駆動素子Ｔ１〜Ｔ３の導通状態を制御するための第１制御信号ＵＰ，ＶＰ，ＷＰに応じて高圧側駆動素子Ｔ１〜Ｔ３を駆動する信号ＵＯＨ（ＶＯＨ，ＷＯＨ）を出力するとともにデッドタイムＤＴＡ，ＤＴＢが生じるように調整した第２の制御信号ＵＮ（ＶＮ，ＷＮ）を出力し、ＬＶＩＣ４が、第２の制御信号ＵＮ（ＶＮ，ＷＮ）を受けて低圧側駆動素子Ｔ４〜Ｔ６を駆動する信号ＵＯＬ（ＶＯＬ，ＷＯＬ）を出力するように構成を変形しても良い。   As shown in FIG. 15, the HVIC 2 uses a signal UOH (for driving the high-voltage side drive elements T1 to T3 in response to the first control signals UP, VP, WP for controlling the conduction state of the high-voltage side drive elements T1 to T3. VOH, WOH) and the second control signal UN (VN, WN) adjusted so that the dead times DTA, DTB are generated, and the LVIC 4 receives the second control signal UN (VN, WN). Thus, the configuration may be modified so that a signal UOL (VOL, WOL) for driving the low-voltage side drive elements T4 to T6 is output.

［実施の形態６］
図１６は、実施の形態６のパワーモジュールの主要部の構成を示す回路図である。図１６を参照して、実施の形態６のパワーモジュールは、ＬＶＩＣ４の中に逆信号生成回路２０２と遅延回路２０６と駆動回路２０８とを含み、ＨＶＩＣ２の中に駆動回路２０４を含む。理解の容易のため、図１６では、代表的にＵ相に関する１系統について代表的に示すが、Ｖ相、Ｗ相についても同様な構成となっている。また、図１６では、ＬＶＩＣ４に逆信号生成回路を内蔵した場合の例を示したが、後に図１８に示すように、ＨＶＩＣ２に逆信号生成回路を内蔵してもよい。 [Embodiment 6]
FIG. 16 is a circuit diagram showing a configuration of a main part of the power module according to the sixth embodiment. Referring to FIG. 16, the power module of the sixth embodiment includes reverse signal generation circuit 202, delay circuit 206, and drive circuit 208 in LVIC 4, and drive circuit 204 in HVIC 2. For ease of understanding, FIG. 16 typically shows one system related to the U phase, but the V phase and the W phase have the same configuration. FIG. 16 shows an example in which a reverse signal generation circuit is built in the LVIC 4, but a reverse signal generation circuit may be built in the HVIC 2 as shown in FIG. 18 later.

逆信号生成回路２０２は、パワーモジュール外部のマイクロコンピュータからの制御信号ＤＴ０，ＤＴ１に基づいて、デッドタイムがリアルタイムで調整できるように構成される。このような機能を実現するには種々の方法があるが、一例が図１６に示される。   The reverse signal generation circuit 202 is configured such that the dead time can be adjusted in real time based on the control signals DT0 and DT1 from the microcomputer outside the power module. There are various methods for realizing such a function. An example is shown in FIG.

逆信号生成回路２０２は、記憶機能を有するＲＡＭを含み、外部のマイクロコンピュータからの数バイト（たとえば、２バイトの場合、００，０１，１０，１１の４値をとる）のデッドタイムの大小を示す信号を記憶する。逆信号生成回路２０２は、記憶された値に基づいて、遅延回路の段数を変更するなどしてリアルタイムでデッドタイムを変更できるように構成される。   The reverse signal generation circuit 202 includes a RAM having a storage function, and reduces the dead time of several bytes (for example, four values of 00, 01, 10, 11 in the case of 2 bytes) from an external microcomputer. Store the indicated signal. The inverse signal generation circuit 202 is configured to change the dead time in real time by changing the number of stages of the delay circuit based on the stored value.

なお、必ずしもＲＡＭに記憶しなくても、外部マイコンから与えられる信号に直接的に基づいてデッドタイムを変更しても良い。また、遅延回路２０６にも制御信号ＤＴ０，ＤＴ１を与え、遅延回路２０６の内部でも遅延時間の変更を行なうようにしても良い。   Note that the dead time may be changed directly based on a signal given from an external microcomputer without necessarily being stored in the RAM. Further, the control signals DT0 and DT1 may be given to the delay circuit 206, and the delay time may be changed inside the delay circuit 206.

図１７は、デッドタイム変更機能付きの逆信号生成回路をＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。制御信号ＤＴ０，ＤＴ１パワーモジュールの端子から逆信号生成回路２０２に入力される。図１７に示すパワーモジュール１００Ｅでは、信号ＵＰ，ＶＰ，ＷＰがＬＶＩＣ４の逆信号生成回路２０２から、ＨＶＩＣ２に入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 17 is a diagram for explaining the connection between the HVIC and the LVIC when the reverse signal generation circuit with the dead time changing function is built in the LVIC. The control signals DT0 and DT1 are input to the reverse signal generation circuit 202 from the terminals of the power module. In the power module 100E shown in FIG. 17, the signals UP, VP, and WP are input from the reverse signal generation circuit 202 of the LVIC 4 to the HVIC 2. This portion may be connected using any one of the methods of the first to third embodiments.

図１８は、デッドタイム変更機能付きの逆信号生成回路をＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。制御信号ＤＴ０，ＤＴ１パワーモジュールの端子から逆信号生成回路２０２Ａに入力される。図１８に示すパワーモジュール１００Ｆでは、信号ＵＮ，ＶＮ，ＷＮがＨＶＩＣ２の逆信号生成回路２０２Ａから、ＬＶＩＣ４に入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 18 is a diagram for explaining the connection between the HVIC and the LVIC when the reverse signal generation circuit with the dead time changing function is built in the HVIC. The control signals DT0 and DT1 are input from the power module terminals to the reverse signal generation circuit 202A. In the power module 100F shown in FIG. 18, the signals UN, VN, and WN are input to the LVIC 4 from the inverse signal generation circuit 202A of the HVIC 2. This portion may be connected using any one of the methods of the first to third embodiments.

実施の形態６について総括する、実施の形態６に係るパワーモジュールは、実施の形態５のパワーモジュールにおいて、ＨＶＩＣ２とＬＶＩＣ４のうちの一方は、パワーモジュール外部からの制御信号ＤＴ０，ＤＴ１に応じてデッドタイムの長さを調整可能に構成される。   In the power module according to the sixth embodiment, the power module according to the sixth embodiment is summarized as follows. One of the HVIC2 and the LVIC4 is dead according to the control signals DT0 and DT1 from the outside of the power module. It is configured to be able to adjust the length of time.

［実施の形態７］
図１９は、実施の形態７のパワーモジュールの主要部の構成を示す回路図である。図１９を参照して、実施の形態７のパワーモジュールは、ＬＶＩＣ４の中にＰＷＭ信号生成回路３００と逆信号生成回路２０２と遅延回路２０６と駆動回路２０８とを含み、ＨＶＩＣ２の中に駆動回路２０４を含む。理解の容易のため、図１９では、代表的にＵ相に関する１系統について代表的に示すが、Ｖ相、Ｗ相についても同様な構成となっている。また、図１９では、ＬＶＩＣ４にＰＷＭ信号生成回路と逆信号生成回路とを内蔵した場合の例を示したが、ＨＶＩＣ２にＰＷＭ信号生成回路と逆信号生成回路とを内蔵してもよい。 [Embodiment 7]
FIG. 19 is a circuit diagram showing a configuration of a main part of the power module according to the seventh embodiment. Referring to FIG. 19, the power module according to the seventh embodiment includes a PWM signal generation circuit 300, an inverse signal generation circuit 202, a delay circuit 206, and a drive circuit 208 in LVIC4, and drive circuit 204 in HVIC2. including. For ease of understanding, FIG. 19 typically shows one system related to the U phase, but the V phase and the W phase have the same configuration. FIG. 19 shows an example in which the LVIC 4 includes a PWM signal generation circuit and a reverse signal generation circuit. However, the HVIC 2 may include a PWM signal generation circuit and a reverse signal generation circuit.

図１９に示した実施の形態７のパワーモジュールは、実施の形態６に示した図１６の構成をベースにして、さらにＰＷＭ信号生成回路３００をＬＶＩＣ４に内蔵したものである。逆信号生成回路２０２の動作については、実施の形態６で説明しているので、ここでは説明は繰返さない。   The power module of the seventh embodiment shown in FIG. 19 is based on the configuration of FIG. 16 shown in the sixth embodiment, and further incorporates a PWM signal generation circuit 300 in the LVIC 4. Since the operation of reverse signal generation circuit 202 has been described in Embodiment 6, the description thereof will not be repeated here.

従来は、パワーモジュールの外部のマイクロコンピュータからＰＷＭ信号が与えられ、これに基づいてパワーモジュールはＩＧＢＴなどのパワースイッチング素子をオン・オフさせる。本実施の形態では、外部のマイクロコンピュータからＵ，Ｖ，Ｗ相の三相の正弦波信号ＵＩＮ（ＶＩＮ，ＷＩＮ）が与えられれば、内部でＰＷＭ信号ＵＮ（ＶＮ，ＷＮ）を発生させることができる。   Conventionally, a PWM signal is supplied from a microcomputer outside the power module, and based on this, the power module turns on / off a power switching element such as an IGBT. In this embodiment, when a three-phase sine wave signal UIN (VIN, WIN) of U, V, and W phases is given from an external microcomputer, the PWM signal UN (VN, WN) is generated internally. it can.

これにより、外部のマイクロコンピュータにおいてＰＷＭ信号の生成機能が不要となり、外部のマイクロコンピュータを含む制御回路を簡易化でき、全体として大幅なコストダウンが実現できる。   This eliminates the need for the PWM signal generation function in the external microcomputer, simplifies the control circuit including the external microcomputer, and realizes a significant cost reduction as a whole.

実施の形態７について総括する、実施の形態７に係るパワーモジュールでは、実施の形態４〜６のいずれかのパワーモジュールにおいて、ＨＶＩＣ２とＬＶＩＣ４のうちの一方は、三相の正弦波信号ＵＩＮ（ＶＩＮ、ＷＩＮ）を受けて第１制御信号ＵＮ，ＶＮ，ＷＮまたはＵＰ，ＶＰ，ＷＰとして三相のＰＷＭ信号を発生する。   In the power module according to the seventh embodiment, which is summarized in the seventh embodiment, in the power module according to any of the fourth to sixth embodiments, one of the HVIC2 and the LVIC4 is a three-phase sine wave signal UIN (VIN , WIN) to generate a three-phase PWM signal as the first control signals UN, VN, WN or UP, VP, WP.

［実施の形態８］
図２０は、実施の形態８のパワーモジュールの主要部の構成を示す回路図である。図２０を参照して、実施の形態８のパワーモジュールは、ＬＶＩＣ４の中に三相ＰＷＭ信号生成回路４００と逆信号生成回路２０２と遅延回路２０６と駆動回路２０８とを含み、ＨＶＩＣ２の中に駆動回路２０４を含む。理解の容易のため、図２０では、代表的にＵ相に関する１系統について代表的に示すが、Ｖ相、Ｗ相についても同様な構成となっている。また、図２０では、ＬＶＩＣ４に三相ＰＷＭ信号生成回路と逆信号生成回路とを内蔵した場合の例を示したが、ＨＶＩＣ２に三相ＰＷＭ信号生成回路と逆信号生成回路とを内蔵してもよい。 [Embodiment 8]
FIG. 20 is a circuit diagram showing a configuration of a main part of the power module according to the eighth embodiment. Referring to FIG. 20, the power module of the eighth embodiment includes a three-phase PWM signal generation circuit 400, an inverse signal generation circuit 202, a delay circuit 206, and a drive circuit 208 in LVIC4, and is driven into HVIC2. Circuit 204 is included. For ease of understanding, FIG. 20 typically shows one system related to the U phase, but the V phase and the W phase have the same configuration. 20 shows an example in which the LVIC 4 includes a three-phase PWM signal generation circuit and a reverse signal generation circuit. However, the HVIC 2 may include a three-phase PWM signal generation circuit and a reverse signal generation circuit. Good.

図２０に示した実施の形態８のパワーモジュールは、実施の形態７に示した図１９の相ごとに配置するＰＷＭ信号生成回路３００に代えて、一相の正弦波信号から三相分のＰＷＭ信号を生成する三相ＰＷＭ信号生成回路４００をＬＶＩＣ４に内蔵したものである。逆信号生成回路２０２の動作については、実施の形態６で説明しているので、ここでは説明は繰返さない。   The power module of the eighth embodiment shown in FIG. 20 replaces the PWM signal generation circuit 300 arranged for each phase of FIG. 19 shown in the seventh embodiment, and outputs PWM for three phases from a single-phase sine wave signal. The LVIC 4 includes a three-phase PWM signal generation circuit 400 that generates a signal. Since the operation of reverse signal generation circuit 202 has been described in Embodiment 6, the description thereof will not be repeated here.

三相ＰＷＭ信号生成回路４００は、パワーモジュール外部のマイクロコンピュータから一相の正弦波信号ＵＩＮが与えられれば、内部で三相分のＰＷＭ信号ＵＮ（ＶＮ，ＷＮ）を発生させることができる。三相ＰＷＭ信号生成回路４００は、正弦波信号ＵＩＮから、−１２０°、−２４０°に相当する時間を遅延させた正弦波信号を生成する。３つの正弦波信号をそれぞれＰＷＭ処理して、内部でＰＷＭ信号ＵＮ（ＶＮ，ＷＮ）を発生させる。以降の処理については、実施の形態７と同様であるので、ここでは説明は繰返さない。   The three-phase PWM signal generation circuit 400 can generate three-phase PWM signals UN (VN, WN) internally when a one-phase sine wave signal UIN is given from a microcomputer outside the power module. The three-phase PWM signal generation circuit 400 generates a sine wave signal obtained by delaying a time corresponding to −120 ° and −240 ° from the sine wave signal UIN. Each of the three sine wave signals is subjected to PWM processing to generate a PWM signal UN (VN, WN) internally. Since the subsequent processing is the same as that of the seventh embodiment, description thereof will not be repeated here.

図２１は、三相ＰＷＭ生成回路とデッドタイム変更機能付きの逆信号生成回路とをＬＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。正弦波信号ＵＩＮは、端子から三相ＰＷＭ信号生成回路４００に入力される。制御信号ＤＴ０，ＤＴ１パワーモジュールの端子から逆信号生成回路２０２に入力される。図２１に示すパワーモジュール１００Ｇでは、信号ＵＰ，ＶＰ，ＷＰがＬＶＩＣ４の逆信号生成回路２０２から、ＨＶＩＣ２に入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 21 is a diagram for explaining the connection between the HVIC and the LVIC when the three-phase PWM generation circuit and the reverse signal generation circuit with a dead time changing function are built in the LVIC. The sine wave signal UIN is input to the three-phase PWM signal generation circuit 400 from a terminal. The control signals DT0 and DT1 are input to the reverse signal generation circuit 202 from the terminals of the power module. In the power module 100G shown in FIG. 21, the signals UP, VP, and WP are input to the HVIC2 from the reverse signal generation circuit 202 of the LVIC4. This portion may be connected using any one of the methods of the first to third embodiments.

図２２は、三相ＰＷＭ生成回路とデッドタイム変更機能付きの逆信号生成回路とをＨＶＩＣに内蔵した場合のＨＶＩＣとＬＶＩＣの接続について説明するための図である。正弦波信号ＵＩＮは、端子から三相ＰＷＭ信号生成回路４００Ａに入力される。制御信号ＤＴ０，ＤＴ１パワーモジュールの端子から逆信号生成回路２０２Ａに入力される。図２２に示すパワーモジュール１００Ｈでは、信号ＵＮ，ＶＮ，ＷＮがＨＶＩＣ２の逆信号生成回路２０２Ａから、ＬＶＩＣ４に入力される。この部分の接続を実施の形態１〜３のいずれかの方法を用いて行なえば良い。   FIG. 22 is a diagram for explaining the connection between the HVIC and the LVIC when the three-phase PWM generation circuit and the reverse signal generation circuit with the dead time changing function are built in the HVIC. The sine wave signal UIN is input from the terminal to the three-phase PWM signal generation circuit 400A. The control signals DT0 and DT1 are input from the power module terminals to the reverse signal generation circuit 202A. In the power module 100H shown in FIG. 22, signals UN, VN, and WN are input to the LVIC 4 from the reverse signal generation circuit 202A of the HVIC 2. This portion may be connected using any one of the methods of the first to third embodiments.

実施の形態８では、外部のマイクロコンピュータから一相の正弦波信号を受けるだけでインバータの６相スイッチング素子を制御できるので、さらにパワーモジュール外部の制御回路を簡易化することができ、全体としてさらにコストを低減することができる。   In the eighth embodiment, since the six-phase switching element of the inverter can be controlled only by receiving a one-phase sine wave signal from an external microcomputer, the control circuit outside the power module can be further simplified. Cost can be reduced.

実施の形態８について総括する、実施の形態８に係るパワーモジュールでは、実施の形態４〜６のいずれかのパワーモジュールにおいて、図２０、図２１に示すように、ＬＶＩＣ４は、一相の正弦波信号ＵＩＮを受けて遅延させ三相の正弦波信号を内部で生成し、第１制御信号として三相の正弦波信号にそれぞれ対応する三相のＰＷＭ信号ＵＮ，ＶＮ，ＷＮを発生し、逆信号を生成してＵＰ，ＶＰ，ＷＰをＨＶＩＣ２に出力するように構成される。なお、図２２に示すように、ＨＶＩＣ２が、一相の正弦波信号ＵＩＮを受けて遅延させ三相の正弦波信号を内部で生成し、第１制御信号として三相の正弦波信号にそれぞれ対応する三相のＰＷＭ信号ＵＰ，ＶＰ，ＷＰを発生し、逆信号を生成してＵＮ，ＶＮ，ＷＮをＬＶＩＣ４に出力するように構成しても良い。   In the power module according to the eighth embodiment, which is summarized in the eighth embodiment, in the power module according to any of the fourth to sixth embodiments, as shown in FIGS. 20 and 21, the LVIC 4 is a one-phase sine wave. The signal UIN is received and delayed to internally generate a three-phase sine wave signal, and three-phase PWM signals UN, VN, WN respectively corresponding to the three-phase sine wave signals are generated as the first control signal, and the reverse signal And UP, VP and WP are output to HVIC2. As shown in FIG. 22, the HVIC 2 receives and delays the one-phase sine wave signal UIN, internally generates a three-phase sine wave signal, and corresponds to the three-phase sine wave signal as the first control signal. Alternatively, the three-phase PWM signals UP, VP, and WP may be generated, the reverse signals may be generated, and UN, VN, and WN may be output to the LVIC 4.

なお、実施の形態４のインターロック回路と、実施の形態５〜８の逆信号生成回路やＰＷＭ信号生成回路とを組み合わせて、これに実施の形態１〜３で示したパッケージ内部でＨＶＩＣとＬＶＩＣを接続する方法を適用しても良い。   It should be noted that the interlock circuit of the fourth embodiment is combined with the inverse signal generation circuit and the PWM signal generation circuit of the fifth to eighth embodiments, and the HVIC and LVIC inside the package shown in the first to third embodiments. You may apply the method of connecting.

また、端子やチップを固定するパッケージは、エポキシ樹脂などのトランスファモールドパッケージ以外のセラミックパッケージなどであっても良い。   Further, the package for fixing the terminals and the chip may be a ceramic package other than the transfer mold package such as an epoxy resin.

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１，１Ａ〜１Ｃ，１００Ａ〜１００Ｈ パワーモジュール、１２，１４，１６ 抵抗素子、３０ パッケージ、３２ 放熱面、４０ ダイレクトワイヤ、５０，５４ ワイヤ、５２ リード、６０ ドライバＩＣ、１０２，１０６ インターロック回路、１０４，１０８，１５４，１５８，２０４，２０８ 駆動回路、１５２，１５２Ａ，２０２，２０２Ａ 逆信号生成回路、１５６，２０６ 遅延回路、３００，４００，４００Ａ 信号生成回路、ＣＩＮ 保護回路用入力端子、Ｄ１〜Ｄ６ 還流ダイオード、ＦＯ エラー信号出力端子、ＮＵ，ＮＶ，ＮＷ，Ｐ１Ａ，Ｐ１Ｂ，Ｐ２〜Ｐ２５，ＶＰ１，ＶＵＦＢ，ＶＶＦＢ，ＶＷＦＢ 端子、Ｐ 電源端子、Ｔ１〜Ｔ６ トランジスタ、Ｕ，Ｖ，Ｗ 出力端子、ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮ 主信号入力端子、ＶＮＣ 制御用接地端子、ＶＰ１，ＶＮ１ 制御用電源端子、ＶＵＦＢ，ＶＶＦＢ，ＶＷＦＢ 制御用検知信号入力端子。   1, 1A to 1C, 100A to 100H Power module, 12, 14, 16 Resistance element, 30 package, 32 Heat radiation surface, 40 Direct wire, 50, 54 wire, 52 Lead, 60 Driver IC, 102, 106 Interlock circuit, 104, 108, 154, 158, 204, 208 drive circuit, 152, 152A, 202, 202A reverse signal generation circuit, 156, 206 delay circuit, 300, 400, 400A signal generation circuit, CIN protection circuit input terminal, D1 D6 freewheeling diode, FO error signal output terminal, NU, NV, NW, P1A, P1B, P2-P25, VP1, VUFB, VVFB, VWFB terminal, P power supply terminal, T1-T6 transistor, U, V, W output terminal, UP, VP, WP, UN, VN, WN Input terminal, a ground terminal VNC control, VP1, VN1 control power terminal, VUFB, VVFB, VWFB control detection signal input terminal.

Claims (9)

絶縁体で構成されたパッケージと、
前記パッケージに固定された高圧側電源端子、被駆動端子および低圧側電源端子と、
前記高圧側電源端子と前記被駆動端子との間に接続される高圧側駆動素子と、
前記低圧側電源端子と前記被駆動端子との間に接続される低圧側駆動素子と、
第１の半導体チップ上に集積化され、前記高圧側駆動素子のスイッチング制御を行なう第１回路と、
第２の半導体チップ上に集積化され、前記低圧側駆動素子のスイッチング制御を行なう第２回路とを備え、
前記高圧側駆動素子、前記低圧側駆動素子、前記第１回路および前記第２回路は、前記パッケージに収容され、
前記第１回路と前記第２回路とを前記パッケージの内部で直接的に接続する導電部材をさらに備える、パワーモジュール。 A package made of an insulator;
A high voltage side power terminal, a driven terminal and a low voltage side power terminal fixed to the package;
A high-voltage side drive element connected between the high-voltage side power supply terminal and the driven terminal;
A low-voltage side drive element connected between the low-voltage side power supply terminal and the driven terminal;
A first circuit integrated on a first semiconductor chip and performing switching control of the high-voltage side drive element;
A second circuit integrated on a second semiconductor chip and performing switching control of the low-voltage side drive element,
The high-voltage side drive element, the low-voltage side drive element, the first circuit, and the second circuit are accommodated in the package,
The power module further comprising a conductive member that directly connects the first circuit and the second circuit inside the package. 前記導電部材は、
前記パッケージの内部で前記第１回路と前記第２回路とを直接的に接続するワイヤを含む、請求項１に記載のパワーモジュール。 The conductive member is
The power module according to claim 1, further comprising a wire that directly connects the first circuit and the second circuit inside the package. 前記導電部材は、
リードと、
前記第１回路と前記リードとを接続する第１ワイヤと、
前記第２回路と前記リードとを接続する第２ワイヤとを含む、請求項１に記載のパワーモジュール。 The conductive member is
Lead and
A first wire connecting the first circuit and the lead;
The power module according to claim 1, further comprising a second wire connecting the second circuit and the lead. 絶縁体で構成されたパッケージと、
前記パッケージに固定された高圧側電源端子、被駆動端子および低圧側電源端子と、
前記パッケージに収容され、前記高圧側電源端子と前記被駆動端子との間に接続される高圧側駆動素子と、
前記パッケージに収容され、前記低圧側電源端子と前記被駆動端子との間に接続される低圧側駆動素子と、
前記パッケージに収容され、前記高圧側駆動素子のスイッチング制御を行なう第１回路と、前記低圧側駆動素子のスイッチング制御を行なう第２回路とが１つの半導体チップに集積化された集積回路とを備える、パワーモジュール。 A package made of an insulator;
A high voltage side power terminal, a driven terminal and a low voltage side power terminal fixed to the package;
A high voltage side driving element housed in the package and connected between the high voltage side power supply terminal and the driven terminal;
A low-voltage side drive element housed in the package and connected between the low-voltage side power supply terminal and the driven terminal;
A first circuit that is housed in the package and performs switching control of the high-voltage side drive element, and an integrated circuit in which a second circuit that performs switching control of the low-voltage side drive element is integrated on one semiconductor chip. , Power module. 前記第１回路は、前記高圧側駆動素子の導通を指令する第１制御信号を受け、
前記第２回路は、前記低圧側駆動素子の導通を指令する第２制御信号を受け、
前記第１回路および前記第２回路は、前記第１制御信号と前記第２制御信号とが同時に前記高圧側駆動素子の導通と前記低圧側駆動素子の導通を指示する場合には、前記第１回路と前記第２回路との間で通信を行なうことにより、前記高圧側駆動素子と前記低圧側駆動素子の少なくともいずれか一方を非導通とするように制御する、請求項１〜４のいずれか１項に記載のパワーモジュール。 The first circuit receives a first control signal that commands conduction of the high-voltage side drive element,
The second circuit receives a second control signal that commands conduction of the low-voltage side drive element,
When the first control signal and the second control signal simultaneously indicate conduction of the high-voltage side drive element and conduction of the low-voltage side drive element, the first circuit and the second circuit 5. The control according to claim 1, wherein at least one of the high-voltage side driving element and the low-voltage side driving element is controlled to be non-conductive by performing communication between the circuit and the second circuit. The power module according to item 1. 前記第１回路と前記第２回路のうちの一方は、前記高圧側駆動素子および前記低圧側駆動素子の導通状態を制御するための第１制御信号に応じて前記高圧側駆動素子および前記低圧側駆動素子のうちの一方を駆動する信号を出力するとともにデッドタイムが生じるように調整した第２の制御信号を出力し、
前記第１回路と前記第２回路のうちの他方は、前記第２の制御信号を受けて前記高圧側駆動素子および前記低圧側駆動素子のうちの他方を駆動する信号を出力する、請求項１〜４のいずれか１項に記載のパワーモジュール。 One of the first circuit and the second circuit is configured such that the high-voltage side drive element and the low-voltage side according to a first control signal for controlling a conduction state of the high-voltage side drive element and the low-voltage side drive element Outputting a signal for driving one of the drive elements and a second control signal adjusted to cause a dead time;
The other of the first circuit and the second circuit receives the second control signal and outputs a signal for driving the other of the high-voltage side driving element and the low-voltage side driving element. The power module of any one of -4. 前記第１回路と前記第２回路のうちの一方は、パワーモジュール外部からの制御信号に応じて前記デッドタイムの長さを調整可能に構成される、請求項６に記載のパワーモジュール。   The power module according to claim 6, wherein one of the first circuit and the second circuit is configured to be capable of adjusting the length of the dead time according to a control signal from the outside of the power module. 前記第１回路と前記第２回路のうちの一方は、三相の正弦波信号を受けて前記第１制御信号として三相のＰＷＭ信号を発生する、請求項６または７に記載のパワーモジュール。   8. The power module according to claim 6, wherein one of the first circuit and the second circuit receives a three-phase sine wave signal and generates a three-phase PWM signal as the first control signal. 9. 前記第１回路と前記第２回路のうちの一方は、一相の正弦波信号を受けて遅延させ三相の正弦波信号を生成し、前記第１制御信号として前記三相の正弦波信号にそれぞれ対応する三相のＰＷＭ信号を発生する、請求項６または７に記載のパワーモジュール。   One of the first circuit and the second circuit receives and delays a one-phase sine wave signal to generate a three-phase sine wave signal, and converts the three-phase sine wave signal as the first control signal. The power module according to claim 6, wherein each of the power modules generates a corresponding three-phase PWM signal.
JP2012237639A 2012-10-29 2012-10-29 Power module Pending JP2014090006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012237639A JP2014090006A (en) 2012-10-29 2012-10-29 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012237639A JP2014090006A (en) 2012-10-29 2012-10-29 Power module

Publications (1)

Publication Number Publication Date
JP2014090006A true JP2014090006A (en) 2014-05-15

Family

ID=50791702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237639A Pending JP2014090006A (en) 2012-10-29 2012-10-29 Power module

Country Status (1)

Country Link
JP (1) JP2014090006A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105743361A (en) * 2014-12-12 2016-07-06 台达电子工业股份有限公司 Power converter layout
JP2017034053A (en) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 Semiconductor device
CN107658283A (en) * 2017-09-30 2018-02-02 杭州士兰微电子股份有限公司 For motor-driven integrated power module and SPM
CN107958901A (en) * 2016-10-16 2018-04-24 万国半导体(开曼)股份有限公司 It is molded Smart Power Module
WO2018096573A1 (en) * 2016-11-22 2018-05-31 三菱電機株式会社 Semiconductor module
CN108962884A (en) * 2017-05-22 2018-12-07 万国半导体(开曼)股份有限公司 Mould Smart Power Module
CN109039094A (en) * 2017-06-09 2018-12-18 株洲中车时代电气股份有限公司 A kind of intelligent power module
JP2019037119A (en) * 2017-08-15 2019-03-07 富士電機株式会社 Semiconductor module
CN109473414A (en) * 2017-09-08 2019-03-15 万国半导体(开曼)股份有限公司 Mould intelligent power module and its manufacturing method
JP2019057985A (en) * 2017-09-20 2019-04-11 三菱電機株式会社 Power module
JP2019088152A (en) * 2017-11-09 2019-06-06 三菱電機株式会社 Semiconductor device and driving method therefor
EP3460979A4 (en) * 2016-07-01 2020-01-22 Rohm Co., Ltd. Semiconductor device
CN111081699A (en) * 2020-01-03 2020-04-28 广东美的制冷设备有限公司 Intelligent power module and equipment
WO2021131157A1 (en) * 2019-12-27 2021-07-01 ローム株式会社 Semiconductor device
DE212021000180U1 (en) 2020-03-10 2021-12-15 Rohm Co., Ltd. electronic component
CN117673067A (en) * 2023-11-30 2024-03-08 海信家电集团股份有限公司 Intelligent power module and electronic equipment

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181286A (en) * 1992-12-14 1994-06-28 Toshiba Corp Semiconductor device
JPH0955498A (en) * 1995-04-12 1997-02-25 Fuji Electric Co Ltd High-voltage resistant ic, high-voltage resistant junction terminal structure used for the ic and high-voltage mis transistor
JP2004265931A (en) * 2003-02-14 2004-09-24 Hitachi Ltd Semiconductor device driving integrated circuit and power conversion apparatus
JP2005253268A (en) * 2004-03-08 2005-09-15 Toyota Motor Corp Inverter control device, control program and control method
JP2006166691A (en) * 2004-11-10 2006-06-22 Mitsubishi Electric Corp Semiconductor apparatus for electric power
JP2007014059A (en) * 2005-06-28 2007-01-18 Toyota Motor Corp Switching circuit
JP2007209098A (en) * 2006-01-31 2007-08-16 Toshiba Kyaria Kk Inverter device
US20070216011A1 (en) * 2006-03-17 2007-09-20 Ralf Otremba Multichip module with improved system carrier
JP2008288476A (en) * 2007-05-21 2008-11-27 Fuji Electric Device Technology Co Ltd High breakdown voltage ic
JP2010187431A (en) * 2009-02-10 2010-08-26 Fuji Electric Systems Co Ltd Uninterruptible power supply
JP2010239760A (en) * 2009-03-31 2010-10-21 Panasonic Corp Inverter circuit
JP2010288370A (en) * 2009-06-11 2010-12-24 Sharp Corp Controller for inverter and method for controlling inverter
JP2011054773A (en) * 2009-09-02 2011-03-17 Sanken Electric Co Ltd Semiconductor device
JP2012005202A (en) * 2010-06-15 2012-01-05 Fuji Electric Co Ltd Three-phase power converter
JP2012129489A (en) * 2010-12-13 2012-07-05 Internatl Rectifier Corp Multi-chip module (mcm) power quad flat no-lead (pqfn) semiconductor package utilizing leadframe for electrical interconnections

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181286A (en) * 1992-12-14 1994-06-28 Toshiba Corp Semiconductor device
JPH0955498A (en) * 1995-04-12 1997-02-25 Fuji Electric Co Ltd High-voltage resistant ic, high-voltage resistant junction terminal structure used for the ic and high-voltage mis transistor
JP2004265931A (en) * 2003-02-14 2004-09-24 Hitachi Ltd Semiconductor device driving integrated circuit and power conversion apparatus
JP2005253268A (en) * 2004-03-08 2005-09-15 Toyota Motor Corp Inverter control device, control program and control method
JP2006166691A (en) * 2004-11-10 2006-06-22 Mitsubishi Electric Corp Semiconductor apparatus for electric power
JP2007014059A (en) * 2005-06-28 2007-01-18 Toyota Motor Corp Switching circuit
JP2007209098A (en) * 2006-01-31 2007-08-16 Toshiba Kyaria Kk Inverter device
US20070216011A1 (en) * 2006-03-17 2007-09-20 Ralf Otremba Multichip module with improved system carrier
JP2008288476A (en) * 2007-05-21 2008-11-27 Fuji Electric Device Technology Co Ltd High breakdown voltage ic
JP2010187431A (en) * 2009-02-10 2010-08-26 Fuji Electric Systems Co Ltd Uninterruptible power supply
JP2010239760A (en) * 2009-03-31 2010-10-21 Panasonic Corp Inverter circuit
JP2010288370A (en) * 2009-06-11 2010-12-24 Sharp Corp Controller for inverter and method for controlling inverter
JP2011054773A (en) * 2009-09-02 2011-03-17 Sanken Electric Co Ltd Semiconductor device
JP2012005202A (en) * 2010-06-15 2012-01-05 Fuji Electric Co Ltd Three-phase power converter
JP2012129489A (en) * 2010-12-13 2012-07-05 Internatl Rectifier Corp Multi-chip module (mcm) power quad flat no-lead (pqfn) semiconductor package utilizing leadframe for electrical interconnections

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105743361B (en) * 2014-12-12 2018-10-09 台达电子工业股份有限公司 The arrangement domain of power converter
CN105743361A (en) * 2014-12-12 2016-07-06 台达电子工业股份有限公司 Power converter layout
JP2017034053A (en) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 Semiconductor device
CN106409819A (en) * 2015-07-31 2017-02-15 瑞萨电子株式会社 Semiconductor device
JP7121834B2 (en) 2016-07-01 2022-08-18 ローム株式会社 semiconductor equipment
EP3460979A4 (en) * 2016-07-01 2020-01-22 Rohm Co., Ltd. Semiconductor device
JP2021166300A (en) * 2016-07-01 2021-10-14 ローム株式会社 Semiconductor device
KR102379289B1 (en) * 2016-10-16 2022-03-28 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 Molded intelligent power module
KR20180042102A (en) * 2016-10-16 2018-04-25 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 Molded intelligent power module
CN107958901B (en) * 2016-10-16 2020-07-31 万国半导体(开曼)股份有限公司 Mould pressing intelligent power module
CN107958901A (en) * 2016-10-16 2018-04-24 万国半导体(开曼)股份有限公司 It is molded Smart Power Module
WO2018096573A1 (en) * 2016-11-22 2018-05-31 三菱電機株式会社 Semiconductor module
CN109964314A (en) * 2016-11-22 2019-07-02 三菱电机株式会社 Semiconductor module
JPWO2018096573A1 (en) * 2016-11-22 2019-02-28 三菱電機株式会社 Semiconductor module
US11069602B2 (en) 2016-11-22 2021-07-20 Mitsubishi Electric Corporation Package and terminal arrangement for semiconductor module
CN108962884A (en) * 2017-05-22 2018-12-07 万国半导体(开曼)股份有限公司 Mould Smart Power Module
CN108962884B (en) * 2017-05-22 2022-01-21 万国半导体(开曼)股份有限公司 Molded smart power module
CN109039094A (en) * 2017-06-09 2018-12-18 株洲中车时代电气股份有限公司 A kind of intelligent power module
JP2019037119A (en) * 2017-08-15 2019-03-07 富士電機株式会社 Semiconductor module
CN109473414A (en) * 2017-09-08 2019-03-15 万国半导体(开曼)股份有限公司 Mould intelligent power module and its manufacturing method
JP2019057985A (en) * 2017-09-20 2019-04-11 三菱電機株式会社 Power module
CN107658283A (en) * 2017-09-30 2018-02-02 杭州士兰微电子股份有限公司 For motor-driven integrated power module and SPM
CN107658283B (en) * 2017-09-30 2024-05-07 杭州士兰微电子股份有限公司 Integrated power module and intelligent power module for motor drive
JP2019088152A (en) * 2017-11-09 2019-06-06 三菱電機株式会社 Semiconductor device and driving method therefor
US11218083B2 (en) 2017-11-09 2022-01-04 Mitsubishi Electric Corporation Semiconductor device and method for driving the same
WO2021131157A1 (en) * 2019-12-27 2021-07-01 ローム株式会社 Semiconductor device
JP7510956B2 (en) 2019-12-27 2024-07-04 ローム株式会社 Semiconductor Device
CN111081699A (en) * 2020-01-03 2020-04-28 广东美的制冷设备有限公司 Intelligent power module and equipment
DE212021000180U1 (en) 2020-03-10 2021-12-15 Rohm Co., Ltd. electronic component
DE112021000527T5 (en) 2020-03-10 2022-12-01 Rohm Co., Ltd. ELECTRONIC COMPONENT
CN117673067A (en) * 2023-11-30 2024-03-08 海信家电集团股份有限公司 Intelligent power module and electronic equipment
CN117673067B (en) * 2023-11-30 2024-05-03 海信家电集团股份有限公司 Intelligent power module and electronic equipment

Similar Documents

Publication Publication Date Title
JP2014090006A (en) Power module
US8471535B2 (en) Large current handling capable semiconductor switching device with suppression of short circuit damage and recovery current switching loss
US9479083B2 (en) Power converter in which switching elements are driven in parallel
US10134718B2 (en) Power semiconductor module
EP3484038B1 (en) Method and system for operating a phase-leg of a three-level active neutral point clamped converter
US9496801B2 (en) Power conversion device including bidirectional switch having reverse-blocking insulated gate bipolar transistors
WO2014045734A1 (en) Semiconductor module
JP6555521B2 (en) Power converter
WO2015015721A1 (en) Semiconductor device and power conversion device
EP2897165A1 (en) Semiconductor device
WO2013145792A1 (en) Electric power conversion device
US10418893B2 (en) Fast-switching circuit assembly for a converter
US11710685B2 (en) Semiconductor module and power conversion device
JP2010022137A (en) Driving signal output circuit and multichip package
JP5051183B2 (en) Power module
JP2015033222A (en) Drive unit of semiconductor device and power conversion device using the same
CN203932060U (en) Intelligent power module
CN108573967B (en) Semiconductor module and power conversion device
KR102698815B1 (en) 3-Level ANPC (Active Neutral-Point-Clamped) Hybrid Converter
JP6508505B2 (en) Inverter circuit
JP4332688B2 (en) 3-phase input / 1-phase output power converter, 3-phase input / 3-phase output PWM cycloconverter and 3-phase output multiplex type PWM cycloconverter
JP6702852B2 (en) Power control unit
KR101319789B1 (en) A switching device and a method for malfunction preventing of the same
KR101280424B1 (en) 3-phase asymmetric inverter circuit for asymmetric PWM method
US20240136399A1 (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510