JP5051183B2 - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP5051183B2
JP5051183B2 JP2009139816A JP2009139816A JP5051183B2 JP 5051183 B2 JP5051183 B2 JP 5051183B2 JP 2009139816 A JP2009139816 A JP 2009139816A JP 2009139816 A JP2009139816 A JP 2009139816A JP 5051183 B2 JP5051183 B2 JP 5051183B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
power module
mold body
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009139816A
Other languages
Japanese (ja)
Other versions
JP2010287699A (en
Inventor
輝明 長原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009139816A priority Critical patent/JP5051183B2/en
Publication of JP2010287699A publication Critical patent/JP2010287699A/en
Application granted granted Critical
Publication of JP5051183B2 publication Critical patent/JP5051183B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は産業・民生機器のモータ制御などに使用されるパワーモジュールに関する。   The present invention relates to a power module used for motor control of industrial / consumer equipment.

装置の省エネルギー化の観点から産業・民生機器のモータ制御にはインバータが多く用いられる。インバータとして用いられるパワーモジュールは高電圧、大電流を取り扱うため、耐圧、放熱性、絶縁性能などが考慮されて製造される。そしてパワーモジュールは、例えば図１４に示すようにモールド樹脂２００によりパッケージされ、モールド樹脂２００からリードフレーム２０２が取り出される構成を有することが多い。リードフレーム２０２はモールド樹脂２００内に配置されたＩＧＢＴなどのパワーデバイスと外部を電気的に接続するものである。   From the viewpoint of energy saving of equipment, inverters are often used for motor control of industrial and consumer equipment. Since power modules used as inverters handle high voltages and large currents, they are manufactured in consideration of withstand voltage, heat dissipation, insulation performance, and the like. For example, as shown in FIG. 14, the power module is often packaged with a mold resin 200, and the lead frame 202 is often taken out from the mold resin 200. The lead frame 202 is for electrically connecting a power device such as an IGBT disposed in the mold resin 200 to the outside.

モールド樹脂内部に配置される回路構成を回路図で表せば図１５に示すハーフブリッジ回路２０４、図１６に示すフルブリッジ回路２０６、図１７に示す三相ブリッジ回路２０８などが例示できる。これらは整流コンバータ平滑後の電源入力端子であるＰ電極およびＮ電極を備え、それぞれ、Ｕ相、Ｕ、Ｖ相、Ｕ、Ｖ、Ｗ相を取り出すものである。   If the circuit configuration arranged inside the mold resin is represented by a circuit diagram, a half-bridge circuit 204 shown in FIG. 15, a full-bridge circuit 206 shown in FIG. 16, a three-phase bridge circuit 208 shown in FIG. These are provided with a P electrode and an N electrode, which are power input terminals after smoothing of the rectifier converter, and take out the U phase, U, V phase, U, V, and W phases, respectively.

そして、樹脂モールドによるパッケージは、安価で生産性に優れ、大量生産が容易という特徴から、パワーモジュールその他半導体装置のパッケージとして広く用いられている。特許文献１にはフォトカプラのパッケージ技術、特許文献２には複数モジュールを同時に製造し、パッケージの切断により個別のモジュール（半導体装置）に分割する技術が開示されている。   A package using a resin mold is widely used as a package for power modules and other semiconductor devices because it is inexpensive, excellent in productivity, and easily mass-produced. Patent Document 1 discloses a photocoupler packaging technique, and Patent Document 2 discloses a technique in which a plurality of modules are simultaneously manufactured and divided into individual modules (semiconductor devices) by cutting the package.

特開昭６３−０１９８８３号公報Japanese Unexamined Patent Publication No. 63-019883 実開平０３−０８５６５１号公報Japanese Utility Model Publication No. 03-085651

例えば上述したハーフブリッジ回路、フルブリッジ回路、三相ブリッジ回路を搭載したパワーモジュールを個別に製作しようとすると、それぞれに対応するトランスファーモールド用金型を使用する必要がある。よってモジュール毎に金型を要するため低コスト化が阻害される問題があった。   For example, if a power module equipped with the above-described half-bridge circuit, full-bridge circuit, and three-phase bridge circuit is to be individually manufactured, it is necessary to use transfer molds corresponding to the power modules. Therefore, since a mold is required for each module, there is a problem that cost reduction is hindered.

ここで、特許文献２のようにパッケージの切断により個別のモジュールに分割する方法によれば複数モジュール間で金型を共用化しうる。しかしながらモールド樹脂で構成されるパッケージを分割する際に強い力を要する結果、分割すべき部分以外の部分に強い応力が及び得る。また、意図しない部分でパッケージの割れが生じ得る。これらの結果、歩留りが低減する問題があった。   Here, according to the method of dividing into individual modules by cutting a package as in Patent Document 2, a mold can be shared among a plurality of modules. However, when a package composed of mold resin is divided, a strong force is required. As a result, a strong stress can be applied to portions other than the portion to be divided. Further, the package may be broken at an unintended portion. As a result, there is a problem that the yield is reduced.

また、前述のハーフブリッジ回路（以後、最小回路という）を実質的に２個有するフルブリッジ回路、同回路を実質的に３個有する三相ブリッジ回路などではパッケージ内で最小回路間の接続を行うと配線を簡略化でき、全体として小型化し得る。ところが特許文献２に開示のモジュールでは最小回路間を接続するにしてもパッケージ外部で行う必要があり配線簡略化、小型化ができない問題があった。   Further, in the above-described full bridge circuit having substantially two half-bridge circuits (hereinafter referred to as a minimum circuit) and a three-phase bridge circuit having substantially three half-bridge circuits, the minimum circuits are connected in a package. Wiring can be simplified and the overall size can be reduced. However, in the module disclosed in Patent Document 2, there is a problem that even if the minimum circuits are connected, it is necessary to carry out the outside of the package and the wiring cannot be simplified or downsized.

本発明は、上述のような課題を解決するためになされたもので、低コスト、高歩留りでパワーモジュールを製造でき、配線簡略化、小型化ができるパワーモジュールを提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a power module that can manufacture a power module at a low cost and a high yield, and that can simplify wiring and can be miniaturized.

本願の発明にかかるパワーモジュールは、第１半導体素子と、該第１半導体素子を搭載または該第１半導体素子とワイヤ接続された第１リードフレームと、第２半導体素子と、該第２半導体素子を搭載または該第２半導体素子とワイヤ接続された第２リードフレームと、該第１リードフレームと該第２リードフレームを接続する共通リードフレームと、該第１半導体素子、該第１リードフレーム、該第２半導体素子、該第２リードフレーム、及び該共通リードフレームを、該第１リードフレームと該第２リードフレームの一方又は両方の一部を外部に露出させるように一体的に覆うモールド体とを備え、該モールド体の一部であって、該第１半導体素子および該第１リードフレームと、該第２半導体素子および該第２リードフレームとの間の部分には他の部分よりも厚さが薄い強度低減部が形成され、該強度低減部の一部には貫通孔又は溝が形成されたことを特徴とする。 A power module according to the present invention includes a first semiconductor element, a first lead frame on which the first semiconductor element is mounted or wire-connected to the first semiconductor element, a second semiconductor element, and the second semiconductor element. A second lead frame mounted or wire-connected to the second semiconductor element, a common lead frame connecting the first lead frame and the second lead frame, the first semiconductor element, the first lead frame, A mold body that integrally covers the second semiconductor element, the second lead frame , and the common lead frame so as to expose a part of one or both of the first lead frame and the second lead frame to the outside. A part of the mold body between the first semiconductor element and the first lead frame, and the second semiconductor element and the second lead frame. Min reduced strength portion is thinner than other portions is formed on, for some said intensity reduction unit, characterized in that the through-holes or grooves are formed.

本願の発明にかかる他のパワーモジュールは、第１半導体素子と、該第１半導体素子を搭載または該第１半導体素子とワイヤ接続された第１リードフレームと、第２半導体素子と、該第２半導体素子を搭載または該第２半導体素子とワイヤ接続された第２リードフレームと、該第１リードフレームと該第２リードフレームを接続する共通リードフレームと、該第１半導体素子、該第１リードフレーム、該第２半導体素子、該第２リードフレーム、及び該共通リードフレームを、該第１リードフレームと該第２リードフレームの一方又は両方の一部を外部に露出させるように一体的に覆うモールド体とを備え、該モールド体の一部であって、該第１半導体素子および該第１リードフレームと、該第２半導体素子および該第２リードフレームとの間の部分には他の部分よりも厚さが薄い強度低減部が形成されたことを特徴とする。

Another power module according to the present invention includes a first semiconductor element, a first lead frame on which the first semiconductor element is mounted or wire-connected to the first semiconductor element, a second semiconductor element, and the second semiconductor element. A second lead frame having a semiconductor element mounted thereon or wire-connected to the second semiconductor element; a common lead frame connecting the first lead frame and the second lead frame; the first semiconductor element; the first lead; The frame, the second semiconductor element, the second lead frame, and the common lead frame are integrally covered so that a part of one or both of the first lead frame and the second lead frame is exposed to the outside. and a mold body, a part of the mold body, and the first semiconductor element and the first lead frame, the second semiconductor element and the second lead frame The portion wherein the reduced strength portion is thinner than other portions is formed.

本発明により、低コスト、高歩留りでパワーモジュールを製造でき、配線簡略化、小型化もできる。   According to the present invention, a power module can be manufactured with low cost and high yield, and wiring can be simplified and downsized.

実施形態１のパワーモジュールを説明する平面図である。It is a top view explaining the power module of Embodiment 1. FIG. 図１におけるモールド体の正面図である。It is a front view of the mold body in FIG. 図１の側面図である。It is a side view of FIG. 最小回路を６個備えるパワーモジュールの平面図である。It is a top view of a power module provided with six minimum circuits. 貫通孔を備えるパワーモジュールの平面図である。It is a top view of a power module provided with a through hole. 図５の正面図である。FIG. 6 is a front view of FIG. 5. 溝について説明する図である。It is a figure explaining a groove | channel. 実施形態２の、共通リードフレームを有するパワーモジュールを説明する平面図である。6 is a plan view illustrating a power module having a common lead frame according to Embodiment 2. FIG. 共通リードフレームの貫通孔について説明する平面図である。It is a top view explaining the through-hole of a common lead frame. 図９の貫通孔を説明する正面図である。It is a front view explaining the through-hole of FIG. 溝について説明する図である。It is a figure explaining a groove | channel. 強度低減部において太く形成された共通リードフレームを説明する平面図である。It is a top view explaining the common lead frame formed thickly in the intensity reduction part. 図１２の溝について説明する図である。It is a figure explaining the groove | channel of FIG. モールド樹脂により封止された一般的なモジュールを説明する図である。It is a figure explaining the general module sealed with mold resin. ハーフブリッジ回路を説明する回路図である。It is a circuit diagram explaining a half bridge circuit. フルブリッジ回路を説明する回路図である。It is a circuit diagram explaining a full bridge circuit. 三相ブリッジ回路を説明する回路図である。It is a circuit diagram explaining a three-phase bridge circuit.

実施の形態１
本実施形態は図１−７を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態でも同様である。 Embodiment 1
This embodiment will be described with reference to FIGS. In some cases, the same material or the same and corresponding components are denoted by the same reference numerals, and description thereof is omitted a plurality of times. The same applies to other embodiments.

図１はパワーモジュール１０の平面図である。本実施形態のパワーモジュールは第１回路部１２、第２回路部１４、第３回路部１６を備える。これらはそれぞれ前述の最小回路を構成するものである。すなわち本実施形態のパワーモジュール１０は三相ブリッジ回路を構成するものである。第１回路部１２、第２回路部１４、第３回路部１６はモールド体４０で一体的に覆われる。モールド体４０はパワーモジュール１０のパッケージをなすものであり、典型的にはモールド樹脂で形成されるが特に限定されない。ここで、説明の便宜上図１においてモールド体４０は破線で示されている。   FIG. 1 is a plan view of the power module 10. The power module of this embodiment includes a first circuit unit 12, a second circuit unit 14, and a third circuit unit 16. Each of these constitutes the aforementioned minimum circuit. That is, the power module 10 of the present embodiment constitutes a three-phase bridge circuit. The first circuit unit 12, the second circuit unit 14, and the third circuit unit 16 are integrally covered with the mold body 40. The mold body 40 forms a package of the power module 10 and is typically formed of a mold resin, but is not particularly limited. Here, for convenience of explanation, the mold body 40 is shown by a broken line in FIG.

最小回路をなす第１回路部１２の構成について説明する。ＩＧＢＴ１８のコレクタ電極およびＦＷＤｉ２０のカソードが第３リードフレーム３０にはんだ付けなどにより接続される。ＩＧＢＴ１８のゲート電極はＡｌワイヤ３６で第１リードフレーム２６と接続される。ＩＧＢＴ１８のエミッタ電極もＦＷＤｉ２０のアノードを介して第２リードフレーム２８と接続される。ここで、第１リードフレーム２６はＮ側ゲート駆動回路と接続されることを予定し、第２リードフレーム２８はＮ側電極と接続されることを予定し、第３リードフレーム３０は出力であり負荷と接続されることを予定するものである。   The configuration of the first circuit unit 12 forming the minimum circuit will be described. The collector electrode of the IGBT 18 and the cathode of the FWDi 20 are connected to the third lead frame 30 by soldering or the like. The gate electrode of the IGBT 18 is connected to the first lead frame 26 by an Al wire 36. The emitter electrode of the IGBT 18 is also connected to the second lead frame 28 via the anode of the FWDi 20. Here, the first lead frame 26 is scheduled to be connected to the N-side gate drive circuit, the second lead frame 28 is scheduled to be connected to the N-side electrode, and the third lead frame 30 is an output. It is intended to be connected to a load.

第１回路部１２はさらにＩＧＢＴ２２とＦＷＤｉ２４を備える。ＩＧＢＴ２２のコレクタ電極とＦＷＤｉ２４のカソードは第５リードフレーム３４にはんだ付けなどにより接続される。ＩＧＢＴ２２のゲート電極はＡｌワイヤ３６で第４リードフレーム３２と接続される。ＩＧＢＴ２２のエミッタ電極もＦＷＤｉ２４のアノードを介して第３リードフレーム３０と接続される。ここで、第４リードフレーム３２はＰ側ゲート駆動回路と接続されることを予定し、第５リードフレーム３４はＰ側電極と接続されることを予定するものである。第２回路部１４、第３回路部１６も第１回路部１２と同様の構成を備える。ここで、リードフレームはＣｕ系材料、Ｆｅ系材料、その他合金などで構成され、ワイヤボンディングによる接続抵抗を考慮して必要に応じてＡｕ、Ａｇメッキなどが施されるが、材料やメッキの種類、有無について特に限定されない。Ａｌワイヤ３６についても特にＡｌに限定されず適宜材料選択が行われる。   The first circuit unit 12 further includes an IGBT 22 and an FWDi 24. The collector electrode of the IGBT 22 and the cathode of the FWDi 24 are connected to the fifth lead frame 34 by soldering or the like. The gate electrode of the IGBT 22 is connected to the fourth lead frame 32 by an Al wire 36. The emitter electrode of the IGBT 22 is also connected to the third lead frame 30 via the anode of the FWDi 24. Here, the fourth lead frame 32 is scheduled to be connected to the P-side gate drive circuit, and the fifth lead frame 34 is scheduled to be connected to the P-side electrode. The second circuit unit 14 and the third circuit unit 16 also have the same configuration as the first circuit unit 12. Here, the lead frame is made of Cu-based material, Fe-based material, other alloys, etc., and is subjected to Au, Ag plating, etc. as necessary in consideration of connection resistance by wire bonding. The presence or absence is not particularly limited. The Al wire 36 is not particularly limited to Al, and material selection is performed as appropriate.

第１リードフレーム２６、第２リードフレーム２８、第３リードフレーム３０、第４リードフレーム３２、第５リードフレーム３４の一部はモールド体４０から外部に露出する。第２回路部１４、第３回路部１６の相当部分も同様である。   A part of the first lead frame 26, the second lead frame 28, the third lead frame 30, the fourth lead frame 32, and the fifth lead frame 34 is exposed from the mold body 40 to the outside. The same applies to the corresponding portions of the second circuit portion 14 and the third circuit portion 16.

次いで、本実施形態のモールド体４０の構成について説明する。モールド体４０は第１回路部１２と第２回路部１４の間に両者を接続する第１強度低減部１３を備える。同様に第２回路部１４と第３回路部１６の間に両者を接続する第２強度低減部１５を備える。第１強度低減部１３、第２強度低減部１５は他の部分よりも薄く形成され、強度が弱い部分であり、分割可能な領域である。   Next, the configuration of the mold body 40 of this embodiment will be described. The mold body 40 includes a first strength reduction unit 13 that connects between the first circuit unit 12 and the second circuit unit 14. Similarly, a second strength reduction unit 15 is provided between the second circuit unit 14 and the third circuit unit 16 to connect them. The first strength reducing unit 13 and the second strength reducing unit 15 are formed thinner than the other portions, are weak in strength, and can be divided.

第１強度低減部１３、第２強度低減部１５について、図１の正面図であってモールド体４０のみを記載した図である図２を参照して説明する。図２に記載されるとおり、第１強度低減部１３、第２強度低減部１５はほかの部分よりも薄く形成される。   The first strength reducing unit 13 and the second strength reducing unit 15 will be described with reference to FIG. 2, which is a front view of FIG. 1 and shows only the mold body 40. As shown in FIG. 2, the first strength reducing portion 13 and the second strength reducing portion 15 are formed thinner than other portions.

図３は図１の側面図であってモールド体４０の内部も表した図である。第１リードフレーム２６はエポキシ樹脂などの絶縁体５８を介してＡｌヒートシンク５６に搭載される。これによりモールド体４０内部の放熱性を高めることができる。   FIG. 3 is a side view of FIG. 1 and also shows the inside of the mold body 40. The first lead frame 26 is mounted on the Al heat sink 56 via an insulator 58 such as an epoxy resin. Thereby, the heat dissipation in the mold body 40 can be improved.

本実施形態の構成によれば第１強度低減部１３および第２強度低減部１５においてモールド体４０を分割可能である。よって例えばハーフブリッジ回路を備えるパワーモジュールを要する場合は第１強度低減部１３と第２強度低減部１５両方で分割を行うことで３個のパワーモジュールを得ることができる。またハーフブリッジ回路を備えるパワーモジュールとフルブリッジ回路を備えるパワーモジュールを要する場合は第１強度低減部１３か第２強度低減部１５のいずれか一方の分割を行うことでそれらを得ることができる。よってパワーモジュールのタイプごとに金型を準備する必要がなく、金型を共用化できるため、製造コストを低減できる。   According to the configuration of the present embodiment, the mold body 40 can be divided in the first strength reducing unit 13 and the second strength reducing unit 15. Therefore, for example, when a power module including a half-bridge circuit is required, three power modules can be obtained by performing division in both the first intensity reducing unit 13 and the second intensity reducing unit 15. When a power module having a half-bridge circuit and a power module having a full-bridge circuit are required, they can be obtained by dividing one of the first intensity reducing unit 13 and the second intensity reducing unit 15. Therefore, it is not necessary to prepare a mold for each type of power module, and the mold can be shared, so that the manufacturing cost can be reduced.

例えばフルブリッジ回路を構成する場合はモールド体４０外部のＰＣＢ（プリント基板）上において第２リードフレーム２８同士、第５リードフレーム３４同士を接続することが必要である。   For example, when configuring a full bridge circuit, it is necessary to connect the second lead frames 28 and the fifth lead frames 34 on a PCB (printed circuit board) outside the mold body 40.

図４のように最小回路を６個備えるパワーモジュールであっても同様に無駄のないパワーモジュールの製造が可能である。すなわち三相ブリッジ回路を備えるパワーモジュールを製造する場合は図４の矢印Ａにおいて分割を行い、フルブリッジ回路を備えるパワーモジュールを製造する場合は矢印Ｂにおいて分割を行い、ハーフブリッジ回路を備えるパワーモジュールを製造する場合は矢印Ｃにおいて分割を行う。同様に６の倍数だけ最小回路を備えるようにパワーモジュールを構成しておくと無駄なく、一度のモールド工程でスループット良くパワーモジュールを製造できる。   Even in the case of a power module having six minimum circuits as shown in FIG. 4, it is possible to manufacture a power module without waste. That is, when a power module having a three-phase bridge circuit is manufactured, division is performed at arrow A in FIG. 4, and when a power module having a full bridge circuit is manufactured, division is performed at arrow B, and a power module having a half bridge circuit is provided. Is produced at arrow C. Similarly, if the power module is configured so as to have the minimum circuit by a multiple of 6, the power module can be manufactured with a high throughput in a single molding process without waste.

図５−７はモールド体（パッケージ）の分割を容易化するパワーモジュールについて説明する図である。図５は平面図であり、最小回路を構成する第１回路部７２、第２回路部７４が記載されている。第１回路部７２、第２回路部７４の間には両者を接続する強度低減部７６を備える。強度低減部７６はモールド体の一部であってほかの部分より薄く形成され、かつ一部に貫通孔７８を備える。貫通孔７８は強度低減部７６に沿って形成される。図６は図５の正面図であり、貫通孔７８は破線で示されている。なお、図５は図１と異なり、モールド体のみ表すものであり、その内部は記載していない。   FIGS. 5-7 is a figure explaining the power module which makes easy the division | segmentation of a mold body (package). FIG. 5 is a plan view showing the first circuit portion 72 and the second circuit portion 74 constituting the minimum circuit. Between the 1st circuit part 72 and the 2nd circuit part 74, the intensity reduction part 76 which connects both is provided. The strength reducing portion 76 is a part of the mold body and is formed thinner than the other parts, and includes a through hole 78 in a part thereof. The through hole 78 is formed along the strength reducing portion 76. FIG. 6 is a front view of FIG. 5, and the through hole 78 is indicated by a broken line. Note that FIG. 5 is different from FIG. 1 and shows only the mold body, and the inside thereof is not described.

このように強度低減部７６に貫通孔７８を設けることで、モールド体を分割する際に強い力を要しない。よって分割すべき部分以外の部分に強い応力が及ばない。貫通孔７８が分割の起点となってガイド役を果たすため、意図しない部分でモールド体の割れが生じ得ることがない。よって、歩留りを高めることができる。   By providing the through hole 78 in the strength reducing portion 76 as described above, a strong force is not required when the mold body is divided. Therefore, a strong stress does not reach the part other than the part to be divided. Since the through-hole 78 serves as a starting point for the division and serves as a guide, the mold body can be prevented from cracking at an unintended portion. Therefore, the yield can be increased.

上述のとおり、強度低減部において分割することなしに複数の最小回路を備えたパワーモジュールが製造される場合もある。そのような場合に図５、６のように貫通孔を形成してしまうとモールド体の強度が不十分であることが考えられる。このような場合を考慮して、強度低減部に貫通孔ではなく溝を備える構成としてもよい。例えば図５における貫通孔７８を溝に置き換えた構成とすると必要な強度を保ち得る。図７は溝８２を備えるパワーモジュール８０を示す図である。溝８２は破線で描かれている。   As described above, a power module including a plurality of minimum circuits may be manufactured without being divided in the strength reduction unit. In such a case, if a through hole is formed as shown in FIGS. 5 and 6, it is considered that the strength of the mold body is insufficient. In consideration of such a case, the strength reducing portion may be provided with a groove instead of the through hole. For example, if the through hole 78 in FIG. 5 is replaced with a groove, the required strength can be maintained. FIG. 7 is a view showing a power module 80 having a groove 82. The groove 82 is drawn with a broken line.

最小回路の数は２以上である限りにおいて特にその数は限定されない。最小回路の数が２以上であれば最小回路間に強度低減部を備え本発明の効果を得ることができる。また最小回路の構成はＩＧＢＴ、ＦＷＤｉに加えてゲートドライブ回路や制御用ＩＣを含んでいても良い。また、ＩＧＢＴ、ＦＷＤｉではなくほかのパワーデバイスであってもよい。その他本発明の特徴を失わない範囲で変形をなし得る。   The number is not particularly limited as long as the number of minimum circuits is 2 or more. If the number of the minimum circuits is two or more, the strength reduction part is provided between the minimum circuits, and the effect of the present invention can be obtained. The minimum circuit configuration may include a gate drive circuit and a control IC in addition to the IGBT and FWDi. In addition, other power devices may be used instead of IGBT and FWDi. Other modifications can be made without losing the characteristics of the present invention.

実施の形態２
本実施形態は図８−１３を参照して説明する。本実施形態のパワーモジュールは異なる最小回路間をモールド体内部で接続する共通リードフレームを備える。図８に記載の通り、本実施形態の共通リードフレーム１００は第１回路部１２の第５リードフレーム３４、第２回路部１４の第５リードフレーム１０２、第３回路部１６の第５リードフレーム１０４のすべてとモールド体４０内部において接続される。 Embodiment 2
This embodiment will be described with reference to FIGS. The power module of this embodiment includes a common lead frame that connects different minimum circuits within the mold body. As shown in FIG. 8, the common lead frame 100 of the present embodiment includes the fifth lead frame 34 of the first circuit unit 12, the fifth lead frame 102 of the second circuit unit 14, and the fifth lead frame of the third circuit unit 16. All of 104 are connected inside the mold body 40.

本実施形態のようにパワーモジュールが三相ブリッジ回路を構成する場合、それぞれの最小回路が備える第５リードフレーム３４、１０２、１０４はＰ側電極と接続されることを予定するものである。   When the power module constitutes a three-phase bridge circuit as in the present embodiment, the fifth lead frames 34, 102, and 104 included in each minimum circuit are expected to be connected to the P-side electrode.

本実施形態の構成によれば第５リードフレーム３４、１０２、１０４がモールド体４０内部において共通リードフレーム１００により接続されているため、モールド体４０外部のＰＣＢ（プリント基板）上において第５リードフレーム３４、１０２、１０４間を接続することを要しない。よってＰＣＢ上の配線を簡略化でき、装置全体として小型化が可能となる。   According to the configuration of the present embodiment, the fifth lead frames 34, 102, and 104 are connected by the common lead frame 100 inside the mold body 40, so that the fifth lead frame is on the PCB (printed circuit board) outside the mold body 40. It is not necessary to connect 34, 102, and 104. Therefore, the wiring on the PCB can be simplified, and the entire apparatus can be reduced in size.

また、第５リードフレーム３４、１０２、１０４が共通リードフレーム１００により接続されているため、これらのリードフレームの少なくとも一がモールド体４０の外部に露出し接続が行われれば足りる。従って、これらのリードフレームのうちモールド体外部に露出する部分であって、その部分で接続が行われないものについては切断してもよい。なお、図８においてはそのような切断が行われずすべての第５リードフレームがモールド体４０の外部に露出する構成が示されている。   Further, since the fifth lead frames 34, 102, and 104 are connected by the common lead frame 100, it is sufficient that at least one of these lead frames is exposed to the outside of the mold body 40 and connected. Therefore, portions of these lead frames that are exposed to the outside of the mold body and are not connected at the portions may be cut. FIG. 8 shows a configuration in which all of the fifth lead frames are exposed to the outside of the mold body 40 without being cut.

ここで、第１強度低減部１３および第２強度低減部１５は共通リードフレーム１００を横断するように、他の部分より薄く形成されるため、分割が容易化し実施形態１相当の効果を得ることができる。さらに、モールド体４０の一部であって第１強度低減部１３または第２強度低減部１５に貫通孔や溝を設けることもでき、実施形態１と同様の効果を得ることができる。   Here, since the first strength reducing portion 13 and the second strength reducing portion 15 are formed thinner than other portions so as to cross the common lead frame 100, the division is facilitated and the effect equivalent to the first embodiment can be obtained. Can do. Furthermore, a through-hole or a groove can be provided in the first strength reducing portion 13 or the second strength reducing portion 15 as a part of the mold body 40, and the same effects as those of the first embodiment can be obtained.

共通リードフレーム１００を用いることにより分割の難化が考えられる場合には共通リードフレーム１００に貫通孔や溝を設けるとよい。すなわち、図９に記載のように第１強度低減部１３における共通リードフレーム１００の一部に貫通孔１１０を設けると分割の際に「強い力を要する」ことや「意図しない部分でのパッケージ割れ」を抑制し歩留りを高めることができる。図１０には図９の円枠内とその近傍の正面図を示す。   When it is possible to make division difficult by using the common lead frame 100, a through hole or a groove may be provided in the common lead frame 100. That is, if a through hole 110 is provided in a part of the common lead frame 100 in the first strength reducing portion 13 as shown in FIG. 9, “strong force is required” at the time of division or “package breakage at an unintended portion” Can be suppressed and the yield can be increased. FIG. 10 shows a front view of the inside of the circle frame of FIG. 9 and the vicinity thereof.

同様に第１強度低減部１３における共通リードフレーム１００の一部に溝を設けても良い。図１０に相当する領域における溝の形状の例は図１１に溝１１２として示す。溝を設ける意義は実施形態１と同様であるから省略する。   Similarly, a groove may be provided in a part of the common lead frame 100 in the first strength reduction unit 13. An example of the shape of the groove in the region corresponding to FIG. 10 is shown as the groove 112 in FIG. The significance of providing the groove is the same as that in the first embodiment, and is omitted.

共通リードフレーム１００に貫通孔や溝を設けた場合にはその部分で電気抵抗が高まり、パワーモジュールの特性に影響することが考えられる。そこで、図１２に記載のように第１強度低減部１３において共通リードフレーム１２０の幅を太くすることで、その他の直線部分と同等の抵抗となるようにしてもよい。これによりパワーモジュールの特性への影響を回避できる。図１３には図１２の円枠内とその近傍の正面図を示す。なお、溝１２２に代えて貫通孔を設けてもよい。   When a through hole or a groove is provided in the common lead frame 100, it is conceivable that the electrical resistance is increased at that portion and affects the characteristics of the power module. Therefore, as shown in FIG. 12, the first strength reducing unit 13 may increase the width of the common lead frame 120 so that the resistance is equal to that of the other straight portions. Thereby, the influence on the characteristic of a power module can be avoided. FIG. 13 shows a front view of the inside of the circle frame of FIG. 12 and the vicinity thereof. A through hole may be provided instead of the groove 122.

本実施形態では共通リードフレームの材料は第１リードフレーム２６などの他のリードフレームと同一材料とする。これにより共通リードフレームと他のリードフレームについて同一の素材（単版）から同時に形成できるため製造を容易化できる。共通リードフレーム、その他のリードフレームの形成にはパンチング、エッチングなどが用いられる。しかしながら、パッケージの分割を行い、所望の回路を備えるパワーモジュールを製造することを考慮すれば、共通リードフレームの材料を他のリードフレームの材料よりも分割容易なものとしておくことも有効である。その他少なくとも実施形態１相当の変形が可能である。   In this embodiment, the material of the common lead frame is the same as that of other lead frames such as the first lead frame 26. As a result, the common lead frame and the other lead frames can be simultaneously formed from the same material (single plate), so that the manufacturing can be facilitated. Punching, etching, or the like is used to form the common lead frame and other lead frames. However, in consideration of dividing the package and manufacturing a power module having a desired circuit, it is also effective to make the material of the common lead frame easier to divide than the materials of other lead frames. In addition, at least modifications corresponding to the first embodiment are possible.

１０ パワーモジュール、 １２ 第１回路部、 １３ 第１強度低減部、 ２６ 第１リードフレーム、 ４０ モールド体、 ７８ 貫通孔、 ８２ 溝、 １００ 共通リードフレーム   DESCRIPTION OF SYMBOLS 10 Power module, 12 1st circuit part, 13 1st intensity | strength reduction part, 26 1st lead frame, 40 Mold body, 78 Through-hole, 82 groove | channel, 100 Common lead frame

Claims (5)

第１半導体素子と、
前記第１半導体素子を搭載または前記第１半導体素子とワイヤ接続された第１リードフレームと、
第２半導体素子と、
前記第２半導体素子を搭載または前記第２半導体素子とワイヤ接続された第２リードフレームと、
前記第１リードフレームと前記第２リードフレームを接続する共通リードフレームと、
前記第１半導体素子、前記第１リードフレーム、前記第２半導体素子、前記第２リードフレーム、及び前記共通リードフレームを、前記第１リードフレームと前記第２リードフレームの一方又は両方の一部を外部に露出させるように一体的に覆うモールド体とを備え、
前記モールド体の一部であって、前記第１半導体素子および前記第１リードフレームと、前記第２半導体素子および前記第２リードフレームとの間の部分には他の部分よりも厚さが薄い強度低減部が形成され、
前記強度低減部の一部には貫通孔又は溝が形成されたことを特徴とするパワーモジュール。 A first semiconductor element;
A first lead frame on which the first semiconductor element is mounted or wire-connected to the first semiconductor element;
A second semiconductor element;
A second lead frame on which the second semiconductor element is mounted or wire-connected to the second semiconductor element;
A common lead frame connecting the first lead frame and the second lead frame;
The first semiconductor element, the first lead frame, the second semiconductor element, the second lead frame , and the common lead frame may be a part of one or both of the first lead frame and the second lead frame. And a mold body that is integrally covered so as to be exposed to the outside,
A part of the mold body between the first semiconductor element and the first lead frame and the second semiconductor element and the second lead frame is thinner than the other part. Strength reduction part is formed,
A power module, wherein a through hole or a groove is formed in a part of the strength reducing portion. 前記強度低減部は、前記共通リードフレームを横断するように形成されたことを特徴とする請求項１に記載のパワーモジュール。 The reduced strength portion, a power module according to claim 1, characterized in that said made form so as to cross the common lead frame. 前記強度低減部における前記共通リードフレームには貫通孔又は溝が形成されたことを特徴とする請求項１又は２に記載のパワーモジュール。 Power module according to claim 1 or 2, wherein the common lead frame is characterized in that through holes or grooves are formed in the reduced strength portion. 前記強度低減部における前記共通リードフレームは他の部分よりも幅が太く形成されたことを特徴とする請求項１乃至３のいずれか１項に記載のパワーモジュール。 Power module according to any one of claims 1 to 3 wherein the common lead frame is characterized in that width is formed thicker than other portions of the reduced strength portion. 第１半導体素子と、  A first semiconductor element;
前記第１半導体素子を搭載または前記第１半導体素子とワイヤ接続された第１リードフレームと、  A first lead frame on which the first semiconductor element is mounted or wire-connected to the first semiconductor element;
第２半導体素子と、  A second semiconductor element;
前記第２半導体素子を搭載または前記第２半導体素子とワイヤ接続された第２リードフレームと、  A second lead frame on which the second semiconductor element is mounted or wire-connected to the second semiconductor element;
前記第１リードフレームと前記第２リードフレームを接続する共通リードフレームと、  A common lead frame connecting the first lead frame and the second lead frame;
前記第１半導体素子、前記第１リードフレーム、前記第２半導体素子、前記第２リードフレーム、及び前記共通リードフレームを、前記第１リードフレームと前記第２リードフレームの一方又は両方の一部を外部に露出させるように一体的に覆うモールド体とを備え、  The first semiconductor element, the first lead frame, the second semiconductor element, the second lead frame, and the common lead frame may be a part of one or both of the first lead frame and the second lead frame. And a mold body that is integrally covered so as to be exposed to the outside,
前記モールド体の一部であって、前記第１半導体素子および前記第１リードフレームと、前記第２半導体素子および前記第２リードフレームとの間の部分には他の部分よりも厚さが薄い強度低減部が形成されたことを特徴とするパワーモジュール。  A part of the mold body between the first semiconductor element and the first lead frame and the second semiconductor element and the second lead frame is thinner than the other part. A power module in which a strength reducing portion is formed.
JP2009139816A 2009-06-11 2009-06-11 Power module Expired - Fee Related JP5051183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009139816A JP5051183B2 (en) 2009-06-11 2009-06-11 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009139816A JP5051183B2 (en) 2009-06-11 2009-06-11 Power module

Publications (2)

Publication Number Publication Date
JP2010287699A JP2010287699A (en) 2010-12-24
JP5051183B2 true JP5051183B2 (en) 2012-10-17

Family

ID=43543192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009139816A Expired - Fee Related JP5051183B2 (en) 2009-06-11 2009-06-11 Power module

Country Status (1)

Country Link
JP (1) JP5051183B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640470B2 (en) * 2013-11-05 2017-05-02 Mitsubishi Electric Corporation Semiconductor module
KR101823805B1 (en) * 2014-01-10 2018-01-30 미쓰비시덴키 가부시키가이샤 Power semiconductor device
JP6619507B2 (en) * 2016-04-27 2019-12-11 三菱電機株式会社 Inverter device
EP3246945B1 (en) * 2016-05-19 2018-10-03 ABB Schweiz AG Power module with low stray inductance
JP7173108B2 (en) * 2019-10-01 2022-11-16 株式会社デンソー semiconductor module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189628A (en) * 1996-12-25 1998-07-21 Yamaha Corp Assembly of lsi and inspection
JP2001257291A (en) * 2000-03-13 2001-09-21 Sanyo Electric Co Ltd Circuit device
JP2003133262A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor package
JP3802821B2 (en) * 2002-02-22 2006-07-26 新日本無線株式会社 Electronic component lead cutting method
JP2006108341A (en) * 2004-10-05 2006-04-20 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device and mold
JP2008270302A (en) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2010287699A (en) 2010-12-24

Similar Documents

Publication Publication Date Title
US10236274B2 (en) Semiconductor device with metal patterns having convex and concave sides
JP5971263B2 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
EP3104412B1 (en) Power semiconductor module
JP6208262B2 (en) Power semiconductor device manufacturing method, power semiconductor device and power conversion device using the same
JP6836201B2 (en) Power converter
JP4498170B2 (en) Semiconductor device and manufacturing method thereof
CN108511396B (en) Electronic device
JP5051183B2 (en) Power module
JP7196815B2 (en) Semiconductor module and power converter
CN110178304B (en) Semiconductor device with a plurality of semiconductor chips
JP6196853B2 (en) 3 level converter half bridge
JP6647189B2 (en) Semiconductor module, semiconductor device and power device
EP2897165A1 (en) Semiconductor device
JP2007236044A (en) Power semiconductor device and inverter bridge module using it
JP2016162777A (en) Semiconductor device and method of manufacturing the same
JP2008166421A (en) Power module
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
JP5123966B2 (en) Semiconductor device
JP5429413B2 (en) Semiconductor device
JP2002238260A (en) Semiconductor device
JP5177174B2 (en) Semiconductor device
US20160036343A1 (en) Semiconductor device
JP5024439B2 (en) Semiconductor device
KR20170069322A (en) Power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees