JP2014086491A - トランジスタの制御回路及び電源装置 - Google Patents

トランジスタの制御回路及び電源装置 Download PDF

Info

Publication number
JP2014086491A
JP2014086491A JP2012232757A JP2012232757A JP2014086491A JP 2014086491 A JP2014086491 A JP 2014086491A JP 2012232757 A JP2012232757 A JP 2012232757A JP 2012232757 A JP2012232757 A JP 2012232757A JP 2014086491 A JP2014086491 A JP 2014086491A
Authority
JP
Japan
Prior art keywords
control circuit
electrode
drain
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012232757A
Other languages
English (en)
Other versions
JP6075003B2 (ja
Inventor
Tadahiro Imada
忠紘 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012232757A priority Critical patent/JP6075003B2/ja
Priority to TW102128491A priority patent/TWI531161B/zh
Priority to US13/966,693 priority patent/US9077336B2/en
Priority to CN201310369671.0A priority patent/CN103780061B/zh
Publication of JP2014086491A publication Critical patent/JP2014086491A/ja
Application granted granted Critical
Publication of JP6075003B2 publication Critical patent/JP6075003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0048Circuits or arrangements for reducing losses
    • H02M1/0054Transistor switching losses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】GaN−HEMTを、高周波、大電圧で動作させると、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲され、2次元電子ガスの濃度が低下してソース−ドレイン間のオン抵抗が大きくなり、GaN−HEMTの出力低下を招く。フィールドプレートに正の電位を印加することによって、ゲート電極付近の2次元電子ガスの密度を増やして2次元電子ガスの流れを良くすることによって、GaN−HEMTの出力が低下しにくいトランジスタの制御回路を提供する。
【解決手段】トランジスタの制御回路は、ゲート−ドレイン間に制御電極を有するトランジスタのドレイン電圧値を判定するドレイン電圧判定回路と、前記制御電極に正の電位を印加する電極制御回路とを含む。
【選択図】図4

Description


本発明は、高電子移動度トランジスタの制御回路及び電源装置に関する。
近年、サファイア、SiC、窒素ガリウム(GaN)又はSi等からなる基板上にGaN層及びAlGaN層を順次形成し、GaN層を電子走行層として用いる電子デバイス(化合物半導体デバイス)の開発が活発である。
GaNのバンドギャップは3.4eVであり、Siの1.1eV、GaAsの1.4eVに比べて大きい。このため、この化合物半導体装置には、高耐圧での動作が期待されている。
このような化合物半導体装置の一つとして、GaN系の高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が挙げられる。以下、このGaN系の高電子移動度トランジスタをGaN−HEMTと称する。HEMTとは、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス(2DEG)をチャネルとした電界効果トランジスタのことである。
GaN−HEMTを電源用のインバータのスイッチとして使用すると、オン抵抗の低減及び耐圧の向上の両立が可能である。また、Si系トランジスタと比較して、待機時の消費電力を低減することも可能であり、動作周波数を向上させることも可能である。
このため、スイッチングロスを低減することができ、インバータの消費電力を低減することが可能となる。また、同等の性能のトランジスタであれば、Si系トランジスタと比較して小型化が可能である。
特開2006−114795号公報
GaN−HEMTを、高周波、大電圧で動作させると、ドレイン電流が減少する電流コプラス現象が発生する。電流コプラス現象の原因は、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。表面のトラップ準位に電子が捕獲されると、2DEG層に空乏層が発生し、それによってソース−ドレイン間のオン抵抗が大きくなり、GaN−HEMTの出力低下を招くことがある。電流コプラス現象の対策として、ゲート電極付近の電界集中を緩和するため、ゲート−ドレイン間にソース電極と同電位のフィールドプレート電極を設ける手法がある。
しかしながら、GaN−HEMTをさらに高周波、大電圧で動作させようとすると、単にフィールドプレートを設けただけでは、ソース−ドレイン間のオン抵抗を下げることができないという問題がある。
本技術は、上記に鑑み、GaN−HEMTを高周波、高電圧で用いた場合でも、GaN−HEMTのオン抵抗の上昇を抑えた性能の高いトランジスタの制御回路及び電源装置を提供することを目的とする。
開示のトランジスタの制御回路によれば、ゲート−ドレイン間に制御電極を有するトランジスタの前記制御電極に正の電位を印加する電極制御回路を含むトランジスタの制御回路が提供される。
開示のトランジスタの制御回路によれば、フィールドプレートを有するトランジスタのドレイン電圧の変化に合わせて、フィールドプレートに正の電位を印加することによって、ゲート電極付近の2次元電子ガスの密度を増やして2次元電子ガスの流れを良くすることによって、トランジスタの出力が低下するという問題が起こりにくいという効果を奏する。
フィールドプレートを有するGaN−HEMTの構造図である。 フィールドプレートを有するGaN−HEMTの等価回路図である。 フィールドプレートに印加する電圧と動的オン抵抗の関係を示す図である。 実施形態のGaN−HEMTの制御回路の回路図である。 実施形態のGaN−HEMTの制御回路の動作を説明するための図である。 実施形態の制御回路を適用した電源装置の図である。
GaN−HEMTを、高周波、大電圧で動作させると、ドレイン電流が減少する電流コプラス現象が発生する。電流コプラス現象の原因は、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。表面のトラップ準位に電子が捕獲されると、2DEG層に空乏層が発生し、それによってソース−ドレイン間の抵抗が大きくなり、GaN−HEMTの出力低下を招くことがある。電流コプラス現象の対策として、ゲート電極付近の電界集中を緩和するため、ゲート−ドレイン間に金属板からなる制御電極(以下、フィールドプレートと称する)を有するGaN−HEMTがある。
図1は、フィールドプレート40を有するGaN−HEMT30の構造を示す断面図である。SiC基板90上にAlN層91、ノンドープのi−GaN層92、n型のn−AlGaN層94が順次形成されている。更に、n−AlGaN層94上に、ソース電極81、ドレイン電極82及びゲート電極83が形成されている。GaN−HEMT30においては、n−AlGaN層94のi−GaN層92との界面に形成される二次元電子ガス(2DEG)93をキャリアとしている。尚、AlN層91はバッファ層として機能する。
さらに、n型のn−AlGaN層94、ソース電極81、ドレイン電極82及びゲート電極83上に、ポリイミド等の絶縁材料からなる層間絶縁膜95が形成されている。
層間絶縁膜95中には、ゲート電極83と電気的に接続され、水平方向に延びるゲートフィールドプレート46が形成されている。
層間絶縁膜95上のソース電極81の位置には、ソース電極用パッド42が形成され、ソース電極81とは層間絶縁膜95内に形成されたコンタクトプラグ85によって、電気的に接続されている。
また、層間絶縁膜95上のドレイン電極82の位置には、ドレイン電極用パッド44が形成され、ドレイン電極82とは層間絶縁膜95内に形成されたコンタクトプラグ86によって、電気的に接続されている。
また、層間絶縁膜95上のゲートフィールドプレート46とドレイン電極用パッド44との間には、金属板からなるフィールドプレート40が形成されている。
フィールドプレート40を、ゲート電極83よりも閾値がマイナス側である2つ目のゲートと見ると、フィールドプレート付きのGaN−HEMT30を2つのデバイスと見ることができる。
図2は、フィールドプレート付きのGaN−HEMT30の等価回路図を示す。第1のデバイス34は、GaN−HEMT30のソース電極81をソースとし、GaN−HEMT30のゲート電極83をゲートとし、GaN−HEMT30のドレイン端下の二次元電子ガス93の一端をドレインとする。
第2のデバイス36は、GaN−HEMT30のドレイン端下の二次元電子ガス93の他端をソースとし、GaN−HEMT30のフィールドプレート40をゲートとし、GaN−HEMT30のドレイン電極82をドレインとする。
次いで、フィールドプレート付きのGaN−HEMT30がオフになるときの動作について説明する。第1のデバイス34のゲートの閾値を例えば−5Vとし、第2のデバイス36のゲートの閾値を例えば−10Vとする。
第1のデバイス34のゲート電圧を−5V以下とし、第1のデバイス34をオフにすると、第1のデバイス34のゲート下の抵抗が高くなるため、まだオンである第2のデバイス36との抵抗値の兼ね合いで、第1のデバイス34のドレインの電圧が上がる。第1のデバイス34のドレインの電圧が上がるにつれて、第2のデバイス36のソースの電圧も上がり、第2のデバイス36のソース電圧が10Vになった段階で第2のデバイス36はオフとなる。
一般に、このフィールドプレート40は、ソース電極81と同電位にしてゲート電極83近傍のドレイン電極82側に電界がかかりすぎない様にして、電界集中を緩和して、自由電子の動きを妨げない働きを有する。
発明者は、GaN−HEMT30を通電した状態で、フィールドプレート40に正の電圧を印加した場合の動的オン抵抗の変化を測定した。
図3は、GaN−HEMT30のフィールドプレート40に電圧を印加しない状態、6Vを印加した状態、10Vを印加した状態、20Vを印加した状態での動的オン抵抗値を示す。フィールドプレート40に印加する電圧を上げるにしたがってオン抵抗値が下がることが確認された。
発明者は、GaN−HEMT30のフィールドプレート40に正の電圧を印加するとオン抵抗値が下がる原因について以下の様に推察した。
先に説明した通り、フィールドプレート40は、ゲート電極83付近の電界集中を緩和して、ゲート電極83のドレイン電極82側付近の電子トラップ準位に自由電子が捕獲されにくくする効果がある。しかし、さらにGaN−HEMT30を、高周波、大電圧で動作させると、フィールドプレート40をソース電極81と同電位のままでは、ゲート電極83のドレイン電極82側付近の電子トラップ準位に自由電子が捕獲されてしまい、二次元電子ガス93の濃度が減少し、それによってソース−ドレイン間の抵抗が大きくなってしまう。
よって、フィールドプレート40に正電圧を印加することによって、トラップされた電子によって減少した二次元電子ガス93を増やして二次元電子ガス93の流れを良くする効果があるものと思われる。
また、フィールドプレート40に正電圧を印加することによって、ゲート電極83付近に集中している二次元電子ガス93をドレイン電極82側に引っ張って、二次元電子ガス93の濃度を元に戻して二次元電子ガス93の流れを良くする効果があるものと思われる。
そこで、発明者は、GaN−HEMT30のオン抵抗下げるための回路として、以下の実施の形態を考案した。
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
図4は、開示の技術を適用した実施形態のトランジスタの制御回路1を示す図である。
本実施形態のフィールドプレート40を有するGaN−HEMT30の制御回路1は、フィールドプレート40を制御するフィールドプレート制御回路10と、ゲート電極83を制御するゲート制御回路20を含む。
フィールドプレート制御回路10は、比較電圧生成回路50と、ドレイン電圧判定回路60と、FP電圧制御回路70を含む。
比較電圧生成回路50は、ドレイン電圧判定回路60でドレイン電圧Vdを分圧した分圧値VdDIVの値を判定するための、例えば3つの比較電圧VREFH、VREFM、VREFLを生成する。ドレイン電圧判定回路60は、前記分圧値VdDIVと、前記比較電圧VREFH、VREFM、VREFLとの差異を比較するための、例えば3つの比較器COMPH、COMPM、COMPLを有する。GaN−HEMT30は、比較的高い電圧で動作する回路のスイッチとして用いられ、例えばサーバー用の電源のインバータのスイッチに用いる場合には、ドレイン電圧Vdは、400Vにもなる。よってドレイン電圧判定回路60内の比較器COMPH、COMPM、COMPLでは、直接ドレイン電圧Vdとの比較ができない。よって、比較器COMPH、COMPM、COMPLは、ドレイン電圧Vdを分圧抵抗RHとRLで例えば1/100に分圧した分圧値VdDIVを、3つの比較電圧VREFH、VREFM、VREFLと比較を行なう。
FP電圧制御回路70は、前記比較器COMPH、COMPM、COMPLでの比較結果を基に、フィールドプレート40に与える電圧を生成する。
ゲート制御回路20は、GaN−HEMT30のゲートを制御してGaN−HEMT30をオンオフする。電源装置内の電源の力率を改善するためのPFC(Power Factor Correction:力率改善)内にGaN−HEMT30が設けられる場合は、出力電圧VOUTの変化に応じて、GaN−HEMT30のオンオフするPWM(Pulse Wide Modulation)信号のパルス幅を制御する。
次いで、図5を用いて、フィールドプレート制御回路10の動作について説明する。図5(A)は、ドレイン電圧Vdを分圧した分圧値VdDIVの変化を示し、図5(B)は、フィールドプレート40に印加する電圧値の変化を示す。最初は、フィールドプレート40には電圧は印加されていない状態を示す。
しかし、GaN−HEMT30の動作中にオン抵抗が上昇するにつれてドレイン電圧Vdが上昇すると、分圧値VdDIVも上昇する。ドレイン電圧判定回路60は分圧値VdDIVが比較電圧VREFMを超えたのを検出すると、FP電圧制御回路70に通知する。FP電圧制御回路70は、T1の時点で、フィールドプレート40に例えば10Vを印加する。
フィールドプレート40に10Vを印加してもオン抵抗が下がらず、ドレイン電圧Vdがさらに上昇すると、分圧値VdDIVもさらに上昇する。ドレイン電圧判定回路60は分圧値VdDIVが比較電圧VREFHを超えたのを検出し、FP電圧制御回路70に通知する。FP電圧制御回路70は、T2の時点で、フィールドプレート40に例えば20Vを印加する。
フィールドプレート40に20Vを印加することによって、オン抵抗が下がって、ドレイン電圧Vdが下降すると、分圧値VdDIVも下降する。ドレイン電圧判定回路60は分圧値VdDIVが比較電圧VREFHより下がったのを検出し、FP電圧制御回路70に通知する。FP電圧制御回路70は、T3の時点で、フィールドプレート40に印加する電圧を20Vから例えば10Vに下げる。
フィールドプレート40に印加する電圧が急に下がったため、オン抵抗も急に下がりドレイン電圧Vdも一旦急に下がる。再度ドレイン電圧Vdは上昇するが、ドレイン電圧判定回路60は分圧値VdDIVが比較電圧VREFLを超えたのを検出し、FP電圧制御回路70に通知する。FP電圧制御回路70は、T4の時点で、フィールドプレートへの電圧印加をオフすることによって、ドレイン電圧Vdは安定する。
このように、GaN−HEMT30のドレイン電圧Vdの変化に対して、フィールドプレート40に印加する電圧を変化させることによって、オン抵抗の上昇を防ぎ、GaN−HEMT30の出力を安定させることが可能となる。
図6は、本実施形態のフィールドプレート制御回路10とゲート制御回路20を用いた電源装置の回路図である。実施形態のフィールドプレート制御回路10は、電源装置内の電源の力率を改善するためのPFC(Power Factor Correction:力率改善)回路220内に設けられている。図6に示す電源装置は、整流回路210、PFC回路220、ゲート制御回路20、及びDC(Direct Current)−DCコンバータ260を含む。
整流回路210は、交流電源200に接続されており、交流電力を全波整流して出力する。ここで、交流電源200の出力電圧はVinであるため、整流回路210の入力電圧はVinである。整流回路210は、交流電源200から入力される交流電力を全波整流した電力を出力する。整流回路210には、例えば、電圧が80(V)〜265(V)の交流電力が入力されるため、整流回路210の出力電圧もVinとする。
PFC回路220は、T字型に接続された、インダクタ、スイッチング素子としてのGaN−HEMT30、ダイオード、及び平滑用キャパシタ240を含み、整流回路210で整流された電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路である。
ゲート制御回路20は、GaN−HEMT30のゲートに印加するパルス状のゲート電圧を出力する。ゲート制御回路20は、整流回路210から出力される全波整流された電力の電圧値Vin、GaN−HEMT30に流れる電流の電流値、平滑用キャパシタ240の出力側の電圧値Voutに基づいてゲート電圧のデューティ比を決定し、GaN−HEMT30のゲートに印加する。ゲート制御回路20としては、例えば、GaN−HEMT30に流れる電流の電流値、電圧値Vout、Vinに基づいてデューティ比を演算できるマルチプライヤ回路を用いればよい。
平滑用キャパシタ240は、PFC回路220から出力される電圧を平滑化してDC−DCコンバータ260に入力する。DC−DCコンバータ260は、例えば、フォワード型又はフルブリッジ型のDC−DCコンバータを用いればよい。DC−DCコンバータ260には、例えば、電圧が385(V)の直流電力が入力される。
DC−DCコンバータ260は、直流電力の電圧値を変換して出力する変換回路であり、出力側には負荷回路270が接続される。
ここでは、DC−DCコンバータ260は、例えば、電圧が385(V)の直流電力を電圧が12(V)の直流電力に変換して負荷回路270に出力する。
本実施形態によれば、PFC回路220内のGaN−HEMT30を高周波、高電圧で用いた場合でも、動的オン抵抗の影響を受けにくいので効率の良い電源装置を提供することが可能となる。
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 フィールドプレート制御回路
20 ゲート制御回路
30 GaN−HEMT
40 フィールドプレート
42 ソース電極用パッド
46 ゲートフィールドプレート
44 ドレイン電極用パッド
50 比較電圧生成回路
60 ドレイン電圧判定回路
70 FP電圧制御回路
81 ソース電極
82 ドレイン電極
83 ゲート電極
85、86 コンタクトプラグ
90 SiC基板
91 AlN層
92 i−GaN層
93 二次元電子ガス
94 n−AlGaN層
95 層間絶縁膜
200 交流電源
210 整流回路
220 PFC回路
260 DC−DCコンバータ
270 負荷回路

Claims (9)

  1. ゲート−ドレイン間に制御電極を有するトランジスタの前記制御電極に正の電位を印加する電極制御回路
    を含むことを特徴とするトランジスタの制御回路。
  2. 前記トランジスタのドレイン電圧値を判定するドレイン電圧判定回路
    をさらに含むことを特徴とする請求項1記載のトランジスタの制御回路。
  3. 前記電極制御回路は、前記ドレイン電圧判定回路の判定結果に基づいて、前記制御電極に正の電位を印加する
    ことを特徴とする請求項3記載のトランジスタの制御回路。
  4. 前記電極制御回路は、第1の正の電位と、前記第1の電位より高い第2の正の電位を前記制御電極に印加する
    ことを特徴とする請求項3記載のトランジスタの制御回路。
  5. 前記ドレイン電圧判定回路は、
    前記ドレイン電圧を分圧する分圧回路と、
    複数の比較電圧を生成する比較電圧生成回路と、
    前記分圧回路で分圧されたドレイン電圧と、前記複数の比較電圧とを比較する比較回路と
    を含むことを特徴とする請求項1記載のトランジスタの制御回路。
  6. 前記トランジスタが窒素を含む化合物半導体で構成されている
    ことを特徴とする請求項1記載のトランジスタの制御回路。
  7. DC−DCコンバータと前記DC−DCコンバータへ電力を供給する電源回路とを有する電源装置であって、
    前記電源回路は、
    ゲート−ドレイン間に制御電極を有するトランジスタの前記制御電極に正の電位を印加する電極制御回路
    を含むことを特徴とする電源装置。
  8. 前記トランジスタのドレイン電圧値を判定するドレイン電圧判定回路
    をさらに含むことを特徴とする請求項7記載の電源装置。
  9. 前記電極制御回路は、前記ドレイン電圧判定回路の判定結果に基づいて、前記制御電極に正の電位を印加することを特徴とする請求項8記載の電源装置。
JP2012232757A 2012-10-22 2012-10-22 トランジスタの制御回路及び電源装置 Active JP6075003B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012232757A JP6075003B2 (ja) 2012-10-22 2012-10-22 トランジスタの制御回路及び電源装置
TW102128491A TWI531161B (zh) 2012-10-22 2013-08-08 電晶體控制電路與電力供應裝置
US13/966,693 US9077336B2 (en) 2012-10-22 2013-08-14 Transistor control circuit and power supply device
CN201310369671.0A CN103780061B (zh) 2012-10-22 2013-08-22 晶体管控制电路和电源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012232757A JP6075003B2 (ja) 2012-10-22 2012-10-22 トランジスタの制御回路及び電源装置

Publications (2)

Publication Number Publication Date
JP2014086491A true JP2014086491A (ja) 2014-05-12
JP6075003B2 JP6075003B2 (ja) 2017-02-08

Family

ID=50484815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012232757A Active JP6075003B2 (ja) 2012-10-22 2012-10-22 トランジスタの制御回路及び電源装置

Country Status (4)

Country Link
US (1) US9077336B2 (ja)
JP (1) JP6075003B2 (ja)
CN (1) CN103780061B (ja)
TW (1) TWI531161B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174063A (ja) * 2015-03-17 2016-09-29 株式会社日立製作所 半導体装置、半導体装置の製造方法および回路システム
JP2017005139A (ja) * 2015-06-11 2017-01-05 三菱電機株式会社 トランジスタ
KR101873219B1 (ko) 2017-06-05 2018-07-02 홍익대학교 산학협력단 질화갈륨계 전력 스위칭 장치
JP2018524813A (ja) * 2015-06-23 2018-08-30 日本テキサス・インスツルメンツ株式会社 マルチ電極制御を備える高電圧デバイス
JP2022145705A (ja) * 2017-08-24 2022-10-04 住友化学株式会社 半導体素子
KR20230009276A (ko) * 2021-07-08 2023-01-17 하이닝 에스윈 아이씨 디자인 씨오., 엘티디. 구동 시스템, 구동 방법, 컴퓨터 시스템 및 판독가능 매체

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780738B2 (en) * 2011-08-22 2017-10-03 Renesas Electronics Corporation Semiconductor device
KR102038625B1 (ko) * 2013-02-26 2019-10-30 삼성전자주식회사 고전자이동도 트랜지스터의 게이트전압 조절 방법 및 장치
TWI626742B (zh) 2015-06-18 2018-06-11 台達電子工業股份有限公司 半導體裝置
DE102015221376A1 (de) * 2015-11-02 2017-05-04 Robert Bosch Gmbh Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements und Steuergerät für ein Fahrzeug

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178651A (ja) * 2011-02-25 2012-09-13 Fujitsu Semiconductor Ltd トランジスタの制御回路、トランジスタの制御システム、およびトランジスタの制御方法
WO2013027722A1 (ja) * 2011-08-22 2013-02-28 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974347A (ja) * 1995-06-26 1997-03-18 Mitsubishi Electric Corp Mos集積回路
US5831472A (en) * 1997-03-31 1998-11-03 Adaptec, Inc. Integrated circuit design for single ended receiver margin tracking
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3540231B2 (ja) * 2000-01-31 2004-07-07 沖電気工業株式会社 クランプ回路及び非接触式通信用インターフェース回路
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
DE10248498A1 (de) * 2002-10-17 2004-05-06 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
KR100475745B1 (ko) * 2002-10-21 2005-03-10 삼성전자주식회사 반도체 메모리 장치에 적합한 중간 전압 발생기
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US6794916B1 (en) * 2003-05-30 2004-09-21 International Business Machines Corporation Double edge-triggered flip-flops
DE102004037061B4 (de) * 2004-07-30 2011-02-17 Texas Instruments Deutschland Gmbh Hysterese-Gleichstromumrichter
JP2006114795A (ja) 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置
DE102005012662B4 (de) * 2005-03-18 2015-02-12 Austriamicrosystems Ag Anordnung mit Spannungskonverter zur Spannungsversorgung einer elektrischen Last und Verfahren zur Spannungsversorgung einer elektrischen Last
JP3915815B2 (ja) * 2005-03-23 2007-05-16 サンケン電気株式会社 レベルシフト回路および電源装置
KR100688539B1 (ko) * 2005-03-23 2007-03-02 삼성전자주식회사 내부전압 발생기
US7279961B2 (en) * 2005-11-21 2007-10-09 Atmel Corporation Charge pump for intermediate voltage
GB2447426B (en) * 2006-12-22 2011-07-13 Wolfson Microelectronics Plc Charge pump circuit and methods of operation thereof
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
CN101727120B (zh) * 2009-11-26 2011-09-07 四川和芯微电子股份有限公司 一种无需外挂电容快速响应负载变化的线性稳压电路
IT1401748B1 (it) * 2010-08-02 2013-08-02 Selex Sistemi Integrati Spa Transistori ad alta mobilita' elettronica con elettrodo di field plate
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178651A (ja) * 2011-02-25 2012-09-13 Fujitsu Semiconductor Ltd トランジスタの制御回路、トランジスタの制御システム、およびトランジスタの制御方法
WO2013027722A1 (ja) * 2011-08-22 2013-02-28 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174063A (ja) * 2015-03-17 2016-09-29 株式会社日立製作所 半導体装置、半導体装置の製造方法および回路システム
JP2017005139A (ja) * 2015-06-11 2017-01-05 三菱電機株式会社 トランジスタ
JP2018524813A (ja) * 2015-06-23 2018-08-30 日本テキサス・インスツルメンツ株式会社 マルチ電極制御を備える高電圧デバイス
KR101873219B1 (ko) 2017-06-05 2018-07-02 홍익대학교 산학협력단 질화갈륨계 전력 스위칭 장치
JP2022145705A (ja) * 2017-08-24 2022-10-04 住友化学株式会社 半導体素子
JP7406596B2 (ja) 2017-08-24 2023-12-27 住友化学株式会社 半導体素子
KR20230009276A (ko) * 2021-07-08 2023-01-17 하이닝 에스윈 아이씨 디자인 씨오., 엘티디. 구동 시스템, 구동 방법, 컴퓨터 시스템 및 판독가능 매체
KR102648926B1 (ko) * 2021-07-08 2024-03-18 하이닝 에스윈 아이씨 디자인 씨오., 엘티디. 구동 시스템, 구동 방법, 컴퓨터 시스템 및 판독가능 매체
US11973140B2 (en) 2021-07-08 2024-04-30 Haining Eswin Ic Design Co., Ltd. Driving system, driving method, computer system and non-transitory computer readable medium

Also Published As

Publication number Publication date
CN103780061A (zh) 2014-05-07
JP6075003B2 (ja) 2017-02-08
US9077336B2 (en) 2015-07-07
TWI531161B (zh) 2016-04-21
CN103780061B (zh) 2016-05-25
US20140111268A1 (en) 2014-04-24
TW201417498A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
JP6075003B2 (ja) トランジスタの制御回路及び電源装置
JP6048026B2 (ja) 電源回路及び電源装置
JP5811800B2 (ja) 制御回路及び電子機器
US9935625B2 (en) Gate drive circuit and power supply capable of reducing surge voltage
CN102315272B (zh) 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法
JP2013153027A (ja) 半導体装置及び電源装置
US10680069B2 (en) System and method for a GaN-based start-up circuit
US10536074B2 (en) Power factor correcting converter
US8901906B2 (en) Control circuit and electronic apparatus using the same
US9887635B2 (en) Double-ended forward converter and power supply device
JP7228984B2 (ja) 突入電流防止回路
US20130063996A1 (en) Power supply apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160310

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6075003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250