JP2014045030A - 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス - Google Patents
結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス Download PDFInfo
- Publication number
- JP2014045030A JP2014045030A JP2012185715A JP2012185715A JP2014045030A JP 2014045030 A JP2014045030 A JP 2014045030A JP 2012185715 A JP2012185715 A JP 2012185715A JP 2012185715 A JP2012185715 A JP 2012185715A JP 2014045030 A JP2014045030 A JP 2014045030A
- Authority
- JP
- Japan
- Prior art keywords
- crystal substrate
- hole
- etching
- metal film
- metals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
【解決手段】本発明に係る方法は、主成分がシリコンからなる結晶基板1に孔を形成する方法であって、結晶基板1の表面に、複数種類の金属を互いに隣接させて結晶基板に密着させて形成した金属膜2・3を配置して化学エッチングする方法である。また、その孔を活用した機能性デバイスである。
【選択図】図1
Description
シリコン結晶基板の表面に、電子線リソグラフィーを用いて一辺の長さが1μmの正方形が所定の間隔で格子状に並んだ、厚さ400nmのレジストパターンを形成した。そして、レジストパターンをマスクとして、当該シリコン結晶基板を蒸着装置のステージに対して45°傾けた状態で載置して、パラジウムを加熱蒸着することにより、正方形の半分にパラジウム膜(第一金属膜)を厚さ10nmで堆積(蒸着)させた。次いで、シリコン結晶基板を上記ステージに対して逆方向に45°傾けた状態で載置して、金を加熱蒸着することにより、正方形の残り半分に金膜(第二金属膜)を厚さ10nmで堆積(蒸着)させた。このとき、堆積した金膜の一部はパラジウム膜の一部に重なっており、従って、金膜とパラジウム膜は互いに密着した状態となった。その後、シリコン結晶基板の表面からレジストパターンを剥離した。これにより、本発明に係る金属膜をシリコン結晶基板の表面に形成した。
シリコン結晶基板の表面に、電子線リソグラフィーを用いて直径1μmの円が所定の間隔で格子状に並んだ、厚さ400nmのレジストパターンを形成した。そして、レジストパターンをマスクとして、当該シリコン結晶基板を蒸着装置のステージに対して45°傾けた状態で載置して、銀を加熱蒸着することにより、円の半分に銀膜(第一金属膜)を厚さ10nmで堆積(蒸着)させた。次いで、シリコン結晶基板を上記ステージに対して逆方向に45°傾けた状態で載置して、金を加熱蒸着することにより、円の残り半分に金膜(第二金属膜)を厚さ10nmで堆積(蒸着)させた。このとき、堆積した金膜の一部は銀膜の一部に重なっており、従って、金膜と銀膜は互いに密着した状態となった。その後、シリコン結晶基板の表面からレジストパターンを剥離した。これにより、本発明に係る金属膜をシリコン結晶基板の表面に形成した。
実施例2と同様にして、図7に示すように、シリコン結晶基板である結晶基板1の端部に円弧状の孔を形成した。そして、孔の壁面を含む結晶基板1の表面に、保護膜として、ドライ酸化によって薄い酸化膜5を形成した後、結晶基板1にライザトロンプロセス(荏原ユージライト社製)を用いて無電解銅メッキを施した。これにより、孔の壁面に形成された酸化膜5の表面に導電膜6を形成することができ、また、結晶基板1の表面に導電膜6と電通する外部接続用の電極7を形成することができた。即ち、孔を導電部として用いた機能性デバイスを形成することができた。そして、上記電極7を用いて半田接合を簡単に行うことができた。
実施例2と同様にして、図8に示すように、シリコン結晶基板である結晶基板1に円弧状の孔を形成した。そして、実施例3と同様にして、孔の壁面を含む結晶基板1の表面に酸化膜5を形成した後、無電解銅メッキを施した。これにより、孔の壁面に形成された酸化膜5の表面に導電膜6を形成することができ、また、結晶基板1の表面に導電膜6と電通する外部接続用の電極7、および、配線8を形成することができた。即ち、配線8の下を潜るようにして結晶基板1に形成した孔を導電部として用いた機能性デバイスを形成することができた。上記導電膜6は、結晶基板1の内部で配線8と立体交差しているので、多層配線技術として好適に用いることができることが判った。
図9に示すように、シリコン結晶基板として、その表面に実施例3と同様にして酸化膜5を形成し、その上に窒化膜9を形成した結晶基板1を用いた。つまり、結晶基板1の表面に、酸化膜5および窒化膜9を二重層となるように形成した。そして、この結晶基板1を用い、実施例2と同様にして、結晶基板1の端面(側面)から表面に向かって円弧状の孔を形成した。そして、実施例3と同様にして、孔の壁面に酸化膜5を形成した後、無電解銅メッキを施した。これにより、孔の壁面に形成された酸化膜5の表面に導電膜6を形成することができ、また、結晶基板1の表面に配線8を形成することができた。そして、孔の開口部に配管(図示しない)を半田付けした。これにより、孔を圧力センサとして用いた機能性デバイスとしてのMEMSデバイスを形成することができた。即ち、結晶基板1の表面における孔が形成されている部分の酸化膜5および窒化膜9が圧力センサとして機能することが判った。
シリコン結晶基板の表面に、電子線リソグラフィーを用いて直径1μmの円が所定の間隔で格子状に並んだ、厚さ400nmのレジストパターンを形成した。そして、レジストパターンをマスクとして、当該シリコン結晶基板を蒸着装置のステージに載置して、金を抵抗加熱蒸着することにより、円の全体に金膜を厚さ20nmで堆積(蒸着)させた。その後、シリコン結晶基板の表面からレジストパターンを剥離した。これにより、金膜からなる金属膜をシリコン結晶基板の表面に形成した。
2 銀膜(第一金属膜)
3 金膜(第二金属膜)
4 レジストパターン
5 酸化膜
6 導電膜
7 電極
8 配線
9 窒化膜
Claims (10)
- 主成分がシリコンからなる結晶基板に孔を形成する方法であって、
結晶基板の表面に、複数種類の金属を互いに隣接させて結晶基板に密着させて形成した金属膜を配置して化学エッチングすることを特徴とする、結晶基板に孔を形成する方法。 - 上記複数種類の金属は、材質が互いに異なる金属、および/または、厚さが互いに異なる金属の組み合わせであることを特徴とする、請求項1に記載の結晶基板に孔を形成する方法。
- 上記複数種類の金属が、貴金属からなる群より選択されることを特徴とする、請求項1または2に記載の結晶基板に孔を形成する方法。
- 上記金属膜を、金属の蒸着によって結晶基板の表面に形成することを特徴とする、請求項1から3の何れか一項に記載の結晶基板に孔を形成する方法。
- 上記金属膜の大きさが、形成すべき孔の開口に対して40%〜99%の大きさであることを特徴とする、請求項1から4の何れか一項に記載の結晶基板に孔を形成する方法。
- 上記複数種類の金属が、金および銀、金およびパラジウムからなる組み合わせより選択されることを特徴とする、請求項1から5の何れか一項に記載の結晶基板に孔を形成する方法。
- 上記化学エッチングが気相エッチングであることを特徴とする、請求項1から6の何れか一項に記載の結晶基板に孔を形成する方法。
- 上記化学エッチングが液相エッチングであることを特徴とする、請求項1から6の何れか一項に記載の結晶基板に孔を形成する方法。
- 深さ方向の断面が円弧状やL字状または螺旋状の孔を形成することを特徴とする、請求項1から8の何れか一項に記載の結晶基板に孔を形成する方法。
- 結晶基板を備えた機能性デバイスであって、
上記結晶基板に、深さ方向の断面が円弧状やL字状または螺旋状の孔を有することを特徴とする機能性デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185715A JP6028969B2 (ja) | 2012-08-24 | 2012-08-24 | 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185715A JP6028969B2 (ja) | 2012-08-24 | 2012-08-24 | 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045030A true JP2014045030A (ja) | 2014-03-13 |
JP6028969B2 JP6028969B2 (ja) | 2016-11-24 |
Family
ID=50396112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012185715A Expired - Fee Related JP6028969B2 (ja) | 2012-08-24 | 2012-08-24 | 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6028969B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6319536B1 (ja) * | 2016-12-26 | 2018-05-09 | 三菱瓦斯化学株式会社 | SiN層およびSi層を有する基板用ウェットエッチング組成物およびこれを用いたウェットエッチング方法 |
WO2018123166A1 (ja) * | 2016-12-26 | 2018-07-05 | 三菱瓦斯化学株式会社 | SiN層およびSi層を有する基板用ウェットエッチング組成物およびこれを用いたウェットエッチング方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169830A (ja) * | 1993-12-14 | 1995-07-04 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
WO2006051727A1 (ja) * | 2004-11-09 | 2006-05-18 | Osaka University | 結晶基板に孔を形成する方法、及びその方法で孔が形成された結晶基板 |
JP2010131734A (ja) * | 2008-12-08 | 2010-06-17 | Nagoya Univ | シリコン微細構造体の製造方法及び微細流路デバイスの製造方法 |
US20100248449A1 (en) * | 2009-03-31 | 2010-09-30 | Georgia Tech Research Corporation | Metal-Assisted Chemical Etching of Substrates |
JP2011060846A (ja) * | 2009-09-07 | 2011-03-24 | Univ Of Miyazaki | 微細流路の形成方法 |
WO2011099594A1 (ja) * | 2010-02-15 | 2011-08-18 | Kobayashi Hikaru | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、並びに転写用部材 |
US20120088372A1 (en) * | 2010-10-08 | 2012-04-12 | Wakom Semiconductor Corporation | Method of forming micro-pore structures or trench structures on surface of silicon wafer substrate |
WO2013093504A2 (en) * | 2011-12-23 | 2013-06-27 | Nexeon Limited | Etched silicon structures, method of forming etched silicon structures and uses thereof |
WO2014028903A1 (en) * | 2012-08-17 | 2014-02-20 | Silicium Energy, Inc. | Systems and methods for forming thermoelectric devices |
-
2012
- 2012-08-24 JP JP2012185715A patent/JP6028969B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169830A (ja) * | 1993-12-14 | 1995-07-04 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
WO2006051727A1 (ja) * | 2004-11-09 | 2006-05-18 | Osaka University | 結晶基板に孔を形成する方法、及びその方法で孔が形成された結晶基板 |
JP2010131734A (ja) * | 2008-12-08 | 2010-06-17 | Nagoya Univ | シリコン微細構造体の製造方法及び微細流路デバイスの製造方法 |
US20100248449A1 (en) * | 2009-03-31 | 2010-09-30 | Georgia Tech Research Corporation | Metal-Assisted Chemical Etching of Substrates |
JP2011060846A (ja) * | 2009-09-07 | 2011-03-24 | Univ Of Miyazaki | 微細流路の形成方法 |
WO2011099594A1 (ja) * | 2010-02-15 | 2011-08-18 | Kobayashi Hikaru | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、並びに転写用部材 |
US20120088372A1 (en) * | 2010-10-08 | 2012-04-12 | Wakom Semiconductor Corporation | Method of forming micro-pore structures or trench structures on surface of silicon wafer substrate |
WO2013093504A2 (en) * | 2011-12-23 | 2013-06-27 | Nexeon Limited | Etched silicon structures, method of forming etched silicon structures and uses thereof |
WO2014028903A1 (en) * | 2012-08-17 | 2014-02-20 | Silicium Energy, Inc. | Systems and methods for forming thermoelectric devices |
JP2015530743A (ja) * | 2012-08-17 | 2015-10-15 | シリシウム エナジー,インコーポレイテッド | 熱電デバイスを形成するためのシステム及び方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6319536B1 (ja) * | 2016-12-26 | 2018-05-09 | 三菱瓦斯化学株式会社 | SiN層およびSi層を有する基板用ウェットエッチング組成物およびこれを用いたウェットエッチング方法 |
WO2018123166A1 (ja) * | 2016-12-26 | 2018-07-05 | 三菱瓦斯化学株式会社 | SiN層およびSi層を有する基板用ウェットエッチング組成物およびこれを用いたウェットエッチング方法 |
TWI631206B (zh) * | 2016-12-26 | 2018-08-01 | 日商三菱瓦斯化學股份有限公司 | 具有氮化矽層及矽層之基板用濕式蝕刻組成物及利用該組成物之濕式蝕刻方法 |
US10689573B2 (en) | 2016-12-26 | 2020-06-23 | Mitsubishi Gas Chemical Company, Inc. | Wet etching composition for substrate having SiN layer and Si layer and wet etching method using same |
Also Published As
Publication number | Publication date |
---|---|
JP6028969B2 (ja) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5270639B2 (ja) | 単結晶基板 | |
Lu et al. | Nanopore-type black silicon anti-reflection layers fabricated by a one-step silver-assisted chemical etching | |
US20120088372A1 (en) | Method of forming micro-pore structures or trench structures on surface of silicon wafer substrate | |
JP5574586B2 (ja) | 基板構造及びその形成方法 | |
US9462698B2 (en) | Metallized substrate, metal paste composition, and method for manufacturing metallized substrate | |
TW201125956A (en) | High aspect ratio silicon oxide etch | |
Romano et al. | Effect of isopropanol on gold assisted chemical etching of silicon microstructures | |
Asoh et al. | Formation of periodic microbump arrays by metal-assisted photodissolution of InP | |
US20160126133A1 (en) | Metal-assisted chemical etching of a semiconductive substrate with high aspect ratio, high geometic uniformity, and controlled 3d profiles | |
JP6028969B2 (ja) | 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス | |
US10347497B2 (en) | Catalyst-assisted chemical etching with a vapor-phase etchant | |
Yan et al. | Facile fabrication of wafer-scale, micro-spacing and high-aspect-ratio silicon microwire arrays | |
US8945794B2 (en) | Process for forming silver films on silicon | |
WO2022014293A1 (ja) | 異方導電性部材の製造方法 | |
KR20220008007A (ko) | 실리콘 기판의 금속촉매습식식각 방법 | |
CN114223051A (zh) | 用于制造光子装置的元件的系统和方法 | |
KR102411717B1 (ko) | 구리 복합 구조체의 제조방법 및 이에 의해 제조된 구리 복합 구조체를 포함하는 에너지 저장 장치 및 라만 분광 기판 구조물 | |
Hildreth et al. | Nano-metal-assisted chemical etching for fabricating semiconductor and optoelectronic devices | |
WO2019208461A1 (ja) | 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法 | |
JP2007119897A (ja) | 金属担持多孔質シリコンの製造方法、燃料電池用電極構造体、及び燃料電池 | |
JP6187008B2 (ja) | 金属充填構造体の製造方法及び金属充填構造体 | |
Hwang et al. | Atmospheric HF vapor based silicon etching with Pt catalyst for high fidelity through silicon via (TSV) fabrication | |
TWI778566B (zh) | 蝕刻方法及半導體元件的製造方法 | |
JP5772133B2 (ja) | 湿式エッチング方法 | |
Cao et al. | formation of mosaic silicon oxide structure during metal-assisted electrochemical etching of silicon at high current density |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6028969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |